CN118198125A - 碳化硅半导体装置及碳化硅半导体装置的制造方法 - Google Patents

Abstract

本发明提供一种能够提高阻挡金属的阻挡性、抑制阈值波动的碳化硅半导体装置及碳化硅半导体装置的制造方法。碳化硅半导体装置具备：第一导电型的起始基板(1)、第一导电型的第一半导体层(2、6)、第二导电型的第二半导体层(3)、第一导电型的第一半导体区(7)、栅极绝缘膜(9)、栅电极(10)、层间绝缘膜(11)、欧姆电极(13)、设置在欧姆电极(13)和层间绝缘膜(11)的表面的阻挡金属(20)、设置在阻挡金属(20)的表面的表面电极(15)、以及背面电极(14)。阻挡金属(20)在欧姆电极(13)和层间绝缘膜(11)的表面为第一TiN膜、Ti膜、第二TiN膜这三层结构，第一TiN膜的TiN的结晶粒径比第二TiN膜的TiN的结晶粒径大。

Description

碳化硅半导体装置及碳化硅半导体装置的制造方法

技术领域

本发明涉及碳化硅半导体装置和碳化硅半导体装置的制造方法。

背景技术

碳化硅(SiC)作为代替硅(Si)的下一代的半导体材料而备受期待。将碳化硅用于半导体材料的半导体元件(以下，称为碳化硅半导体装置)与将硅用于半导体材料的以往的半导体元件相比，具有能够将导通状态下的元件的电阻降低到数百分之一和/或能够在更高温(200℃以上)的环境下使用等各种优点。这是由于碳化硅的带隙比硅大三倍左右，绝缘击穿电场强度比硅大近一个数量级这样的材料本身的特长。

作为碳化硅半导体装置，目前为止，肖特基势垒二极管(SBD：SchottkyBarrierDiode)、平面栅结构或沟槽栅结构的纵向型MOSFET(Metal OxideSemiconductor FieldEffect Transistor：绝缘栅型场效应晶体管)被制成产品。

关于以往的碳化硅半导体装置的结构，以沟槽型MOSFET为例进行说明。在沟槽型MOSFET中，在n+型起始基板的正面沉积有n+型缓冲层和n型碳化硅外延层。在n型碳化硅外延层的与n+型起始基板相反一侧的表面侧设置有n型高浓度区域。另外，在n型高浓度区的与n+型起始基板侧相反一侧的表面层选择性地设置有第一p+型基区。在n型高浓度区，以覆盖沟槽的整个底面的方式设置有第二p+型基区。

另外，在以往的沟槽型MOSFET中，可以还包括p型基区、n+型源区、p⁺+型接触区、栅极绝缘膜、栅电极、层间绝缘膜、欧姆电极(源电极)、背面电极、沟槽、源电极焊盘和漏电极焊盘。欧姆电极设置在n+型源区、p++型接触区上，在欧姆电极上设置有源电极焊盘。

已知，由于源电极焊盘(Al电极)中包含的氢扩散到栅极界面，所以引起阈值波动。因此，提出了在栅极界面与Al电极之间形成由具有储氢性的金属膜构成的阻挡金属。例如，使用Ti(钛)的储氢效果来解决阈值波动的问题。在该情况下，如果Al与Ti合金化，则失去储氢效果，因此在Ti与Al之间夹持由TiN(氮化钛)构成的金属膜，抑制合金化。

图12是示出以往的形成碳化硅半导体装置的阻挡金属的概要的流程图。在碳化硅半导体装置的正面电极形成工艺中，按如下方式形成欧姆电极、阻挡金属和源电极焊盘。首先，在层间绝缘膜开设接触孔(步骤S11)，并且露出n+型源区和p++型接触区。接下来，通过对在接触孔内成膜的镍(Ni)进行退火，从而形成NiSi(硅化镍)的欧姆电极(步骤S12)。接下来，通过溅射法在欧姆电极上形成Ti膜(步骤S13)。接下来，通过溅射法在Ti膜上成膜出TiN膜(步骤S14)，并且形成由Ti膜和TiN膜构成的阻挡金属。接下来，通过成膜出Al(铝)膜或Al-Si膜，从而形成源电极焊盘(步骤S15)。

另外，公知有下述半导体装置：将在接触孔内与半导体基板(n+型源区)欧姆接触并且通过层间绝缘膜与第一栅电极电绝缘的第一源极电极作为在n+型源极区上依次层叠有NiSi电极、第一TiN膜、第一Ti膜、第二TiN膜、第二Ti膜和Al合金膜的多层膜(参照下述专利文献1)。

另外，公知有下述半导体装置：所述半导体装置具备：储氢层，其由具有储氢性的第一金属形成；氮化物层，其设置在储氢层的上方，并且由第一金属的氮化物形成；合金层，其设置在氮化物层的上方，并且由铝与第二金属的合金形成；以及电极层，其设置在合金层的上方并且由铝形成，在电极层与氮化物层之间未设置有第二金属的纯金属层(参照下述专利文献2)。

现有技术文献

专利文献

专利文献1：日本特开2021-44274号公报

专利文献2：日本专利第6617546号公报

发明内容

技术问题

如上所述，以往，阻挡金属由Ti膜和TiN膜这双层结构形成。在该情况下，在NiSi的欧姆电极上形成Ti。与硅半导体装置相比，碳化硅半导体装置大多在高温下使用。然而，如果在高温下长时间使用碳化硅半导体装置，则有在NiSi与Ti之间产生空隙、阈值波动这样的问题。

本发明的目的在于提供能够提高阻挡金属的阻挡性、抑制阈值波动的碳化硅半导体装置及碳化硅半导体装置的制造方法。

技术方案

为了解决上述课题，达成本发明的目的，本发明的碳化硅半导体装置具有以下特征。在第一导电型的起始基板的正面侧设置有杂质浓度比所述起始基板的杂质浓度低的第一导电型的第一半导体层。在所述第一半导体层的与所述起始基板侧相反一侧的表面层设置有第二导电型的第二半导体层。在所述第二半导体层的与所述起始基板侧相反一侧的表面层选择性地设置有第一导电型的第一半导体区。在所述第一半导体区和所述第二半导体层的表面隔着栅极绝缘膜设置有栅电极。设置有覆盖所述栅极绝缘膜和所述栅电极的层间绝缘膜。在所述第二半导体层和所述第一半导体区的表面设置有欧姆电极。在所述欧姆电极和所述层间绝缘膜的表面设置有阻挡金属。在所述阻挡金属的表面设置有表面电极。在所述起始基板的背面设置背面电极。所述阻挡金属在所述欧姆电极和所述层间绝缘膜的表面为第一TiN膜、Ti膜、第二TiN膜这三层结构，所述第一TiN膜的TiN的结晶粒径比所述第二TiN膜的TiN的结晶粒径大。

另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，所述第一TiN膜具有TiN(200)的取向性，所述第二TiN膜不具有TiN(200)的取向性。

另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，所述Ti膜的膜厚为20nm以上且100nm以下。

另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，所述欧姆电极由NiSi构成，所述第一TiN膜与上述NiSi相接。

另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，在所述第二TiN膜与所述表面电极之间具备第二Ti膜。

另外，本发明的碳化硅半导体装置的特征在于，在上述发明中，还包含贯通所述第一半导体区和所述第二半导体层而到达所述第一半导体层的沟槽，所述栅极绝缘膜和所述栅电极设置在所述沟槽的内部。

为了解决上述课题，达成本发明的目的，本发明的碳化硅半导体装置的制造方法具有以下特征。首先，进行第一工序，在第一工序中，在第一导电型的起始基板的正面侧形成杂质浓度比所述起始基板的杂质浓度低的第一导电型的第一半导体层。接下来，进行第二工序，在第二工序中，在所述第一半导体层的与所述起始基板侧相反一侧的表面层形成第二导电型的第二半导体层。接下来，进行第三工序，在第三工序中，在所述第二半导体层的与所述起始基板侧相反一侧的表面层选择性地形成第一导电型的第一半导体区。接下来，进行第五工序，在第五工序中，在所述第一半导体区和所述第二半导体层的表面隔着栅极绝缘膜形成栅电极。接下来，进行第六工序，在第六工序中，形成覆盖所述栅极绝缘膜和所述栅电极的层间绝缘膜。接下来，进行第七工序，在第七工序中，在所述第二半导体层和所述第一半导体区的表面形成欧姆电极。接下来，进行第八工序，在第八工序中，在所述欧姆电极和所述层间绝缘膜的表面以同样的方式形成第一TiN膜。接下来，进行第十工序，在第十工序中，在所述第一TiN膜上形成Ti膜。接下来，进行第十一工序，在第十一工序中，在所述Ti膜上形成第二TiN膜，并且形成所述第一TiN膜、所述Ti膜、所述第二TiN膜的三层结构的阻挡金属。接下来，进行第十二工序，在第十二工序中，在所述阻挡金属的表面形成表面电极。接下来，进行第十三工序，在所述起始基板的背面形成背面电极。所述第一TiN膜的TiN的结晶粒径比所述第二TiN膜的TiN的结晶粒径大。

另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，所述第八工序中的所述第一TiN膜的成膜温度比所述第十一工序中的所述第二TiN膜的成膜温度高。

另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，在所述第八工序之后且所述第十工序之前，还包括对所述第一TiN膜进行热处理的第九工序。

另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，所述热处理在400℃以上且800℃以下进行。

另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，在所述第十二工序以后，不进行450℃以上的热处理。

另外，本发明的碳化硅半导体装置的制造方法的特征在于，在上述发明中，还包括第四工序，在第四工序中，形成贯通所述第一半导体区和所述第二半导体层而到达所述第一半导体层的沟槽，在所述第五工序中，所述栅极绝缘膜和所述栅电极形成在所述沟槽的内部。

根据上述发明，阻挡金属在欧姆电极上以及层间绝缘膜上均为相同的结构，由第一TiN膜和第二TiN膜夹持Ti膜，并且由纯Ti构成Ti膜。由此，通过由栅极界面与源电极焊盘之间的纯Ti带来的储氢性，能够防止源电极焊盘及其上层部所含的氢到达栅极界面，能够抑制阈值波动。

发明效果

根据本发明的碳化硅半导体装置和碳化硅半导体装置的制造方法，起到能够提高阻挡金属的阻挡性、抑制阈值波动的效果。

附图说明

图1是示出实施方式的碳化硅半导体装置的结构的截面图。

图2是示出实施方式的碳化硅半导体装置的欧姆电极上的阻挡金属的结构的截面图。

图3是示出实施方式的碳化硅半导体装置的层间绝缘膜上的阻挡金属的结构的截面图。

图4是示出在Ti膜上成膜出TiN膜的情况下的Ti和TiN的晶体结构的图表。

图5是示出在SiO₂膜上直接成膜出TiN膜的情况下的TiN的晶体结构的图表。

图6是示出阻挡金属的各膜的TiN(200)的有无和TiN(200)的粒径的表。

图7是示出实施方式的碳化硅半导体装置的阻挡金属的Ti膜厚与阈值波动之间的关系的图表。

图8是示出实施方式的碳化硅半导体装置的阻挡金属的其他结构的截面图。

图9是示出形成实施方式的碳化硅半导体装置的阻挡金属的概要的流程图。

图10是示意性地示出实施方式的碳化硅半导体装置的阻挡金属制造过程中的状态的截面图(其一)。

图11是示意性地示出实施方式的碳化硅半导体装置的阻挡金属制造过程中的状态的截面图(其二)。

图12是示出形成以往的碳化硅半导体装置的阻挡金属的概要的流程图。

符号说明

1 n+型起始基板

2第一n-型碳化硅外延层

3 p型基底层

4第一p+型区域

5第二p+型区域

6第二n-型碳化硅层

7 n+型源区

8 p++型接触区

9栅极绝缘膜

10栅电极

11层间绝缘膜

13欧姆电极(源电极)

14漏电极焊盘

15源电极焊盘

16 n+型缓冲层

18沟槽

20阻挡金属

23第一TiN膜

24 Ti膜

25第二TiN膜

26第二Ti膜

34碳化硅基板半导体基板

50沟槽型MOSFET

具体实施方式

以下，参照附图，对本发明的碳化硅半导体装置和碳化硅半导体装置的制造方法的优选的实施方式进行说明。在本说明书和附图中，在前缀有n或p的层和/或区域中，分别意味着电子或空穴为多数载流子。另外，标注于n或p的+意味着是比没有标注+的层和/或区域的掺杂浓度更高，标注于n或p的-意味着是比没有标注-的层和/或区域的掺杂浓度低。应予说明，在以下的实施方式的说明和附图中，对相同的结构标注相同的符号，并省略重复的说明。另外，在本说明书中，在密勒指数的表示中，“-”是指在紧随其后的指数上标注的横线，通过在指数之前标注“-”来表示负的指数。而且，相同或同等的记载可以视为考虑到制造中的偏差而包含在±5％以内。

(实施方式)

本发明的半导体装置使用宽带隙半导体而构成。在实施方式中，以沟槽型MOSFET50为例，对使用例如碳化硅(SiC)作为宽带隙半导体而制作(制造)的碳化硅半导体装置进行说明。图1是示出实施方式的碳化硅半导体装置的结构的截面图。在图1中，仅示出了沟槽型MOSFET50的供主电流流通的有源区。

如图1所示，实施方式的碳化硅半导体装置在n+型起始基板(第一导电型的起始基板)1的第一主面(正面)、例如(0001)面(Si面)沉积有n+型缓冲层16和第一n-型碳化硅外延层(第一导电型的第一半导体层)2。

n+型起始基板1例如为掺杂有氮(N)的碳化硅单晶基板。n+型缓冲层16例如是膜厚为1μm以上且5μm以下的、以1×10¹⁷/cm³以上且1×10¹⁸/cm³以下的高浓度掺杂有氮的高浓度掺杂层。n+型缓冲层16促进来自第一n-型碳化硅外延层2的空穴的复合，控制到达n+型起始基板1的空穴浓度，抑制堆垛层错的产生及其面积扩大。

第一n-型碳化硅外延层2是以比n+型起始基板1的杂质浓度低的杂质浓度掺杂有例如氮的低浓度n-型漂移层。在第一n-型碳化硅外延层2的与n+型起始基板1侧相反一侧的表面侧形成有第二n-型碳化硅层6。第二n-型碳化硅层6是以比n+型起始基板1的杂质浓度低并且比第一n-型碳化硅外延层2的杂质浓度高的杂质浓度掺杂有例如氮的高浓度n-型漂移层。以下，将n+型起始基板1、n-型碳化硅外延层2、第二n-型碳化硅层6和后述的p型基底层3结合作为碳化硅半导体基体。

在n+型起始基板1的第二主面(背面，即碳化硅半导体基体的背面)设置有漏电极(未图示)。在漏电极的表面设置有漏电极焊盘14。

在碳化硅半导体基体的第一主面侧(p型基底层3侧)形成有沟槽栅结构。具体而言，沟槽18从n+型起始基板1的第一主面侧的表面贯通n+型源区7和p型基底层3而到达第二n-型碳化硅层(第一导电型的第一半导体层)6。沿着沟槽18的内壁，在沟槽18的底部和侧壁形成有栅极绝缘膜9，在沟槽18内的栅极绝缘膜9的内侧形成有栅电极10。栅电极10通过栅极绝缘膜9而与第一n-型碳化硅外延层2、第二n-型碳化硅层6、p型基底层3绝缘。栅电极10的一部分也可以从沟槽18的上方(源电极焊盘15侧)向源电极焊盘15侧突出。

在第一n-型碳化硅外延层2和第二n-型碳化硅层6的内部选择性地设置有第一p+型区域4和第二p+型区域5。第一p+型区域4到达比沟槽18的底部向漏极侧更深的位置。第一p+型区域4的下端部(漏极侧端部)位于比沟槽18的底部更靠漏极侧的位置。第一p+型区域4设置在沟槽18之间。如图1所示，第一p+型区域4与后述的p++型接触区8接触，但是也可以是不与p++型接触区8接触的形态。在该情况下，第一p+型区域4还设置在第二n-型碳化硅层6的表面层，第一p+型区域4的上表面与p型基底层3相接。

第二p+型区域5的下端部位于比沟槽18的底部更靠漏极侧的位置。第二p+型区域5形成于在深度方向z上与沟槽18的底部对置的位置。第二p+型区域5的宽度比沟槽18的宽度宽。沟槽18的底部可以到达第二p+型区域5，也可以位于被p型基底层3和第二p+型区域5夹持的第二n-型碳化硅层6内而不与第二p+型区域5接触。第一p+型区域4和第二p+型区域5掺杂有例如铝(Al)。

第一p+型区域4成为通过使第一p+型区域4的一部分向沟槽18侧延伸而与第二p+型区域5连接的结构。在该情况下，第一p+型区域4的一部分可以具有如下平面布局：在与方向x(以下，称为第一方向)正交的方向y(以下，称为第二方向)上，与第二n-型碳化硅层6交替地重复配置，所述方向x为第一p+型区域4和第二p+型区域5排列的方向。由此，能够使在第二p+型区域5与第一n-型碳化硅外延层2的接合部分发生雪崩击穿时产生的空穴高效地退避至欧姆电极13，由于减轻对栅极绝缘膜9的负担，因此可靠性提高。

在第一n-型碳化硅外延层2的基体第一主面侧设置有p型基底层(第二导电型的第二半导体层)3。p型基底层3的杂质浓度例如可以比第一p+型区域4的杂质浓度低。由此，即使为了降低阈值电压而降低p型基底层3的浓度，也能够通过抑制p型基底层3的耗尽层的扩展来避免由穿通引起的耐压降低。在p型基底层3的内部，在基体第一主面侧选择性地设置有n+型源区7和p++型接触区8。另外，n+型源区7和p++型接触区8彼此相接。

在图1中，仅图示了两个沟槽MOS结构，但也可以并列地配置更多的沟槽结构的MOS栅(由金属-氧化膜-半导体构成的绝缘栅)结构。

在碳化硅半导体基体的第一主面侧的整个面，以覆盖埋入沟槽18的栅电极10的方式设置有层间绝缘膜11。欧姆电极(源电极)13由NiSi(硅化镍)构成，经由在层间绝缘膜11开设的接触孔而与n+型源区7和p++型接触区8相接。欧姆电极13通过层间绝缘膜11而与栅电极10电绝缘。在欧姆电极13上设置有源电极焊盘(表面电极)15。

另外，在欧姆电极13与源电极焊盘15、以及层间绝缘膜11与源电极焊盘15之间，例如设置有防止金属原子从欧姆电极13向栅电极10侧扩散的阻挡金属20。

图2是示出实施方式的碳化硅半导体装置的欧姆电极上的阻挡金属的结构的截面图。图3是示出实施方式的碳化硅半导体装置的层间绝缘膜上的阻挡金属的结构的截面图。图2是图1的区域S1的放大截面图，图3是图1的区域S2的放大截面图。如图2和图3所示，阻挡金属20以同样的方式设置在碳化硅半导体基体上。因此，阻挡金属20在欧姆电极13上和层间绝缘膜11上也为相同的结构，由第一TiN膜23、Ti膜24和第二TiN膜25构成。在第二TiN膜25上设置有由Al或Al-Si构成的源电极焊盘15。

在此，图4和图5是利用X射线衍射对Ti和TiN的晶体结构进行测定而得的结果。在图4和图5中，横轴表示X射线照射角度2θ，单位为度(deg)。纵轴表示计数数量。图4是示出在Ti膜上成膜出TiN膜的情况下的Ti和TiN的晶体结构的图表。在该情况下，如图4所示，由于受到Ti的取向性影响，因此TiN膜具有TiN(111)的取向性而不具有TiN(200)的取向性。另一方面，图5是示出直接在SiO₂膜上成膜出TiN膜的情况下的TiN的晶体结构的图表。在图5中，虚线示出未进行退火处理的情况，实线示出进行了退火处理的情况。如图5所示，在SiO₂膜上直接成膜出TiN膜的情况下，无论有无退火处理，都具有TiN(111)和TiN(200)的取向性。

图6是示出阻挡金属的各膜有无TiN(200)以及示出TiN(200)的粒径的表。阻挡金属的Ti膜为纯Ti，不具有TiN(200)的取向性。根据图5的结果，直接在SiO₂膜上成膜而得的TiN膜以及对该TiN膜进行退火而得的TiN膜具有TiN(200)的取向性。通过退火，TiN(200)的平均粒径(结晶粒径)变大，因此退火后的TiN膜的TiN(200)的平均粒径比未退火的TiN膜的TiN(200)的平均粒径大。代替退火，通过提高TiN膜的成膜温度，也能够增大TiN膜的TiN(200)的平均粒径。另外，根据图4的结果，在Ti膜上成膜出TiN膜的情况下，不具有TiN(200)的取向性。

根据以上的图4～图6的结果，实施方式的阻挡金属20的各层如下所述。第一TiN膜23设置在欧姆电极13上和层间绝缘膜11上，由于不受Ti的取向性影响，因此具有TiN(200)的取向性。另外，如后所述，在第一TiN膜23成膜后，由于进行退火处理，因此TiN的平均粒径变大。第二TiN膜25设置在Ti膜24上，由于继承Ti的结晶取向，因此具有TiN(111)的取向性，不具有TiN(200)的取向性。另外，如后所述，在第二TiN膜25成膜后，不进行退火处理，因此第二TiN膜25的TiN的平均粒径比第一TiN膜23的TiN的平均粒径小。例如，在X射线衍射中，根据作为主取向的TiN(111)的半值宽度求出的第一TiN膜23的TiN的平均粒径为15nm以上，比作为第二TiN膜25的TiN的平均粒径的11nm大。Ti膜24被第一TiN膜23和第二TiN膜25夹持，因此成为纯Ti。

图7是示出实施方式的碳化硅半导体装置的阻挡金属的Ti膜厚与阈值波动之间的关系的图表。在图7中，横轴表示阻挡金属20的Ti膜24的膜厚，单位为nm。纵轴表示阈值波动，单位为V。如图7所示，为了使阈值波动为-0.1V以下，优选使Ti膜24的膜厚为20nm以上。另外，如果Ti膜24的膜厚超过100nm，则覆盖率变差，因此优选使Ti膜24的膜厚为100nm以下。

图8是示出实施方式的碳化硅半导体装置的阻挡金属的另一结构的截面图。如图8所示，也可以在第二TiN膜25上设置第二Ti膜26。通过该第二Ti膜26，能够进一步提高阻挡金属20的阻挡性。另外，虽然未图示，但是也可以在第一TiN膜23与欧姆电极13、层间绝缘膜11之间设置Ti、钽(Ta)、钨(W)、钼(Mo)等金属。

这样，实施方式的碳化硅半导体装置的阻挡金属20在欧姆电极13和层间绝缘膜11上也是相同结构，也由第一TiN膜23、Ti膜24及第二TiN膜25构成。由第一TiN膜23和第二TiN膜25夹持Ti膜24，由纯Ti构成Ti膜24。因此，根据由栅极界面与源电极焊盘15之间的纯Ti的储氢性，能够防止源电极焊盘15及其上层部所包含的氢到达栅极界面，能够抑制阈值波动。

(实施方式的碳化硅半导体装置的制造方法)

接下来，对实施方式的碳化硅半导体装置的制造方法进行说明。图9是示出形成实施方式的碳化硅半导体装置的阻挡金属的概要的流程图。图10、图11是示意性地示出实施方式的碳化硅半导体装置的阻挡金属制造过程中的状态的截面图。

首先，准备碳化硅半导体基板34(第一工序)，所述碳化硅半导体基板34是在由n型的碳化硅构成的n+型起始基板1堆积第一n-型碳化硅外延层2和n+型缓冲层16而得的(参照图1)。可以购买该碳化硅半导体基板34，也可以仅购买n+型起始基板1的基板，通过外延生长形成n+型缓冲层16和第一n-型碳化硅外延层2作为上述碳化硅半导体基板34。在该情况下，在n+型起始基板1的第一主面上，掺杂n型的杂质、例如氮原子(N)，并且使由碳化硅构成的n+型缓冲层16外延生长。接下来，在n+型缓冲层16上掺杂n型的杂质例如氮原子的同时，使由碳化硅构成的第一n-型碳化硅外延层2生长。

接下来，在碳化硅半导体基板34的表面选择性地注入杂质离子。由此，在碳化硅半导体基板34内形成杂质区(例如，p型基底层3、第一p+型区域4、第二p+型区域5、第二n-型碳化硅层6、n+型源区7、p++型接触区8等)。这些杂质区以下述方式形成。

首先，在第一n-型碳化硅外延层2的表面上，通过光刻技术形成具有期望的开口部的未图示的抗蚀剂掩模。然后，通过离子注入法离子注入p型的杂质、例如铝原子，从而在第一n-型碳化硅外延层2内以例如1～5×10¹⁸/cm³的杂质浓度形成厚度为0.6μm左右的第一p+型区域4、第二p+型区域5。

接下来，在第一n-型碳化硅外延层2的表面上，通过光刻技术形成具有期望的开口部的未图示的抗蚀剂掩模。然后，通过离子注入法，以例如1～3×10¹⁷/cm³的杂质浓度形成掺杂了氮等n型的杂质的厚度为0.7μm左右的第二n-型碳化硅层6。第二n-型碳化硅层6可以在第一n-型碳化硅外延层2的表面上通过外延生长而形成。

接下来，在n-型碳化硅外延层2的表面上，通过光刻技术形成具有期望的开口部的未图示的抗蚀剂掩模。然后，通过离子注入法，以例如1～5×10¹⁷/cm³的杂质浓度形成厚度为0.5μm左右的p型基底层3(第二工序)。p型基底层3可以在第二n-型碳化硅层6的表面上通过外延生长而形成。

接下来，在p型基底层3的表面上，通过光刻技术形成具有期望的开口部的未图示的抗蚀剂掩模。然后，通过离子注入法，以例如1～3×10¹⁹/cm³的杂质浓度形成厚度为0.5μm左右的n+型源区7(第三工序)。

接下来，形成具有预定的开口部的离子注入用掩模，向n+型源区7的一部分、p型基底层3的一部分离子注入铝等p型的杂质，并且以例如1～3×10²⁰/cm³的杂质浓度形成p++型接触区8。

接下来，在1750℃左右的惰性气体气氛中进行热处理，进行利用离子注入形成的杂质区的活化处理。应予说明，可以通过一次热处理使各离子注入区域集中活化，也可以在每次进行离子注入时都进行热处理而使其活化。

接下来，在n+型源区7的表面上，通过光刻例如由氧化膜形成具有预定的开口部的沟槽形成用掩模。通过干式蚀刻形成沟槽18(第四工序)，所述沟槽18贯通n+型源区7和p型基底层3并到达第二p+型区域5。接下来，去除沟槽形成用掩模。

也可以在形成沟槽18之后，进行用于去除沟槽18的损伤的等向性蚀刻(isotropicetching)、用于使沟槽18的底部和沟槽18的开口部的角变圆的牺牲氧化。也可以仅进行等向性蚀刻和牺牲氧化中的任一者。另外，也可以在进行等向性蚀刻之后进行牺牲氧化。由此，能够得到美观的碳化硅表面，通过使角变圆，能够抑制沟槽18的底部和/或开口部处的电场集中。

接下来，沿着n+型源区7和p++型接触区8的表面以及沟槽18的底部和侧壁形成栅极绝缘膜9。该栅极绝缘膜9可以在包含氧的气体气氛中通过1300℃左右的温度的热氧化而形成。另外，该栅极绝缘膜9也可以通过利用高温氧化(High Temperature Oxide：HTO)等那样的化学反应进行堆积的方法来形成。

然后，在栅极绝缘膜9上设置掺杂有例如磷原子的多晶硅层。该多晶硅层也可以以埋入沟槽18内的方式形成。通过光刻将该多晶硅层图案化并且残留在沟槽18内部，从而形成栅电极10(第五工序)。

接下来，在栅电极10的表面形成绝缘膜。例如在1000℃的氧气气氛下进行退火而形成热氧化膜。接下来，利用保护膜保护表面，例如利用光刻用的抗蚀剂形成。接下来，通过干蚀刻将形成于背面的绝缘膜、栅电极、栅极绝缘膜全部去除。接下来，去除在灰化剥离工序中形成于表面的保护膜。

接下来，以覆盖栅极绝缘膜9和栅电极10的方式，例如将磷玻璃以1μm左右的厚度进行成膜，形成层间绝缘膜11。接下来，通过光刻对层间绝缘膜11和栅极绝缘膜10进行图案化，开设出使n+型源区7和p++型接触区8露出的接触孔(步骤S1)。接下来，在上述接触孔内和层间绝缘膜11上通过例如溅射法成膜出成为欧姆电极13的导电性的膜、例如镍(步骤S2：第七工序)。接下来，在进行1000℃左右的热处理而使导电性的膜与碳化硅选择性地反应后，选择性地去除未反应部分的导电性的膜而仅在接触孔内残留欧姆电极13，使n+型源区7和p++型接触区8与欧姆电极13接触。

接下来，利用溅射法在欧姆电极13和层间绝缘膜11的表面以同样的方式成膜出第一TiN膜23(步骤S3：第八工序)。在步骤S3中，通过将成膜时的基板温度设为200～400℃的高温，从而能够提高第一TiN膜23的致密性。在该情况下，能够省略后述的步骤S4的退火处理。也可以通过对第一TiN膜23进行退火(热处理)(步骤S4：第九工序)而改善第一TiN膜23的致密性来代替在步骤S3中在成膜时提高基板温度。可知此时平均粒径变大。退火温度优选为400℃以上且800℃以下。这是因为，低于400℃时，由于该温度为成膜时的温度以下，因此无法期待致密性的改善效果。如果高于800℃，则TiN的表面凹凸变得过大。将到此为止的状态记载于图10。通过如此增大第一TiN膜23的平均粒径，能够有效地防止欧姆电极13所含的镍向源电极焊盘15侧移动。在此，在步骤S3、S4之后，也可以暴露于大气中等氧气气氛中，使氧吸附于晶界。由此，能够更有效地防止镍的移动。

接下来，通过溅射法在第一TiN膜23的表面成膜出Ti膜24(步骤S5：第十工序)。接下来，通过溅射法在Ti膜24的表面成膜出第二TiN膜25(步骤S6：第十一工序)。由此，形成由第一TiN膜23、Ti膜24及第二TiN膜25构成的阻挡金属20。将到此为止的状态记载于图11。另外，之后，也可以通过溅射法在第二TiN膜25的表面形成第二Ti膜26。应予说明，在步骤S5、S6中，通过将成膜时的基板温度设为200℃以下，从而减小第二TiN膜25的TiN的平均粒径。通过如此减小第二TiN膜25的TiN的平均粒径，能够有效地防止氢离子从源电极焊盘15侧侵入。

接下来，例如，在阻挡金属20上通过溅射法成膜出成为源电极焊盘15的Al金属膜。金属膜例如也可以由以1％的比例包含硅的铝(Al-Si)形成。接下来，选择性地去除金属膜，形成源电极焊盘15(步骤S7：第十二工序)。另外，在形成源电极焊盘15以后，由于不使由第一TiN膜23、Ti膜24、第二TiN膜25构成的阻挡金属20的Ti膜24氮化，所以不实施450℃以上的退火处理。

接下来，也可以在以保护膜(未图示)覆盖并保护n+型起始基板1的正面之后，通过从背面侧研磨n+型起始基板1，从而使n+型起始基板1变薄而成为产品厚度。

接下来，在n+型起始基板1的第二主面上，通过例如溅射法继续成膜出成为漏电极(未图示)的导电性的膜、例如钼膜和镍膜。之后，通过进行例如激光退火等热处理，使n+型起始基板1与导电性的膜反应而形成欧姆结，从而形成漏电极。

接下来，在漏电极的表面，依次成膜出例如钛、镍以及金作为漏电极焊盘14(第十三工序)。如上所述，完成图1所示的碳化硅半导体装置。

如上所述，根据实施方式，阻挡金属在欧姆电极和层间绝缘膜上也为相同的结构，由第一TiN膜和第二TiN膜夹持Ti膜，并且由纯Ti构成Ti膜。由此，通过由栅极界面与源电极焊盘之间的纯Ti带来的储氢性，能够防止源电极焊盘及其上层部所包含的氢到达栅极界面，能够抑制阈值波动。

以上，本发明能够在不脱离本发明的主旨的范围内进行各种变更，在上述各实施方式中，例如各部分的尺寸、杂质浓度等根据要求的规格等进行各种设定。在各实施方式中，虽然以沟槽型MOSFET为例进行了说明，但是也能够应用于平面型MOSFET，而且，还能够应用于IGBT(Insulated Gate BipolarTransistor：绝缘栅双极型晶体管)、二极管等各种半导体装置。另外，在各实施方式中，将第一导电型设为n型，将第二导电型设为p型，但本发明将第一导电型设为p型，将第二导电型设为n型也同样成立。

工业上的实用性

如上所述，本发明的碳化硅半导体装置及碳化硅半导体装置的制造方法能够用于变换器等电力变换装置、各种工业用机械等的电源装置、汽车的点火器等中使用的功率半导体装置。

Claims (12)

1.一种碳化硅半导体装置，其特征在于，具备：

第一导电型的第一半导体层，其设置在第一导电型的起始基板的正面侧，并且杂质浓度比所述起始基板的杂质浓度低；

第二导电型的第二半导体层，其设置在所述第一半导体层的与所述起始基板侧相反一侧的表面层；

第一导电型的第一半导体区，其选择性地设置在所述第二半导体层的与所述起始基板侧相反一侧的表面层；

栅电极，其隔着栅极绝缘膜设置在所述第一半导体区和所述第二半导体层的表面；

层间绝缘膜，其覆盖所述栅极绝缘膜和所述栅电极；

欧姆电极，其设置在所述第二半导体层和所述第一半导体区的表面；

阻挡金属，其设置在所述欧姆电极和所述层间绝缘膜的表面；

表面电极，其设置在所述阻挡金属的表面；以及

背面电极，其设置在所述起始基板的背面，

所述阻挡金属在所述欧姆电极和所述层间绝缘膜的表面为第一TiN膜、Ti膜、第二TiN膜这三层结构，

所述第一TiN膜的TiN的结晶粒径比所述第二TiN膜的TiN的结晶粒径大。

2.根据权利要求1所述的碳化硅半导体装置，其特征在于，

所述第一TiN膜具有TiN(200)的取向性，

所述第二TiN膜不具有TiN(200)的取向性。

3.根据权利要求1所述的碳化硅半导体装置，其特征在于，

所述Ti膜的膜厚为20nm以上且100nm以下。

4.根据权利要求1所述的碳化硅半导体装置，其特征在于，

所述欧姆电极由NiSi构成，

所述第一TiN膜与所述NiSi相接。

5.根据权利要求1所述的碳化硅半导体装置，其特征在于，

在所述第二TiN膜与所述表面电极之间具备第二Ti膜。

6.根据权利要求1所述的碳化硅半导体装置，其特征在于，

所述碳化硅半导体装置还包括沟槽，所述沟槽贯通所述第一半导体区和所述第二半导体层而到达所述第一半导体层，

所述栅极绝缘膜和所述栅电极设置在所述沟槽的内部。

7.一种碳化硅半导体的制作方法，其特征在于，包括：

第一工序，在第一导电型的起始基板的正面侧形成杂质浓度比所述起始基板的杂质浓度低的第一导电型的第一半导体层；

第二工序，在所述第一半导体层的与所述起始基板侧相反一侧的表面层形成第二导电型的第二半导体层；

第三工序，在所述第二半导体层的与所述起始基板侧相反一侧的表面层选择性地形成第一导电型的第一半导体区；

第五工序，在所述第一半导体区和所述第二半导体层的表面隔着栅极绝缘膜形成栅电极；

第六工序，形成覆盖所述栅极绝缘膜和所述栅电极的层间绝缘膜；

第七工序，在所述第二半导体层和所述第一半导体区的表面形成欧姆电极；

第八工序，在所述欧姆电极和所述层间绝缘膜的表面以同样的方式成膜出第一TiN膜；

第十工序，在所述第一TiN膜上形成Ti膜；

第十一工序，在所述Ti膜上形成第二TiN膜，形成所述第一TiN膜、所述Ti膜、所述第二TiN膜这三层结构的阻挡金属；

第十二工序，在所述阻挡金属的表面形成表面电极；以及

第十三工序，在所述起始基板的背面形成背面电极，

所述第一TiN膜的TiN的结晶粒径比所述第二TiN膜的TiN的结晶粒径大。

8.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，

所述第八工序中的所述第一TiN膜的成膜温度比所述第十一工序中的所述第二TiN膜的成膜温度高。

9.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，

在所述第八工序之后且所述第十工序之前，还包括对所述第一TiN膜进行热处理的第九工序。

10.根据权利要求9所述的碳化硅半导体装置的制造方法，其特征在于，

所述热处理在400℃以上且800℃以下进行。

11.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，

在所述第十二工序以后，不进行450℃以上的热处理。

12.根据权利要求7所述的碳化硅半导体装置的制造方法，其特征在于，

所述碳化硅半导体装置的制造方法还包括第四工序，在第四工序中，形成贯通所述第一半导体区和所述第二半导体层而到达所述第一半导体层的沟槽，

在所述第五工序中，所述栅极绝缘膜和所述栅电极形成在所述沟槽的内部。