CN117953926A - 存储器设备和存储器设备的操作方法 - Google Patents

存储器设备和存储器设备的操作方法 Download PDF

Info

Publication number
CN117953926A
CN117953926A CN202310817531.9A CN202310817531A CN117953926A CN 117953926 A CN117953926 A CN 117953926A CN 202310817531 A CN202310817531 A CN 202310817531A CN 117953926 A CN117953926 A CN 117953926A
Authority
CN
China
Prior art keywords
voltage
program
bit line
program enable
enable voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310817531.9A
Other languages
English (en)
Inventor
崔永焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN117953926A publication Critical patent/CN117953926A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器设备和存储器设备的操作方法，该存储器设备包括：多个存储器单元，被连接在字线和位线之间；以及电压生成器，用于生成被施加到字线的编程电压或通过电压。存储器设备还包括：页缓冲器组，用于将编程允许电压或编程禁止电压施加到位线；以及控制电路，用于响应于命令来控制电压生成器和页缓冲器组。在与字线之中的被选择的字线连接的被选择的存储器单元的编程操作中，控制电路控制页缓冲器组以使得编程允许电压根据对被选择的存储器单元执行的编程循环的次数而逐步增加。

Description

存储器设备和存储器设备的操作方法
相关申请的交叉引用
本申请要求于2022年10月31日向韩国知识产权局提交的韩国专利申请号10-2022-0142643的优先权，其全部公开内容通过引用并入本文。
技术领域
本公开总体上涉及一种存储器设备和存储器设备的操作方法，并且更具体地，涉及一种被配置为执行编程操作的存储器设备和存储器设备的操作方法。
背景技术
存储器设备可以包括：存储器单元阵列，其中存储有数据；***电路，被配置为执行编程、读取或擦除操作；以及控制逻辑，被配置为控制***电路。
存储器单元阵列可以包括多个存储器块，并且多个存储器块中的每一个可以包括多个串。串中的每一个可以包括存储器单元。在以三维结构形成的存储器设备中，串可以自衬底在垂直方向上延伸。因此，存储器单元可以在衬底上在垂直方向上堆叠。
***电路可以通过字线和位线而连接到存储器单元阵列。***电路可以通过调整施加到字线和位线的电压来编程、读取或擦除被包括在存储器单元阵列中的存储器单元。
控制电路可以响应于命令和地址来控制***电路。控制电路可以包括被配置为允许响应于命令来执行编程、读取或擦除操作的软件。控制电路可以包括被配置为将地址划分为行地址和列地址并且在软件的控制下输出各种信号的硬件。
存储器单元可以根据编程方式存储一位或更多位数据。例如，可以以单层单元(SLC)方式、多层单元(MLC)方式、三层单元(TLC)方式、四层单元(QLC)方式等对存储器单元进行编程。在SLC方式中，一位数据可以被存储在一个存储器单元中。在MLC方式中，两位数据可以被存储在一个存储器单元中。在TLC方式中，三位数据可以被存储在一个存储器单元中。在QLC方式中，四位数据可以被存储在一个存储器单元中。此外，五位或更多位数据可以被存储在一个存储器单元中。
随着存储在一个存储器单元中的数据的位数增加，存储不同数据的存储器单元的阈值电压之间的距离变窄，并且因此，存储器设备可能不太可靠。
发明内容
根据本公开的一个实施例，一种存储器设备包括：多个存储器单元，被连接在字线和位线之间；电压生成器，被配置为生成被施加到字线的编程电压或通过电压；页缓冲器组，被配置为将编程允许电压或编程禁止电压施加到位线；以及控制电路，被配置为响应于命令来控制电压生成器和页缓冲器组。在与字线之中的被选择的字线连接的被选择的存储器单元的编程操作中，控制电路控制页缓冲器组以使得编程允许电压根据对被选择的存储器单元执行的编程循环的次数而逐步增加。
根据本公开，一种操作存储器设备的方法包括：在编程电压被施加到与被选择的存储器单元连接的被选择的字线期间，将编程禁止电压施加到与未被选择的存储器单元连接的未被选择的位线；在编程电压被施加到被选择的字线的期间，将第一编程允许电压施加到与被选择的存储器单元之中具有低于子验证电压的阈值电压的存储器单元连接的第一被选择的位线；在编程电压被施加到被选择的字线的期间，将高于第一编程允许电压的第二编程允许电压施加到与被选择的存储器单元之中具有介于在主验证电压和子验证电压之间的阈值电压的存储器单元连接的第二被选择的位线，该主验证电压高于该子验证电压；以及根据对被选择的存储器单元执行的编程循环的次数，将高于第二编程允许电压的第三编程允许电压施加到被施加第二编程允许电压的第二被选择的位线。
附图说明
现在将在下文中参考附图更全面地描述示例实施例，然而，这列示例实施例可以以不同的形式实施，并且不应被解释为限于本文所阐述的实施例。相反，提供这些实施例以使得本公开对于本领域技术人员来说将是可行的。
在附图中，为了图示的清楚起见，尺寸可以被放大。应当理解，当一个元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。相似的附图标记自始至终指代相似的元件。
图1是图示了存储器设备的图。
图2是图示了在被选择的存储器块的编程操作中施加到被选择的存储器块的电压的图。
图3是图示了存储器单元的阈值电压分布的图。
图4是图示了在被选择的页中执行的编程循环的图。
图5A和图5B是图示了在编程操作中施加到位线的电压的图。
图6是图示了根据本公开的一个实施例的编程操作的流程图。
图7是图示了使用固定编程允许电压的编程电压施加步骤的图。
图8是图示了根据本公开的第一实施例的使用可变编程允许电压的编程电压施加步骤的图。
图9是图示了根据本公开的第一实施例的施加到位线的电压的图。
图10是图示了根据本公开的第二实施例的使用可变编程允许电压的编程电压施加步骤的图。
图11是图示了根据本公开的第二实施例的施加到位线的电压的图。
图12是图示了根据本公开的存储器单元的阈值电压变化的图。
图13是图示了应用本公开的存储器设备的存储器卡***的图。
图14是图示了应用本公开的存储器设备的固态驱动器(SSD)***的图。
具体实施方式
本文所公开的具体结构和功能说明仅被例示以用于描述根据本公开的概念的实施例的目的。可以以各种形式实现根据本公开的概念的附加实施例。因此，本公开不应被解释为限于本文所阐述的实施例。
在下文中，将理解，尽管术语“第一”、“第二”等在本文中可以被用来描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅被用来将一个元件与另一个元件区分开来，并且不被用于暗示元件的顺序或数目。
图1是图示了存储器设备的图。
参考图1，存储器设备100可以包括存储器单元阵列110、***电路170和控制电路180。
存储器单元阵列110可以包括第一至第j存储器块BLK1至BLKj。第一至第j存储器块BLK1至BLKj可以以三维结构形成。以三维结构形成的第一至第j存储器块BLK1至BLKj可以包括在衬底上方在垂直方向上堆叠的存储器单元。
存储器单元可以根据编程方式而存储一位或两位或更多位数据。例如，其中一位数据被存储在一个存储器单元中的方式被称为单层单元(SLC)方式，并且其中两位数据被存储在一个存储器单元中的方式被称为多层单元(MLC)方式。其中三位数据被存储在一个存储器单元中的方式被称为三层单元(TLC)方式，并且其中四位数据被存储在一个存储器单元中的方式被称为四层单元(QLC)方式。此外，五位或更多位的数据可以被存储在一个存储器单元中。
***电路170可以被配置为执行用于存储数据的编程操作、用于输出存储在存储器单元阵列110中的数据的读取操作以及用于擦除存储在存储器单元阵列110中的数据的擦除操作。例如，***电路170可以包括电压生成器120、行解码器130、页缓冲器组140、列解码器150和输入/输出电路160。
电压生成器120可以响应于操作代码OPCD而生成用于编程操作、读取操作或擦除操作的各种操作电压Vop。例如，电压生成器120被配置为响应于操作代码OPCD而生成编程电压、通过电压、导通电压、截止电压、接地电压、负电压、源极电压、验证电压、读取电压、擦除电压、预充电电压等。
编程电压是在编程操作中施加到字线WL之中的被选择的字线的电压，并且可以被用来增加连接到被选择的字线的存储器单元的阈值电压。
通过电压是在编程或读取操作中施加到字线WL之中的未被选择的字线的电压，并且可以被用来导通连接到未被选择的字线的存储器单元。根据此实施例，在读取操作中，电压生成器120可以根据被选择的字线的位置来调整通过电压的电平。
导通电压是被施加到漏极选择线DSL或源极选择线SSL的电压，并且可以被用来导通漏极选择晶体管或源极选择晶体管。截止电压是被施加到漏极选择线DSL或源极选择线SSL的电压，并且可以被用来截止漏极选择晶体管或源极选择晶体管。
接地电压可以是0V的电压，并且负电压可以是低于0V的电压。源极电压是被施加到源极线SL的电压，并且可以对应于负电压、接地电压或正电压。
验证电压是用于在编程或擦除操作中确定被选择的存储器单元的阈值电压的电压，并且可以被施加到被选择的一条字线或被选择的多条字线。读取电压是在读取操作中被施加到被选择的字线的电压，并且可以被用来确定存储在存储器单元中的数据。
擦除电压是在擦除操作中被施加到源极线SL的电压，并且可以被用来降低存储器单元的阈值。预充电电压是用于在验证或读取操作中对未被选择的串的沟道进行预充电的正电压，并且可以被供应到源极线SL。
由于电压生成器120响应于操作代码OPCD而生成操作电压Vop，因此电压生成器120可以调整操作电压Vop的电平，并且调整操作电压Vop被输出到行解码器130的时间。电压生成器120可以响应于操作代码OPCD而在被设置为默认的操作电压Vop之中的一些电压中设置偏移。例如，当在用于增加编程电压的阶跃电压中设置有偏移时，电压生成器120可以根据应用有所设置的偏移的阶跃电压而逐步地增加编程电压。电压生成器120可以在起始编程电压中设置偏移，并且生成并输出其中设置有偏移的编程电压。当在擦除操作中设置有偏移时，电压生成器120可以生成并输出其中设置有偏移的擦除电压。
行解码器130可以通过全局线而连接到电压生成器120，并且通过漏极选择线DSL、字线WL、源极选择线SSL以及源极线SL连接到第一至第j存储器块BLK1至BLKj。行解码器130可以被配置为根据行地址RADD而将操作电压Vop发送到与被选择的存储器块连接的漏极选择线DSL、字线WL、源极选择线SSL以及源极线SL。
页缓冲器组140可以包括共同连接到第一至第j存储器块BLK1至BLKj的页缓冲器(未示出)。例如，页缓冲器(未示出)中的每一个可以通过位线BL而连接到第一至第j存储器块BLK1至BLKj。页缓冲器(未示出)可以响应于页缓冲器控制信号PBSIG来感测位线BL的电流或电压。在编程操作中，被包括在页缓冲器组140中的页缓冲器可以向位线BL施加编程允许电压或编程禁止电压。例如，被包括在页缓冲器组140中的页缓冲器可以响应于页缓冲器控制信号PBSIG而选择性地将具有不同电平的编程允许电压施加到位线BL，并且调整将编程允许电压施加到位线BL的时间。此外，页缓冲器可以同时调整编程允许电压的电平和将编程允许电压施加到位线BL的时间。页缓冲器可以将编程允许电压顺序地施加到位线BL。
列解码器150可以被配置为响应于列地址CADD而在页缓冲器组140和输入/输出电路160之间发送数据。例如，列解码器150可以通过列线CL而连接到页缓冲器组140，并且将使能信号施加到列线，从而在被包括在页缓冲器组140中的页缓冲器(未示出)和输入/输出电路160之间发送数据。
输入/输出电路160可以被配置为通过输入/输出线I/O接收或输出命令CMD、地址ADD或数据。例如，输入/输出电路160可以通过输入/输出线I/O向控制电路180发送从外部控制器接收到的命令CMD和地址ADD，并且通过输入/输出线I/O将从外部控制器接收到的数据发送到列解码器150。输入/输出电路160可以通过输入/输出线I/O将从页缓冲器组140传送的数据输出到外部控制器，或者通过数据线DL将从外部控制器接收到的数据传送到页缓冲器组140。
控制电路180可以包括：硬件，被配置为响应于命令CMD和地址ADD来输出操作代码OPCD、行地址RADD、页缓冲器控制信号PBSIG以及列地址CADD；以及软件，用于执行各种算法。当输入到控制电路180的命令CMD是对应于编程操作的命令时，控制电路180可以控制***电路170以通过执行编程算法来执行由地址ADD选择的存储器块的编程操作。当输入到控制电路180的命令CMD是对应于读取操作的命令时，控制电路180可以控制***电路170以通过执行读取算法来执行存储器块的读取操作并且输出读取数据。当输入到控制电路180的命令CMD是对应于擦除操作的命令时，控制电路180可以控制***电路170以通过执行擦除算法来执行被选择的存储器块的擦除操作。
控制电路180可以对在被选择的页中执行的编程循环的次数进行计数，并且调整页缓冲器控制信号PBSIG以使得施加到位线BL的编程允许电压的电平或时间根据编程循环的计数数目而被调整，或者使得编程允许电压的电平和时间根据编程循环的计数数目而被调整。
图2是图示了在被选择的存储器块的编程操作中施加到被选择的存储器块的电压的图。
参考图2，图1中所示的第一至第j存储器块BLK1至BLKj可以被配置为彼此相同，并且因此，作为示例图示了第一至第j存储器块BLK1至BLKj之中的第一存储器块BLK1为被选择的存储器块的情况。
第一存储器块BLK1包括连接在第一至第m位线BL1至BLm与源极线SL之间的串。将作为示例而描述连接到第m位线BLm的串ST。串ST可以包括源极选择晶体管SST、第一至第n存储器单元M1至Mn以及漏极选择晶体管DST。图2中所示的第一存储器块BLK1是示意性地图示了存储器块的结构的图，并且因此，被包括在串ST中的源极选择晶体管SST、第一至第n存储器单元M1至Mn以及漏极选择晶体管DST的数目可能会根据存储器设备而被改变。尽管图中未示出，但是用于改善存储器单元的电特性的虚设单元也可以被包括在串ST中。虚设单元可以存储虚设数据而不是正常数据。
被包括在不同串ST中的源极选择晶体管SST的栅极可以连接到源极选择线SSL，被包括在不同串ST中的第一至第n存储器单元M1至Mn的栅极可以连接到第一至第n字线WL1至WLn，并且被包括在不同串ST中的漏极选择晶体管DST的栅极可以连接到漏极选择线DSL。
在第一至第n存储器单元M1至Mn之中形成在同一层中的存储器单元可以连接到同一字线。例如，被包括在不同串ST中的第一存储器单元M1可以共同连接到第一字线WL1，并且被包括在不同串ST中的第n存储器单元Mn可以共同连接到第n字线WLn。连接到同一字线的存储器单元的组成为页PG。可以以页PG为单位执行编程或读取操作。
将作为示例而描述编程操作。可以将编程电压Vpgm或验证电压Vf施加到连接到被选择的页的被选择的字线Sel_WL，并且可以将通过电压Vpass施加到连接到未被选择的页的未被选择的字线Unsel_WL。可以将导通电压Von或截止电压Voff施加到漏极选择线DSL和源极选择线SSL。可以将接地电压GND施加到源极线SL，但是可以将正电压施加到源极线SL。第一至第m位线BL1至BLm可以根据存储在页缓冲器中的数据而被划分成被选择的位线Sel_BL和未被选择的位线Unsel_BL。被选择的位线Sel_BL是与包括编程目标存储器单元的串连接的位线。未被选择的位线Unsel_BL是与包括要被维持在擦除状态的存储器单元或被完全编程的存储器单元的串连接的位线。可以将第一编程允许电压1Val施加到被选择的位线Sel_BL中的一些。可以将第二和第三编程允许电压2Val和3Val顺序地施加到被选择的位线Sel_BL中的另外一些。可以将编程禁止电压Vin施加到未被选择的位线Unsel_BL。
第一编程允许电压1Val是用于允许存储器单元的阈值电压快速增加的电压，并且可以被设置为0V。编程禁止电压Vin是用于允许存储器单元的阈值电压不增加的电压，并且可以被设置为高于0V的正电压。第二和第三编程允许电压2Val和3Val中的每一个是用于允许存储器单元的阈值电压缓慢增加的电压，并且可以被设置为高于第一编程允许电压1Val并且低于编程禁止电压Vin的电压。第三编程允许电压3Val可以被设置为高于第二编程允许电压2Val。
在被选择的页的编程操作中，可以执行多个编程循环，直到被包括在被选择的页中的被选择的存储器单元的阈值电压达到目标电平。编程循环中的每一个可以包括编程电压施加步骤和验证步骤。第一至第三编程允许电压1Val至3Val和编程禁止电压Vin可以在编程电压施加步骤中被施加到第一至第m位线BL1至BLm。
图3是图示了存储器单元的阈值电压分布的图。
参考图3，作为示例而图示了以三层单元方式编程的存储器单元的阈值电压分布，但是本实施例不限于三层单元方式。
在编程操作中，被包括在被选择的页中的存储器单元可以被维持在擦除状态ER，或者被编程为第一至第七编程状态PV1至PV7之中的任何一个状态。编程电压被施加到连接到被选择的页的被选择的字线，并且因此，编程允许电压或编程禁止电压可以被施加到位线，以使得具有不同目标电平的存储器单元具有不同阈值电压。
被包括在被选择的页中的存储器单元可以通过多个编程循环而被编程为第一至第七编程状态PV1至PV7。下面将详细描述编程循环。
图4是图示了在被选择的页中执行的编程循环的图。
参考图4，可以执行第一至第n编程循环1PL至nPL，直到被包括在被选择的页中的存储器单元具有目标电平的阈值电压。在这里，n是正整数。第一编程循环1PL可以是在被选择的页中最先执行的循环，并且第n编程循环nPL可以是在被选择的页中最后执行的循环。因此，n可以根据被包括在被选择的页中的存储器单元的编程速度而被改变。
第一至第n编程循环1PL至nPL中的每一个可以包括编程电压施加步骤PGM和验证步骤VF。编程电压施加步骤PGM是其中将编程电压施加到被选择的字线的步骤。连接到被选择的字线的存储器单元可以被编程为不同的编程状态，并且因此，可以根据目标电平而将编程允许电压或编程禁止电压施加到位线。例如，可以将编程允许电压施加到与被选择的存储器单元连接的被选择的位线，并且可以将编程禁止电压施加到与未被选择的存储器单元连接的未被选择的位线。编程允许电压可以被设置为各种电平。例如，随着目标电平和阈值电压之间的电压差变大，编程允许电压可以被设置得更低。随着目标电平和阈值电压之间的电压差变小，编程允许电压可以被设置得更高。在该实施例中，当目标电平和阈值电压之间的电压差减小时，可以将设置得低的编程允许电压施加到被选择的位线，并且在一定时间经过之后，可以将设置得高的编程允许电压施加到被选择的位线。也就是说，可以逐步增加施加到被选择的位线的编程允许电压。
图5A和图5B是图示了在编程操作中施加到位线的电压的图。
参考图5A，在编程操作的验证步骤中，可以执行双重验证操作DV。在双重验证操作DV中可以执行使用主验证电压mVf的验证操作和使用第一子验证电压s1Vf的验证操作。主验证电压mVf可以被设置为与目标电平相对应的电压，并且第一子验证电压s1Vf可以被设置为低于该主验证电压mVf的电压。因此，在执行使用第一子验证电压s1Vf的双重验证操作DV之后，可以执行使用主验证电压mVf的主验证操作MV。
作为编程允许电压之中的最低编程允许电压的第一编程允许电压可以被施加到具有低于第一子验证电压s1Vf的阈值电压的存储器单元的位线。高于第一编程允许电压的第二或第三编程允许电压可以被施加到具有介于第一子验证电压s1Vf和主验证电压mVf之间的阈值电压的存储器单元的位线。第三编程允许电压可以被设置为低于编程禁止电压的电压。第二编程允许电压可以被设置为介于第一编程允许电压和第三编程允许电压之间的电压。第一编程允许电压可以被设置为0V。替代地，第一编程允许电压可以被设置为低于0V的负电压。编程禁止电压可以被施加到具有高于主验证电压mVf的阈值电压的存储器单元的位线。
第一编程允许电压可以被用来快速增加存储器单元的阈值电压。第二和第三编程允许电压可以被用来缓慢增加存储器单元的阈值电压。编程禁止电压可以被用来维持存储器单元的阈值电压。在其中施加了第二或第三编程允许电压的部分中，在将第二编程允许电压施加到位线之后，可以将第三编程允许电压施加到位线。第三编程允许电压的电平和施加该第三编程允许电压的时间可以根据编程循环而被改变。
参考图5B，在编程操作的验证步骤中，可以执行双重验证操作DV和三重验证操作TV。在双重验证操作DV中可以执行使用主验证电压mVf的验证操作和使用第一子验证电压s1Vf的验证操作。在三重验证操作TV中可以执行使用第二子验证电压s2Vf的验证操作。主验证电压mVf可以被设置为与目标电平相对应的电压，第一子验证电压s1Vf可以被设置为低于该主验证电压mVf的电压，并且第二子验证电压s2Vf可以被设置为低于该第一子验证电压s1Vf的电压。因此，在执行使用第二子验证电压s2Vf的三重验证操作TV之后，可以执行使用第一子验证电压s1Vf的双重验证操作DV。在执行双重验证操作DV之后，可以执行使用主验证电压mVf的主验证操作MV。
作为编程允许电压之中的最低编程允许电压的第一编程允许电压可以被施加到具有低于第二子验证电压s2Vf的阈值电压的存储器单元的位线。高于第一编程允许电压的第二或第三编程允许电压可以被施加到具有介于第二子验证电压s2Vf和第一子验证电压s1Vf之间的阈值电压的存储器单元的位线。第三编程允许电压可以被施加到具有介于第一子验证电压s1Vf和主验证电压mVf之间的阈值电压的存储器单元的位线。第三编程允许电压可以被设置为低于编程禁止电压的电压。第二编程允许电压可以被设置为介于第一编程允许电压和第三编程允许电压之间的电压。第一编程允许电压可以被设置为0V。替代地，第一编程允许电压可以被设置为低于0V的负电压。编程禁止电压可以被施加到具有高于主验证电压mVf的阈值电压的存储器单元的位线。
第一编程允许电压可以被用来快速增加存储器单元的阈值电压。第二和第三编程允许电压可以被用来缓慢增加存储器单元的阈值电压。编程禁止电压可以被用来维持存储器单元的阈值电压。在其中施加了第二或第三编程允许电压的部分中，在将第二编程允许电压施加到位线之后，可以将第三编程允许电压施加到位线。第三编程允许电压的电平和施加该第三编程允许电压的时间可以根据编程循环而被改变。
图6是图示了根据本公开的一个实施例的编程操作的流程图。
参考图6，当编程操作开始时，控制电路(图1中所示的180)可以将被选择的页的编程循环次数Npl和参考次数Nref相互比较(S61)。参考次数Nref是存储在控制电路180中的次数，并且可以被预先存储在存储器设备中。编程循环次数Npl是要在被选择的页中执行的编程循环中的当前编程循环的次数，并且其初始值可以被设置为“1”。例如，当在被选择的页中执行第一编程循环时，编程循环次数Npl变为1。
当编程循环次数Np1等于或小于参考次数Nref时(步骤S61中的“否”)，可以在其中固定编程允许电压被施加到位线的状态下执行编程电压施加步骤(S62)。固定编程允许电压是被施加到被选择的位线的电压，并且可以在执行编程电压施加步骤(S62)期间被维持在恒定电平。当固定编程允许电压被施加到位线时，编程电压可以被施加到被选择的字线，并且通过电压可以被施加到未被选择的字线。
在步骤S61中，当编程循环次数Npl大于参考次数Nref时(“是”)，可以在其中可变编程允许电压被施加到位线的状态下执行编程电压施加步骤(S63)。可变编程允许电压是被施加到被选择的位线的电压。在执行编程电压施加步骤(S63)期间，可以逐步增加可变编程允许电压，并且也可以改变逐步增加该可变编程允许电压的电平的时间。在可变编程允许电压被施加到位线时，编程电压可以被施加到被选择的字线，并且通过电压可以被施加到未被选择的字线。
在执行步骤S62或步骤S63之后，可以执行用于确定被选择的存储器单元的阈值电压的验证步骤(S64)。在验证步骤(S64)中，位线可以被预充电为正电压，验证电压可以被施加到被选择的字线，并且通过电压可以被施加到未被选择的字线。可以根据被选择的存储器单元的阈值电压来维持或降低预充电位线的电压或电流，并且页缓冲器可以感测位线的电压或电流。
根据步骤S64的感测结果，控制电路可以确定是否已经通过验证步骤(S65)。当根据感测结果确定了被选择的存储器单元之中的阈值电压低于目标电压的存储器单元时，控制电路可以将验证步骤确定为“失败”(否)。当验证步骤被确定为“失败”时，为了下一个编程循环，编程电压被设置为增加阶跃电压(S66)，并且编程循环次数Npl增加1(S67)。当编程循环次数Npl被更新时，可以再次执行步骤S61。以这种方式，可以重复步骤S61至S67，直到验证步骤通过(是)。
在步骤S65中，当确定被选择的存储器单元的阈值电压变得高于目标电压时，控制电路可以将验证步骤确定为“通过”(是)，并且可以结束被选择的页的编程操作。
下面将详细描述在上述步骤S62和S63中施加到位线的电压。
图7是图示了使用固定编程允许电压的编程电压施加步骤的图。
参考图6和图7，由于步骤S62是其中被选择的页的编程循环次数Npl小于参考次数Nref的步骤，所以被包括在被选择的页中的存储器单元的阈值电压可以低于在步骤S63中被包括在被选择的页中的存储器单元的阈值电压。因此，在执行步骤S62时(T1至T3)，第一和第二编程允许电压1Val和2Val中的每一个都被维持在恒定电平。下面将详细描述步骤S62的每个部分。
当步骤S62开始时(T1)，可以将通过电压Vpass施加到被选择的字线Sel_WL和未被选择的字线Unsel_WL。通过电压Vpass是用于在串中形成沟道的电压，并且可以被设置为正电压。
第一编程允许电压1Val或第二编程允许电压2Val可以被施加到被选择的位线Sel_BL，并且编程禁止电压Vin可以被施加到未被选择的位线Unsel_BL。第一编程允许电压1Val是用于快速增加存储器单元的阈值电压的电压，并且可以被设置为0V。因此，第一编程允许电压1Val可以被施加到被选择的位线Sel_BL之中与阈值电压相对较低的存储器单元连接的位线71。第二编程允许电压2Val是用于缓慢增加存储器单元的阈值电压的电压，并且可以被设置为高于第一编程允许电压1Val的电压。因此，第二编程允许电压2Val可以被施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线72。
当在通过电压Vpass被施加到被选择的字线Sel_WL之后经过一定时间时(T2)，编程电压Vpgm可以被施加到被选择的字线Sel_WL。编程电压Vpgm是用于增加存储器单元的阈值电压的电压，并且可以被设置为高于通过电压Vpass的正电压。
当编程电压Vpgm被施加到被选择的字线Sel_WL一定时间时(T3)，字线Sel_WL和Unsel_WL以及位线Sel_BL和Unsel_BL可以为了验证步骤而被放电。
图8是图示了根据本公开的第一实施例的使用可变编程允许电压的编程电压施加步骤的图。
参考图6和图8，由于步骤S63是其中被选择的页的编程循环次数Npl大于参考次数Nref的步骤，所以被包括在被选择的页中的存储器单元的阈值电压可以高于在步骤S62中被包括在被选择的页中的存储器单元的阈值电压。因此，在执行步骤S63期间(T1至T3)，可以逐步增加施加到被选择的位线Sel_BL中的一些82的编程允许电压。下面将详细描述步骤S63的每个部分。
当步骤S63开始时(T1)，通过电压Vpass可以被施加到被选择的字线Sel_WL和未被选择的字线Unsel_WL。通过电压Vpass是用于在串中形成沟道的电压，并且可以被设置为正电压。
第一编程允许电压1Val或第二编程允许电压2Val可以被施加到被选择的位线Sel_BL，并且编程禁止电压Vin可以被施加到未被选择的位线Unsel_BL。第一编程允许电压1Val是用于快速增加存储器单元的阈值电压的电压，并且可以被设置为0V。因此，第一编程允许电压1Val可以被施加到被选择的位线Sel_BL之中与阈值电压相对较低的存储器单元连接的位线81。在执行步骤S63的期间，第一编程允许电压1Val可以被维持在恒定电平。第二编程允许电压2Val是用于缓慢增加存储器单元的阈值电压的电压，并且可以被设置为高于第一编程允许电压1Val的电压。因此，第二编程允许电压2Val可以被施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线82。
当在通过电压Vpass被施加到被选择的字线Sel_WL之后经过一定时间时，编程电压Vpgm可以被施加到被选择的字线Sel_WL。编程电压Vpgm是用于增加存储器单元的阈值电压的电压，并且可以被设置为高于通过电压Vpass的正电压。
在编程电压Vpgm被施加到被选择的字线Sel_WL期间(T2至T3)，高于第二编程允许电压2Val的第三编程允许电压3Val可以被施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线82。例如，当编程电压Vpgm被施加到被选择的字线Sel_WL一定时间时(T2')，高于第二编程允许电压2Val的第三编程允许电压3Val可以被施加到被施加第二编程允许电压2Val的被选择的位线Sel_BL。第三编程允许电压3Val的电平可以随着编程循环次数Npl增加而增加。
当编程电压Vpgm被施加到被选择的字线Sel_WL一定时间时(T3)，字线Sel_WL和Unsel_WL以及位线Sel_BL和Unsel_BL可以为了验证步骤而被放电。
图9是图示了根据本公开的第一实施例的施加到位线的电压的图。
参考图9，当编程循环次数Npl等于或小于参考次数Nref时，第二编程允许电压2Val可以被恒定地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图7中所示的72)。当编程循环次数Npl大于参考次数Nref时，第二编程允许电压2Val和第三编程允许电压3Val可以被顺序地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图8中所示的82)。被施加第二或第三编程允许电压2Val或3Val的位线72或82是连接到阈值电压低于目标电压并且高于子验证电压的存储器单元的被选择的位线。
当编程循环次数Npl变得大于参考次数Nref时，第二编程允许电压2Val可以被施加到位线82。当第二编程允许电压2Val被施加一定时间时，高于第二编程允许电压2Val的第三编程允许电压3Val可以被施加到同一位线82。当编程循环次数Npl小于参考次数Nref时第二编程允许电压2Val被施加到位线72的时间TM可以等于当编程循环次数Npl大于参考次数Nref时第二和第三编程允许电压2Val和3Val被施加到位线82的时间TM。当假设参考次数Nref为“1”时，在其中编程循环次数Npl为“1”的第一编程循环1PL中，第二编程允许电压2Val可以被恒定地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图7中所示的72)。当假设参考次数Nref为“1”时，在其中编程循环次数Npl为“2”或更多的第二至第n编程循环2PL至nPL中，第二编程允许电压2Val和第三编程允许电压3Val可以被顺序地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图8中所示的82)。
当编程循环次数Npl大于参考次数Nref时，施加到位线82的第三编程允许电压3Val的电平可以根据编程循环次数Npl而被改变。随着编程循环次数Npl增加，第三编程允许电压3Val的电平可以被设置得更高。例如，当编程循环次数Npl为“2”时，第三编程允许电压3Val可以被设置为第一电平1LV。第一电平1LV高于第二编程允许电压2Val的电平。当编程循环次数Npl为“3”时，第三编程允许电压3Val可以被设置为高于第一电平1LV的第二电平2LV。当编程循环次数Npl为“4”时，第三编程允许电压3Val可以被设置为高于第二电平2LV的第三电平3LV。以这种方式，当编程循环次数Npl增加到“n”时，第三编程允许电压3Val的电平可以逐步增加。
图10是图示了根据本公开的第二实施例的使用可变编程允许电压的编程电压施加步骤的图。
参考图6和图10，由于步骤S63是其中被选择的页的编程循环次数Npl大于参考次数Nref的步骤，所以被包括在被选择的页中的存储器单元的阈值电压可以高于在步骤S62中被包括在被选择的页中的存储器单元的阈值电压。因此，在执行步骤S63期间(T1至T3)，第三编程允许电压3Val被施加到被选择的位线Sel_BL之中的一些位线82的时间可以逐步地变得更早。下面将详细描述步骤S63的每个部分。
当步骤S63开始时(T1)，通过电压Vpass可以被施加到被选择的字线Sel_WL和未被选择的字线Unsel_WL。通过电压Vpass是用于在串中形成沟道的电压，并且可以被设置为正电压。
第一编程允许电压1Val或第二编程允许电压2Val可以被施加到被选择的位线Sel_BL，并且编程禁止电压Vin可以被施加到未被选择的位线Unsel_BL。第一编程允许电压1Val是用于快速增加存储器单元的阈值电压的电压，并且可以被设置为0V。因此，第一编程允许电压1Val可以被施加到被选择的位线Sel_BL之中与阈值电压相对较低的存储器单元连接的位线81。在执行步骤S63的期间，第一编程允许电压1Val可以被维持在恒定电平。第二编程允许电压2Val是用于缓慢增加存储器单元的阈值电压的电压，并且可以被设置为高于第一编程允许电压1Val的电压。因此，第二编程允许电压2Val可以被施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线82。
当在通过电压Vpass被施加到被选择的字线Sel_WL之后经过一定时间时，编程电压Vpgm可以被施加到被选择的字线Sel_WL。编程电压Vpgm是用于增加存储器单元的阈值电压的电压，并且可以被设置为高于通过电压Vpass的正电压。
在编程电压Vpgm被施加到被选择的字线Sel_WL期间(T2至T3)，高于第二编程允许电压2Val的第三编程允许电压3Val可以被施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线82。例如，当编程电压Vpgm被施加到被选择的字线Sel_WL一定时间时(T2')，高于第二编程允许电压2Val的第三编程允许电压3Val可以被施加到被施加第二编程允许电压2Val的被选择的位线Sel_BL。被施加第三编程允许电压3Val的时间T2'可以随着编程循环次数Npl增加而变得更早。例如，随着编程循环次数Npl增加，被施加到被选择的位线Sel_BL的第二编程允许电压2Val被维持的时间TD可以逐步缩短。
当编程电压Vpgm被施加到被选择的字线Sel_WL一定时间时(T3)，字线Sel_WL和Unsel_WL以及位线Sel_BL和Unsel_BL可以为了验证步骤而被放电。
图11是图示了根据本公开的第二实施例的施加到位线的电压的图。
参考图11，当编程循环次数Npl等于或小于参考次数Nref时，第二编程允许电压2Val可以被恒定地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图7中所示的72)。当编程循环次数Npl大于参考次数Nref时，第二编程允许电压2Val和第三编程允许电压3Val可以被顺序地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图8中所示的82)。被施加第二或第三编程允许电压2Val或3Val的位线72或82是连接到阈值电压低于目标电压并且高于子验证电压的存储器单元的被选择的位线。
当编程循环次数Npl变得大于参考次数Nref时，第二编程允许电压2Val可以被施加到位线82。当第二编程允许电压2Val被施加一定时间时，高于第二编程允许电压2Val的第三编程允许电压3Val可以被施加到同一位线82。当编程循环次数Npl小于参考次数Nref时第二编程允许电压2Val被施加到位线72的时间TM可以等于当编程循环次数Npl大于参考次数Nref时第二编程允许电压2Val被施加到位线82的时间1TD和当编程循环次数Npl大于参考次数Nref时第三编程允许电压3Val被施加到位线82的时间2TD的总时间TM。
当假设参考次数Nref为“2”时，在其中编程循环次数Npl为“1”的第一编程循环1PL中，第二编程允许电压2Val可以被恒定地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图7中所示的72)。在其中编程循环次数Npl为“2”的第二编程循环2PL中，第二编程允许电压2Val可以被恒定地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图7中所示的72)。当参考次数Nref被设置为“2”时，在其中编程循环次数Npl为“3”或更多的第三至第n编程循环3PL至nPL中，第二编程允许电压2Val和第三编程允许电压3Val可以被顺序地施加到被选择的位线Sel_BL之中与阈值电压相对较高的存储器单元连接的位线(图8中所示的82)。
当编程循环次数Npl大于参考次数Nref时，第三编程允许电压3Val被施加到位线82的时间2TD、2TD'、....可以根据编程循环次数Npl而被改变。随着编程循环次数Npl增加，被施加第三编程允许电压3Val的时间2TD、2TD'、...可以被设置得更长。例如，当编程循环次数Npl为“3”时，第二编程允许电压2Val可以被施加第一时间1TD，并且第三编程允许电压3Val可以被施加第二时间2TD。与编程循环的次数无关地，第一和第二时间1TD和2TD的总时间TM可以是恒定的。当编程循环次数Npl为“4”时，第二编程允许电压2Val可以被施加比1TD更短的第一时间1TD'，并且第三编程允许电压3Val可以被施加比2TD更长的第二时间2TD'。与编程循环的次数无关地，第一和第二时间1TD'和2TD'的总时间TM可以是恒定的。以这种方式，当编程循环次数Npl增加到“n”时，可以逐步缩短第二编程允许电压2Val被施加的时间，并且可以逐步延长第三编程允许电压3Val被施加的时间。
此外，上述第一实施例和上述第二实施例可以被组合在一起。例如，随着编程循环次数Npl增加，第三编程允许电压3Val的电平可以逐步增加，并且第三编程允许电压3Val被施加到被选择的字线的时间可以被设置为逐步变得更早以使得第三编程允许电压3Val被施加的时间区间逐步变得更长。
图12是图示了根据本公开的存储器单元的阈值电压变化的图。
参考图12，当第二编程允许电压(图8或图10中所示的2Val)在存储器单元的编程操作中被恒定地施加到与具有介于主验证电压mVf和子验证电压sVf之间的阈值电压Vth的存储器单元连接的位线时(PA)，存储器单元可能受到被施加到被选择的字线的编程电压和被施加到位线的第二编程允许电压2Val的影响。因此，在这种情况(PA)中，存储器单元的阈值电压可能根据编程电压和第二编程允许电压2Val之间的差值而增加(PA)。
因为被选择的存储器单元的阈值电压随着编程循环次数增加而增加，所以当第二编程允许电压2Val被恒定地施加到被选择的位线时，被选择的存储器单元可能被过度编程。
然而，根据上述第一或第二实施例，自编程循环次数超过参考次数(PI)之后，当被施加到与具有介于主验证电压mVf和子验证电压sVf之间的阈值电压Vth的存储器单元连接的位线的编程允许电压逐步增加时，被选择的字线和位线之间的电势差可以减小。因此，可以防止具有主验证电压mVf和子验证电压sVf之间的阈值电压的存储器单元的过度编程。
图13是图示了应用本公开的存储器设备的存储器卡***的图。
参考图13，存储器卡***3000包括控制器3100、存储器设备3200和连接器3300。
控制器3100可以连接到存储器设备3200。控制器3100可以访问存储器设备3200。例如，控制器3100可以控制编程、读取或擦除操作，或者控制存储器设备3200的后台操作。控制器3100可以提供存储器设备3200和主机之间的接口。控制器3100可以驱动用于控制存储器设备3200的固件。例如，控制器3100可以包括诸如随机存取存储器(RAM)、处理单元、主机接口、存储器接口和纠错器的组件。
控制器3100可以通过连接器3300与外部设备通信。控制器3100可以根据特定的通信协议来与外部设备(例如，主机)通信。例如，控制器3100可以通过诸如以下项的各种通信协议中的至少一种来与外部设备通信：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、PCI快速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机***接口(SCSI)、增强型小型盘接口(ESDI)、集成驱动电子器件(IDE)、火线、通用快闪存储(UFS)、Wi-Fi、蓝牙和NVMe。例如，连接器3300可以由上述各种通信协议中的至少一种来定义。
存储器设备3200可以包括存储器单元，并且可以与图1中所示的存储器设备100相同地配置。因此，如上述实施例中所述，存储器设备3200可以调整在读取操作中被施加到未被选择的字线的通过电压。
控制器3100和存储器设备3200可以被集成到单个半导体设备中，以构成存储器卡。例如，控制器3100和存储器设备3200可以构成存储器卡，诸如个人计算机(PC)卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型快闪(CF)卡、智能媒体卡(SM和SMC)、记忆棒、多媒体卡(MMC、RS-MMC、MMCmicro和eMMC)、SD卡(SD、miniSD、microSD和SDHC)和通用快闪存储(UFS)。
图14是图示了应用本公开的存储器设备的固态驱动器(SSD)***的图。
参考图14，SSD***4000包括主机4100和SSD 4200。SSD 4200通过信号连接器4001与主机4100交换信号，并且通过电源连接器4002接收电源。SSD 4200包括控制器4210、多个存储器设备4221至422n、辅助电源4230和缓冲存储器4240。
控制器4210可以响应于从主机4100接收到的信号来控制多个存储器设备4221至422n。例如，信号可以是基于主机4100和SSD 4200之间的接口的信号。例如，信号可以是由诸如以下项的接口中的至少一个来定义的信号：通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、***组件互连(PCI)、PCI快速(PCIe)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)、小型计算机***接口(SCSI)、增强型小型盘接口(ESDI)、集成驱动电子设备(IDE)、火线、通用快闪存储(UFS)、WI-FI、蓝牙和NVMe。
多个存储器设备4221至422n可以包括被配置为存储数据的多个存储器单元。多个存储器设备4221至422n中的每一个可以与图1中所示的存储器设备100相同地配置。因此，如上述实施例中所述，多个存储器设备4221至422n中的每一个可以调整在读取操作中被施加到未被选择的字线的通过电压。多个存储器设备4221至422n可以通过通道CH1至CHn与控制器4210通信。
辅助电源4230可以通过电源连接器4002连接到主机4100。辅助电源4230可以接收从主机4100输入的电源，并且将电源充电。当来自主机4100的电源供应不顺畅时，辅助电源4230可以提供SSD 4200的电源。例如，辅助电源4230可以位于SSD 4200中，或者可以位于SSD 4200的外部。例如，辅助电源4230可以位于主板上，并且向SSD 4200提供辅助电源。
缓冲存储器4240可以操作为SSD 4200的缓冲存储器。例如，缓冲存储器4240可以临时存储从主机4100接收到的数据或从多个存储器设备4221至422n接收到的数据，或者临时存储存储器设备4221至422n的元数据(例如映射表)。缓冲存储器4240可以包括诸如DRAM、SDRAM、DDR SDRAM、LPDDR SDRAM和GRAM的易失性存储器，或者诸如FRAM、ReRAM、STT-MRAM和PRAM的非易失性存储器。
根据本公开，可以改善编程操作的可靠性，并且因此可以改善存储器设备的可靠性。
虽然已经参考本公开的某些实施例示出和描述了本公开，但是本领域技术人员将理解的是，在不背离如所附权利要求及其等同物所限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。因此，本公开的范围不应限于上述实施例，而是应不仅由所附权利要求确定，而且由其等同物来确定。
在上述实施例中，可以选择性地执行所有步骤或者可以省略部分步骤。在每个实施例中，步骤不一定按照所描述的顺序来执行，并且可以被重新布置。在本说明书和附图中公开的实施例仅仅是便于理解本公开的示例，并且本公开不限于此。也就是说，对于本领域技术人员来说应该显而易见的是，可以基于本公开的技术范围进行各种修改。
同时，已经在附图和说明书中描述了本公开的实施例。虽然在这里使用了特定的术语，但是那些只是为了解释本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内可以进行许多变化。对于本领域技术人员来说应该显而易见的是，除了在本文中所公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

Claims (25)

1.一种存储器设备，包括：
多个存储器单元，被连接在字线和位线之间；
电压生成器，被配置为生成被施加到所述字线的编程电压或通过电压；
页缓冲器组，被配置为将编程允许电压或编程禁止电压施加到所述位线；以及
控制电路，被配置为响应于命令来控制所述电压生成器和所述页缓冲器组，
其中，在与所述字线之中的被选择的字线连接的被选择的存储器单元的编程操作中，所述控制电路控制所述页缓冲器组以使得所述编程允许电压根据对所述被选择的存储器单元执行的编程循环的次数而逐步增加。
2.根据权利要求1所述的存储器设备，其中所述页缓冲器组包括与所述位线连接的页缓冲器，以及
其中所述页缓冲器中的每个页缓冲器被配置为：在所述控制电路的控制下向所述位线施加所述编程禁止电压或所述编程允许电压。
3.根据权利要求1所述的存储器设备，其中所述页缓冲器组被配置为：
将所述编程允许电压施加到所述位线之中的被选择的位线；以及
将所述编程禁止电压施加到所述位线之中的未被选择的位线。
4.根据权利要求1所述的存储器设备，其中所述页缓冲器组被配置为：在所述编程电压被施加到所述被选择的字线的期间，将所述编程允许电压施加到所述位线之中的被选择的位线。
5.根据权利要求1所述的存储器设备，其中所述编程允许电压被设置为低于所述编程禁止电压。
6.根据权利要求1所述的存储器设备，其中所述控制电路被配置为：
设置对应于目标电压的主验证电压和低于所述主验证电压的子验证电压；以及
在所述编程操作中顺序地执行使用所述子验证电压的子验证操作和使用所述主验证电压的主验证操作。
7.根据权利要求6所述的存储器设备，其中所述控制电路控制所述页缓冲器组以执行如下操作：
将作为所述编程允许电压之中的最低编程允许电压的第一编程允许电压施加到与在所述被选择的存储器单元之中具有低于所述子验证电压的阈值电压的存储器单元连接的位线；以及
将均高于所述第一编程允许电压的第二编程允许电压或第三编程允许电压施加到与在所述被选择的存储器单元之中具有介于所述子验证电压和所述主验证电压之间的阈值电压的存储器单元连接的位线。
8.根据权利要求7所述的存储器设备，其中，在所述编程电压被施加到所述被选择的字线的期间，所述控制电路控制所述页缓冲器组以将所述第二编程允许电压施加到与所述被选择的存储器单元之中具有介于所述子验证电压和所述主验证电压之间的阈值电压的存储器单元连接的位线，或者将所述第二编程允许电压和所述第三编程允许电压施加到与在所述被选择的存储器单元之中具有介于所述子验证电压和所述主验证电压之间的所述阈值电压的所述存储器单元连接的所述位线。
9.根据权利要求8所述的存储器设备，其中所述控制电路控制所述页缓冲器组以使得随着所述编程循环的次数增加，所述第三编程允许电压的电平变得更高。
10.根据权利要求8所述的存储器设备，其中所述控制电路控制所述页缓冲器组以使得随着所述编程循环的次数增加，所述第三编程允许电压被施加的时间变得更早，使得所述第三编程允许电压被施加的时间区间变得更长。
11.根据权利要求8所述的存储器设备，其中所述控制电路控制所述页缓冲器组以使得随着所述编程循环的次数增加，所述第三编程允许电压的电平变得更高，并且所述第三编程允许电压被施加的时间变得更早，使得所述第三编程允许电压被施加的时间区间变得更长。
12.根据权利要求8所述的存储器设备，其中，当所述编程循环的次数等于或小于参考次数时，所述控制电路控制所述页缓冲器组以将所述第二编程允许电压恒定地施加到与具有介于所述子验证电压和所述主验证电压之间的阈值电压的存储器单元连接的位线。
13.根据权利要求8所述的存储器设备，其中，当所述编程循环的次数大于参考次数时，所述控制电路控制所述页缓冲器组以使得在所述第二编程允许电压被施加到与具有介于所述子验证电压和所述主验证电压之间的阈值电压的存储器单元连接的位线一定时间之后，所述第三编程允许电压的电平随着编程循环的次数的增加而变得更高。
14.根据权利要求8所述的存储器设备，其中，当所述编程循环的次数大于参考次数时，所述控制电路控制所述页缓冲器组以在所述第二编程允许电压被施加到与具有介于所述子验证电压和所述主验证电压之间的阈值电压的存储器单元连接的位线一定时间之后，施加具有恒定电平的所述第三编程允许电压。
15.根据权利要求14所述的存储器设备，其中所述控制电路控制所述页缓冲器组以使得所述第三编程允许电压被施加到所述位线的时间随着所述编程循环的次数增加而变得更早，使得所述第三编程允许电压被施加的时间区间变得更长。
16.根据权利要求8所述的存储器设备，其中，当所述编程循环的次数大于参考次数时，所述控制电路控制所述页缓冲器组以在所述第二编程允许电压被施加到与具有介于所述子验证电压和所述主验证电压之间的阈值电压的存储器单元连接的位线一定时间之后，将所述第三编程允许电压施加到所述位线，以使得随着所述编程循环的次数增加，所述第三编程允许电压的电平变得更高，并且所述第三编程允许电压被施加到所述位线的时间变得更早，使得所述第三编程允许电压被施加的时间区间变得更长。
17.一种操作存储器设备的方法，所述方法包括：
在编程电压被施加到与被选择的存储器单元连接的被选择的字线的期间，将编程禁止电压施加到与未被选择的存储器单元连接的未被选择的位线；
在所述编程电压被施加到所述被选择的字线的期间，将第一编程允许电压施加到与所述被选择的存储器单元之中具有低于子验证电压的阈值电压的存储器单元连接的第一被选择的位线；
在所述编程电压被施加到所述被选择的字线的期间，将高于所述第一编程允许电压的第二编程允许电压施加到与所述被选择的存储器单元之中具有介于主验证电压和所述子验证电压之间的阈值电压的存储器单元连接的第二被选择的位线，所述主验证电压高于所述子验证电压；以及
根据对所述被选择的存储器单元执行的编程循环的次数，将高于所述第二编程允许电压的第三编程允许电压施加到被施加所述第二编程允许电压的所述第二被选择的位线。
18.根据权利要求17所述的方法，其中所述第三编程允许电压低于所述编程禁止电压。
19.根据权利要求17所述的方法，其中，随着所述编程循环的次数增加，所述第三编程允许电压的电平变得更高。
20.根据权利要求17所述的方法，其中，随着所述编程循环的次数增加，所述第三编程允许电压被施加到所述第二被选择的位线的时间变得更早，使得所述第三编程允许电压被施加的时间区间变得更长。
21.根据权利要求17所述的方法，其中，当所述编程循环的次数等于或小于参考次数时，所述第二编程允许电压被恒定地施加到所述第二被选择的位线。
22.根据权利要求17所述的方法，其中，当所述编程循环的次数大于参考次数时，在所述第二编程允许电压被施加到所述第二被选择的位线一定时间之后，所述第三编程允许电压被施加。
23.根据权利要求22所述的方法，其中所述第三编程允许电压随着编程循环的次数增加而增加。
24.根据权利要求22所述的方法，其中随着所述编程循环的次数增加，所述第三编程允许电压被施加到所述第二被选择的位线的时间变得更早，使得所述第三编程允许电压被施加的时间区间变得更长。
25.根据权利要求22所述的方法，其中，随着所述编程循环的次数增加，所述第三编程允许电压的电平逐步变高，并且所述第三编程允许电压被施加到所述第二被选择的位线的时间变得更早，使得所述第三编程允许电压被施加的时间区间变得更长。
CN202310817531.9A 2022-10-31 2023-07-05 存储器设备和存储器设备的操作方法 Pending CN117953926A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0142643 2022-10-31
KR1020220142643A KR20240061217A (ko) 2022-10-31 2022-10-31 메모리 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
CN117953926A true CN117953926A (zh) 2024-04-30

Family

ID=90800141

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310817531.9A Pending CN117953926A (zh) 2022-10-31 2023-07-05 存储器设备和存储器设备的操作方法

Country Status (3)

Country Link
US (1) US20240145008A1 (zh)
KR (1) KR20240061217A (zh)
CN (1) CN117953926A (zh)

Also Published As

Publication number Publication date
KR20240061217A (ko) 2024-05-08
US20240145008A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
CN108257640B (zh) 半导体存储装置及其操作方法
US20220076754A1 (en) Memory device and method of operating the same
US11443809B2 (en) Memory device and method of operating the same
US11532369B2 (en) Memory device and method of operating the same
US11107541B2 (en) Memory device and method of operating the memory device
US20230071618A1 (en) Memory device and operating method of the memory device
US20210366550A1 (en) Memory device and method of operating the same
US11348641B2 (en) Memory device and method of operating the same
US11152070B2 (en) Memory device including page buffer and method of operating the memory device
US11894057B2 (en) Memory device performing program operation and method of operating the same
US11646089B2 (en) Memory device for performing verify operation and operating method thereof
US11742035B2 (en) Memory device including bit line precharge operation during program verify operation
US20240145008A1 (en) Memory device and operating method of the memory device
US20240127892A1 (en) Memory device and operating method of the memory device
US11520489B2 (en) Memory device and method of operating the same
US11875863B2 (en) Memory device configured to apply first and second pass voltages to unselected word lines based on an operating voltage
US11651824B2 (en) Memory device and method of operating the memory device
US11615847B2 (en) Memory device and operating method of the memory device
US11657885B2 (en) Memory device and method of operating the memory device
US20230290412A1 (en) Memory device and program operation method thereof
CN117393023A (zh) 存储器装置及其操作方法
CN118053478A (zh) 存储器装置及操作存储器装置的方法
CN113971978A (zh) 页缓冲器及其操作方法以及电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination