CN118135913A - 像素电路、驱动方法及其显示装置 - Google Patents

Abstract

本公开实施例提供的像素电路、驱动方法及其显示装置，包括：发光器件；驱动晶体管，被配置为根据数据电压信号产生驱动发光器件发光的驱动电流；第一控制电路，被配置为响应于第一控制信号端的信号，将参考电压信号端的信号提供至第一节点；第一耦合控制电路，被配置为稳定第一节点的电压和驱动晶体管的栅极的电压；第二耦合控制电路，被配置为稳定第一节点的电压和驱动晶体管的第二极的电压；第二控制电路，被配置为响应于第二控制信号端的信号，将驱动晶体管的栅极与驱动晶体管的第一极导通；数据写入电路，被配置为响应于第一扫描信号端的信号，将数据信号端的数据电压信号提供至驱动晶体管的栅极。

Description

像素电路、驱动方法及其显示装置

技术领域

本公开涉及显示技术领域，尤其涉及像素电路、驱动方法及其显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)、微型发光二极管(Micro Light EmittingDiode，Micro LED)、迷你发光二极管(Mini Light Emitting Diode，Mini LED)等发光器件具有自发光、低能耗等优点，是当今显示装置应用研究领域的热点之一。一般显示装置中采用像素电路来驱动发光器件发光。

其中，像素电路可以包括生成驱动电流的驱动晶体管以及被施加驱动电流的发光器件。当像素电路的驱动晶体管不正常地工作或者布线被切断或短路时，由于驱动电流没有正常地施加到发光器件，发光器件可能无法正常地发光。因此，需要在发光器件制备工艺前确认像素电路中的驱动晶体管或者其他晶体管是否存在不良，即通过阵列测试(ArrayTest，AT)进行检测，从而可以提高生产效率，降低成本。

发明内容

本公开实施例提供的像素电路，包括：

发光器件；

驱动晶体管，与所述发光器件耦接，被配置为根据数据电压信号产生驱动所述发光器件发光的驱动电流；

第一控制电路，与第一节点耦接，被配置为响应于第一控制信号端的信号，将参考电压信号端的信号提供至所述第一节点；

第一耦合控制电路，与所述第一节点和所述驱动晶体管的栅极耦接，被配置为稳定所述第一节点的电压和所述驱动晶体管的栅极的电压；

第二耦合控制电路，与所述第一节点和所述驱动晶体管的第二极耦接，被配置为稳定所述第一节点的电压和所述驱动晶体管的第二极的电压；

第二控制电路，与所述驱动晶体管的栅极和所述驱动晶体管的第一极耦接，被配置为响应于第二控制信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；

数据写入电路，与所述驱动晶体管的栅极耦接，被配置为响应于第一扫描信号端的信号，将数据信号端的所述数据电压信号提供至所述驱动晶体管的栅极。

在一些可能的实施方式中，所述第一控制电路包括：第一晶体管；

所述第一晶体管的栅极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述第一节点耦接，所述第一晶体管的第二极与所述参考电压信号端耦接。

在一些可能的实施方式中，所述第一耦合控制电路包括：第一电容；

所述第一电容的第一电极与所述驱动晶体管的栅极耦接，所述第一电容的第二电极与所述第一节点耦接。

在一些可能的实施方式中，所述第二耦合控制电路包括：第二电容；

所述第二电容的第一电极与所述第一节点耦接，所述第二电容的第二电极与所述驱动晶体管的第二极耦接。

在一些可能的实施方式中，所述第二控制电路包括：第二晶体管；

所述第二晶体管的栅极与所述第二控制信号端耦接，所述第二晶体管的第一极与所述驱动晶体管的栅极耦接，所述第二晶体管的第二极与所述驱动晶体管的第一极耦接。

在一些可能的实施方式中，所述数据写入电路包括：第三晶体管；

所述第三晶体管的栅极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述驱动晶体管的栅极耦接。

在一些可能的实施方式中，还包括：初始化电路，与所述发光器件耦接，被配置为响应于复位信号端的信号，将初始化信号端的信号提供至所述发光器件。

在一些可能的实施方式中，所述初始化电路包括：第四晶体管；

所述第四晶体管的栅极与所述复位信号端耦接，所述第四晶体管的第一极与所述驱动晶体管的第二极耦接，所述第四晶体管的第二极与所述初始化信号端耦接。

在一些可能的实施方式中，还包括：第一发光控制电路，与所述驱动晶体管的第一极耦接，被配置为响应于第一发光控制信号端的信号，将第一电源端的信号提供至所述驱动晶体管的第一极。

在一些可能的实施方式中，所述第一发光控制电路包括：第五晶体管；

所述第五晶体管的栅极与所述第一发光控制信号端耦接，所述第五晶体管的第一极与所述第一电源端耦接，所述第五晶体管的第二极与所述驱动晶体管的第一极耦接。

在一些可能的实施方式中，还包括：第二发光控制电路，位于所述驱动晶体管的第二极与所述发光器件之间，以及与所述驱动晶体管的第二极和所述发光器件耦接，被配置为响应于第二发光控制信号端的信号，将所述驱动晶体管的第二极与所述发光器件导通。

在一些可能的实施方式中，所述第二发光控制电路包括：第六晶体管；

所述第六晶体管的栅极与所述第二发光控制信号端耦接，所述第六晶体管的第一极与所述驱动晶体管的第二极耦接，所述第六晶体管的第二极与所述发光器件耦接。

在一些可能的实施方式中，所述驱动晶体管的栅极包括：第一栅极和第二栅极；所述驱动晶体管的第一栅极与所述数据写入电路耦接，所述驱动晶体管的第二栅极与所述驱动晶体管的第二极耦接。

本公开实施例提供的显示装置，包括上述的像素电路。

本公开实施例提供了用于上述像素电路的驱动方法，包括：

复位阶段，第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至所述第一节点；第二控制电路响应于第二控制信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；

阈值补偿阶段，第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至所述第一节点；第一耦合控制电路稳定所述第一节点的电压和所述驱动晶体管的栅极的电压；第二耦合控制电路稳定所述第一节点的电压和所述驱动晶体管的第二极的电压；

数据写入阶段，数据写入电路响应于第一扫描信号端的信号，将数据信号端的数据电压信号提供至所述驱动晶体管的栅极；第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至所述第一节点；第一耦合控制电路稳定所述第一节点的电压和所述驱动晶体管的栅极的电压；第二耦合控制电路稳定所述第一节点的电压和所述驱动晶体管的第二极的电压；

发光阶段，驱动晶体管根据数据电压信号产生驱动所述发光器件发光的驱动电流。

附图说明

图1为本公开实施例提供的像素电路的一些结构示意图；

图2为本公开实施例提供的像素电路的另一些结构示意图；

图3为本公开实施例提供的像素电路的驱动方法的流程图；

图4为本公开实施例提供的一些信号时序图；

图5为本公开实施例提供的另一些信号时序图；

图6为本公开实施例提供的像素电路的又一些结构示意图；

图7为本公开实施例提供的像素电路的又一些结构示意图；

图8为本公开实施例提供的又一些信号时序图；

图9为本公开实施例提供的像素电路的又一些结构示意图；

图10为本公开实施例提供的像素电路的又一些结构示意图。

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。

本公开实施例提供的显示装置，包括：显示面板，显示面板的显示区中包括多个阵列排布的像素单元。示例性地，每个像素单元包括多个子像素。例如，像素单元可以包括红色子像素，绿色子像素以及蓝色子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元也可以包括红色子像素，绿色子像素、蓝色子像素以及白色子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元中的子像素的发光颜色可以根据实际应用环境来设计确定，在此不作限定。

在本公开实施例中，各子像素中包括像素电路，像素电路包括驱动晶体管和发光器件，以驱动发光器件发光，从而使显示面板实现画面显示的功能。由于工艺制程和器件老化等原因，会使驱动晶体管的阈值电压Vth存在不均匀性，这样就导致了流过不同发光器件的电流发生变化使得显示亮度不均，从而影响整个图像的显示效果。

并且若驱动晶体管产生不良，也会影响显示质量。由于在后续发光器件制备工艺中的发光器件的材料费用比较高，若不先进行阵列测试(Array Test，AT)检查晶体管制备工艺是否存在不良，会导致后续显示背板制造成本的浪费，降低生产效率。

因此，本公开实施例提供了像素电路，如图1所示，包括：发光器件L；

驱动晶体管M0，与发光器件L耦接，被配置为根据数据电压信号产生驱动发光器件L发光的驱动电流；

第一控制电路10，与第一节点N1耦接，被配置为响应于第一控制信号端CS1的信号，将参考电压信号端VREF的信号提供至第一节点N1；

第一耦合控制电路20，与第一节点N1和驱动晶体管M0的栅极耦接，被配置为稳定第一节点N1的电压和驱动晶体管M0的栅极的电压；

第二耦合控制电路30，与第一节点N1和驱动晶体管M0的第二极耦接，被配置为稳定第一节点N1的电压和驱动晶体管M0的第二极的电压；

第二控制电路40，与驱动晶体管M0的栅极和驱动晶体管M0的第一极耦接，被配置为响应于第二控制信号端CS2的信号，将驱动晶体管M0的栅极与驱动晶体管M0的第一极导通；

数据写入电路50，与驱动晶体管M0的栅极耦接，被配置为响应于第一扫描信号端SS1的信号，将数据信号端DA的数据电压信号提供至驱动晶体管M0的栅极。

在本公开实施例中，通过第一控制电路、第一耦合控制电路、第二耦合控制电路、第二控制电路以及数据写入电路的相互配合，可以实现在发光器件制备工艺前进行阵列测试(Array Test，AT)时，对驱动晶体管进行测试，从而判断驱动晶体管是否存在不良，进而降低显示背板制造成本的浪费，即可以提高生产效率，降低成本。

并且，在本公开实施例中，通过对驱动晶体管的阈值电压进行补偿的路径和写入数据电压的路径不同，实现对驱动晶体管的阈值电压补偿与数据电压写入分开进行，可以实现高频驱动以及避免驱动晶体管的阈值电压漂移对发光器件的发光影响。

在本公开实施例中，如图1所示，驱动晶体管M0可以设置为N型晶体管；其中，驱动晶体管M0的第一极可以为其源极，驱动晶体管M0的第二极可以为其漏极。当然，驱动晶体管M0也可以设置为P型晶体管，在此不作限定。

在本公开实施例中，如图1所示，驱动晶体管M0的第二极与发光器件L的阳极耦接，发光器件L的阴极与第二电源端VSS耦接。示例性地，发光器件L可以包括：微型发光二极管(Micro Light Emitting Diode，Micro LED)、有机发光二极管(Organic Light EmittingDiode，OLED)以及量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)中的至少一种。示例性地，发光器件L可以包括层叠设置的阳极、发光层、阴极。进一步地，发光层还可以包括空穴注入层、空穴传输层、电子传输层、电子注入层等膜层。在实际应用中，可以根据实际应用环境来设计确定发光器件的具体结构，在此不作限定。

在本公开一些实施例中，如图2所示，第一控制电路10包括：第一晶体管M1；其中，第一晶体管M0的栅极与第一控制信号端CS1耦接，第一晶体管M1的第一极与第一节点N1耦接，第一晶体管M1的第二极与参考电压信号端VREF耦接。

示例性地，第一晶体管M1可以在第一控制信号端CS1传输的第一控制信号的有效电平的控制下导通，可以在第一控制信号的无效电平的控制下截止。示例性地，第一晶体管M1设置为P型晶体管，则第一控制信号有效电平为低电平，第一控制信号的无效电平为高电平。或者，第一晶体管M1设置为N型晶体管，则第一控制信号的有效电平为高电平，第一控制信号的无效电平为低电平。

在本公开一些实施例中，如图2所示，第一耦合控制电路20包括：第一电容C1；其中，第一电容C1的第一电极与驱动晶体管M0的栅极耦接，第一电容C1的第二电极与第一节点N1耦接。

在本公开一些实施例中，如图2所示，第二耦合控制电路30包括：第二电容C2；其中，第二电容C2的第一电极与第一节点N1耦接，第二电容C2的第二电极与驱动晶体管M0的第二极耦接。

在本公开一些实施例中，如图2所示，第二控制电路40包括：第二晶体管M2；其中，第二晶体管M2的栅极与第二控制信号端CS2耦接，第二晶体管M2的第一极与驱动晶体管M0的栅极耦接，第二晶体管M2的第二极与驱动晶体管M0的第一极耦接。

示例性地，第二晶体管M2可以在第二控制信号端CS2传输的第二控制信号的有效电平的控制下导通，可以在第二控制信号的无效电平的控制下截止。示例性地，第二晶体管M2设置为P型晶体管，则第二控制信号有效电平为低电平，第二控制信号的无效电平为高电平。或者，第二晶体管M2设置为N型晶体管，则第二控制信号的有效电平为高电平，第二控制信号的无效电平为低电平。

在本公开一些实施例中，如图2所示，数据写入电路50包括：第三晶体管M3；其中，第三晶体管M3的栅极与第一扫描信号端SS1耦接，第三晶体管M3的第一极与数据信号端DA耦接，第三晶体管M3的第二极与驱动晶体管M0的栅极耦接。

示例性地，第三晶体管M3可以在第一扫描信号端SS1传输的第一扫描信号的有效电平的控制下导通，可以在第一扫描信号的无效电平的控制下截止。示例性地，第三晶体管M3设置为P型晶体管，则第一扫描信号有效电平为低电平，第一扫描信号的无效电平为高电平。或者，第三晶体管M3设置为N型晶体管，则第一扫描信号的有效电平为高电平，第一扫描信号的无效电平为低电平。

在本公开一些实施例中，如图2所示，还包括：初始化电路60，与发光器件L耦接，被配置为响应于复位信号端RE的信号，将初始化信号端VINIT的信号提供至发光器件L。

在本公开一些实施例中，如图2所示，初始化电路60包括：第四晶体管M4；其中，第四晶体管M4的栅极与复位信号端RE耦接，第四晶体管M4的第一极与驱动晶体管M0的第二极耦接，第四晶体管M4的第二极与初始化信号端VINIT耦接。

示例性地，第四晶体管M4可以在复位信号端RE传输的复位信号的有效电平的控制下导通，可以在复位信号的无效电平的控制下截止。示例性地，第四晶体管M4设置为P型晶体管，则复位信号有效电平为低电平，复位信号的无效电平为高电平。或者，第四晶体管M4设置为N型晶体管，则复位信号的有效电平为高电平，复位信号的无效电平为低电平。

示例性的，参考电压信号端VREF和初始化信号端VINIT可以加载相同的信号，这样可以降低信号线的数量，降低布线占用的空间，简化电路设计。

在本公开一些实施例中，如图2所示，还包括：第一发光控制电路70，与驱动晶体管M0的第一极耦接，被配置为响应于第一发光控制信号端EM1的信号，将第一电源端VDD的信号提供至驱动晶体管M0的第一极。

在本公开一些实施例中，如图2所示，第一发光控制电路70包括：第五晶体管M5；其中，第五晶体管M5的栅极与第一发光控制信号端EM1耦接，第五晶体管M5的第一极与第一电源端VDD耦接，第五晶体管M5的第二极与驱动晶体管M0的第一极耦接。

示例性地，第五晶体管M5可以在第一发光控制信号端EM1传输的第一发光控制信号的有效电平的控制下导通，可以在第一发光控制信号的无效电平的控制下截止。示例性地，第五晶体管M5设置为P型晶体管，则第一发光控制信号有效电平为低电平，第一发光控制信号的无效电平为高电平。或者，第五晶体管M5设置为N型晶体管，则第一发光控制信号的有效电平为高电平，第一发光控制信号的无效电平为低电平。

在本公开一些实施例中，如图2所示，驱动晶体管M0为双栅型晶体管，驱动晶体管M0的栅极包括：第一栅极G1和第二栅极G2；驱动晶体管M0的第一栅极G1与数据写入电路50中的第三晶体管M3的第二极耦接，驱动晶体管M0的第二栅极G2与驱动晶体管M0的第二极耦接。

示例性地，上述的晶体管的第一极可以为其源极，第二极可以为其漏极。或者，第一极为其漏极，第二极为其源极。在此不作限定。

一般采用低温多晶硅(Low Temperature Poly-Silicon，LTPS)材料作为有源层的晶体管的迁移率高且可以做得更薄更小、功耗更低等，在具体实施时，可以使上述至少一个晶体管的有源层的材料可以设置为低温多晶硅材料。这样可以将上述晶体管设置为LTPS型晶体管，以使像素电路实现迁移率高且可以做得更薄更小、功耗更低等。

一般采用金属氧化物半导体材料作为有源层的晶体管的漏电流较小，因此为了降低漏电流，在本公开一些实施例中，也可以使上述至少一个晶体管的有源层的材料包括金属氧化物半导体材料，例如可以为IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)，当然，也可以为其他金属氧化物半导体材料，在此不作限定。这样可以将上述晶体管设置为氧化物型晶体管(Oxide Thin Film Transistor)，以使像素电路的漏电流减小。

示例性地，可以将所有晶体管均设置为LTPS型晶体管。

或者，可以将所有晶体管均设置为氧化物型晶体管。由于金属氧化物成本比较低，不需要使用激光设备进行晶化过程。

或者，也可以使部分晶体管设置为氧化物型晶体管，其余晶体管设置为LTPS型晶体管。

在本公开实施例中，第一电源端VDD可以被配置为加载恒定的第一电源电压vdd，并且第一电源电压vdd一般为正值。以及，第二电源端VSS可以加载恒定的第二电源电压vss，并且第二电源电压vss一般可以为接地电压或为负值。在实际应用中，第一电源电压vdd和第二电源电压vss的具体数值可以根据实际应用环境来设计确定，在此不作限定。

本公开实施例提供的像素电路的驱动方法，如图3所示，包括如下步骤：

S100、复位阶段，第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至第一节点；第二控制电路响应于第二控制信号端的信号，将驱动晶体管的栅极与驱动晶体管的第一极导通；

S200、阈值补偿阶段，第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至第一节点；第一耦合控制电路稳定第一节点的电压和驱动晶体管的栅极的电压；第二耦合控制电路稳定第一节点的电压和驱动晶体管的第二极的电压；

S300、数据写入阶段，数据写入电路响应于第一扫描信号端的信号，将数据信号端的数据电压信号提供至驱动晶体管的栅极；第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至第一节点；第一耦合控制电路稳定第一节点的电压和驱动晶体管的栅极的电压；第二耦合控制电路稳定第一节点的电压和驱动晶体管的第二极的电压；

S400、发光阶段，驱动晶体管根据数据电压信号产生驱动发光器件发光的驱动电流。

下面以图2所示的像素电路为例，结合图4所示的信号时序图，对本公开实施例提供的像素电路的工作过程作以描述。

在本公开实施例中，如图4所示，em1代表第一发光控制信号端EM1的第一发光控制信号，cs1代表第一控制信号端CS1的第一控制信号，cs2代表第二控制信号端CS2的第二控制信号，re代表复位信号端RE的复位信号，ss1代表第一扫描信号端SS1的第一扫描信号，da代表数据信号端DA的数据电压信号。

并且，选取一个显示帧中的复位阶段F1、阈值补偿阶段F2、数据写入阶段F3以及发光阶段F4。

在复位阶段F1，第一晶体管M1在第一控制信号cs1的高电平的控制下导通，第二晶体管M2在第二控制信号cs2的高电平的控制下导通，第三晶体管M3在第一扫描信号ss1的低电平的控制下截止，第四晶体管M4在复位信号re的高电平的控制下导通，第五晶体管M5在第一发光控制信号em1的高电平的控制下导通。导通的第一晶体管M1将参考电压信号端VREF的信号提供给第一节点N1，则第一节点N1的电压值VN1＝Vref，其中，Vref代表参考电压信号端VREF的信号的电压值；导通的第五晶体管M5将第一电源端VDD的信号提供给驱动晶体管M0的第一极，导通的第二晶体管M2将驱动晶体管M0的第一极与驱动晶体管M0的第一栅极G1导通，则驱动晶体管M0的第一栅极G1的电压值Vg1＝vdd，其中，vdd代表第一电源端VDD的第一电源电压；导通的第四晶体管M4将初始化信号端VINIT的信号提供给发光器件L的阳极，则发光器件L的阳极的电压值VL＝Vinit，其中，Vinit代表初始化信号端VINIT的信号的电压值。

在阈值补偿阶段F2，第一晶体管M1在第一控制信号cs1的高电平的控制下导通，第二晶体管M2在第二控制信号cs2的低电平的控制下截止，第三晶体管M3在第一扫描信号ss1的低电平的控制下截止，第四晶体管M4在复位信号re的低电平的控制下截止，第五晶体管M5在第一发光控制信号em1的高电平的控制下导通。导通的第五晶体管M5将第一电源端VDD的信号提供给驱动晶体管M0的第一极；导通的第一晶体管M1将参考电压信号端VREF的信号提供给第一节点N1，则第一节点N1的电压值VN1＝Vref，第一电容C1稳定第一节点N1的电压和驱动晶体管M0的第一栅极G1的电压；第二电容C2稳定第一节点N1的电压和驱动晶体管M0的第二极的电压，并通过源跟随的方式完成对驱动晶体管M0的阈值电压Vth的补偿，则驱动晶体管M0的第一栅极G1的电压值Vg1＝vdd，驱动晶体管M0的第二极的电压值Vs＝vdd-Vth。

在数据写入阶段F3，第一晶体管M1在第一控制信号cs1的高电平的控制下导通，第二晶体管M2在第二控制信号cs2的低电平的控制下截止，第三晶体管M3在第一扫描信号ss1的高电平的控制下导通，第四晶体管M4在复位信号re的低电平的控制下截止，第五晶体管M5在第一发光控制信号em1的低电平的控制下截止。导通的第一晶体管M1将参考电压信号端VREF的信号提供给第一节点N1，第一电容C1稳定第一节点N1的电压和驱动晶体管M0的第一栅极G1的电压，第二电容C2稳定第一节点N1的电压和驱动晶体管M0的第二极的电压，导通的第三晶体管M3将数据信号端DA的数据电压信号da提供至驱动晶体管M0的第一栅极G1，则，驱动晶体管M0的第一栅极G1的电压值Vg1＝Vda，其中，Vda代表数据电压信号da的电压值，而驱动晶体管M0的第二极的电压值Vs＝vdd-Vth。

在发光阶段F4，第一晶体管M1在第一控制信号cs1的低电平的控制下截止，第二晶体管M2在第二控制信号cs2的低电平的控制下截止，第三晶体管M3在第一扫描信号ss1的低电平的控制下截止，第四晶体管M4在复位信号re的低电平的控制下截止，第五晶体管M5在第一发光控制信号em1的高电平的控制下导通。导通的第五晶体管M5将第一电源端VDD的信号提供给驱动晶体管M0的第一极；驱动晶体管M0根据数据电压信号da产生驱动电流，该驱动电流对发光器件L的阳极进行充电，直到发光器件L稳定发光，此时发光器件L的阳极的电压值VL＝Vs＝vdd-Vth。而驱动晶体管M0的第一栅极G1的电压值Vg1＝Vda，因此，驱动晶体管M0的第一栅极G1与源极之间的电压差Vgs＝Vda-vdd+Vth；则，驱动晶体管M0工作于饱和区，其产生的驱动电流I可表示为：I＝K*(Vgs-Vth)²＝K*(Vda-vdd+Vth-Vth)²＝K*(Vda-vdd)²；其中，其中，μ代表驱动晶体管M0的迁移率，C_ox代表驱动晶体管M0的栅绝缘层单位面积电容，/>代表驱动晶体管M0的沟道宽长比。

由上述可见，驱动电流I与驱动晶体管M0的阈值电压Vth不相关，则，像素电路能够解决驱动晶体管的阈值电压补偿不均匀的问题，从而提升显示效果。以及，对驱动晶体管的阈值电压进行补偿的路径和写入数据电压的路径不同，实现对驱动晶体管的阈值电压补偿与数据电压写入分开进行，可以实现高频驱动以及避免驱动晶体管的阈值电压漂移对发光器件的发光影响。

下面以图2所示的像素电路为例，结合图5所示的信号时序图，对本公开实施例提供的像素电路的阵列检测过程作以描述。

在本公开实施例中，如图5所示，em1代表第一发光控制信号端EM1的第一发光控制信号，cs1代表第一控制信号端CS1的第一控制信号，cs2代表第二控制信号端CS2的第二控制信号，re代表复位信号端RE的复位信号，ss1代表第一扫描信号端SS1的第一扫描信号，da代表数据信号端DA的数据电压信号。

在初始化阶段T1，第一晶体管M1在第一控制信号cs1的高电平的控制下导通，第二晶体管M2在第二控制信号cs2的高电平的控制下导通，第三晶体管M3在第一扫描信号ss1的低电平的控制下截止，第四晶体管M4在复位信号re的高电平的控制下导通，第五晶体管M5在第一发光控制信号em1的高电平的控制下导通。导通的第一晶体管M1将参考电压信号端VREF的信号提供给第一节点N1，则第一节点N1的电压值VN1＝Vref，其中，Vref代表参考电压信号端VREF的信号的电压值；导通的第五晶体管M5将第一电源端VDD的信号提供给驱动晶体管M0的第一极，导通的第二晶体管M2将驱动晶体管M0的第一极与驱动晶体管M0的第一栅极G1导通，则驱动晶体管M0的第一栅极G1的电压值Vg1＝vdd，其中，vdd代表第一电源端VDD的第一电源电压；导通的第四晶体管M4将初始化信号端VINIT的信号提供给发光器件L的阳极，则发光器件L的阳极的电压值VL＝Vinit，其中，Vinit代表初始化信号端VINIT的信号的电压值。

在检测阶段，第一晶体管M1在第一控制信号cs1的高电平的控制下导通，第二晶体管M2在第二控制信号cs2的高电平的控制下导通，第三晶体管M3在第一扫描信号ss1的高电平的控制下导通，第四晶体管M4在复位信号re的低电平的控制下截止，第五晶体管M5在第一发光控制信号em1的低电平的控制下截止。导通的第一晶体管M1将参考电压信号端VREF的信号提供给第一节点N1，导通的第二晶体管M2将驱动晶体管M0的第一极与驱动晶体管M0的第一栅极G1导通，导通的第三晶体管M3将检测信号te提供驱动晶体管M0的第一栅极G1；检测信号te经过第三晶体管M3、第二晶体管M2、驱动晶体管M0至驱动晶体管M0的第二极，用于检测第三晶体管M3、第二晶体管M2、驱动晶体管M0是否产生不良。在确认第三晶体管M3、第二晶体管M2、驱动晶体管M0未产生不良后，从而确认显示背板进入下一制备工艺。

示例性的，发光器件L的寄生电容Coled(即发光器件L的阴极和阳极形成的电容)分压的存在也会影响显示效果，造成显示质量下降。

本公开实施例该提供了像素电路另一些结构示意图，如图6所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其大致相同之处在此不作赘述。

在本公开另一些实施例中，如图6所示，还包括：第二发光控制电路80，位于驱动晶体管M0的第二极与发光器件L之间，以及与驱动晶体管M0的第二极和发光器件L耦接，被配置为响应于第二发光控制信号端EM2的信号，将驱动晶体管M0的第二极与发光器件L导通。

本公开实施例通过设置第二发光控制电路可以有效避免发光器件L的寄生电容Coled(即发光器件L的阴极和阳极形成的电容)分压，进而提高显示效果，避免显示质量下降。

在本公开另一些实施例中，如图7所示，第二发光控制电路80包括：第六晶体管M6；其中，第六晶体管M6的栅极与第二发光控制信号端EM2耦接，第六晶体管M6的第一极与驱动晶体管M0的第二极耦接，第六晶体管M6的第二极与发光器件L耦接。

示例性地，第六晶体管M6可以在第二发光控制信号端EM2传输的第二发光控制信号的有效电平的控制下导通，可以在第二发光控制信号的无效电平的控制下截止。示例性地，第六晶体管M6设置为P型晶体管，则第二发光控制信号有效电平为低电平，第二发光控制信号的无效电平为高电平。或者，第六晶体管M6设置为N型晶体管，则第二发光控制信号的有效电平为高电平，第二发光控制信号的无效电平为低电平。

示例性的，第一发光控制信号端EM1和第二发光控制信号端EM2可以加载相同的信号，这样可以降低信号线的数量，降低布线占用的空间，简化电路设计。

下面以图2所示的像素电路为例，结合图8所示的信号时序图，对本公开实施例提供的像素电路的工作过程作以描述。

在本公开实施例中，如图8所示，em1代表第一发光控制信号端EM1的第一发光控制信号，em2代表第二发光控制信号端EM2的第二发光控制信号，cs1代表第一控制信号端CS1的第一控制信号，cs2代表第二控制信号端CS2的第二控制信号，re代表复位信号端RE的复位信号，ss1代表第一扫描信号端SS1的第一扫描信号，da代表数据信号端DA的数据电压信号。

并且，选取一个显示帧中的复位阶段F1、阈值补偿阶段F2、数据写入阶段F3以及发光阶段F4。

在复位阶段F1，第一晶体管M1在第一控制信号cs1的高电平的控制下导通，第二晶体管M2在第二控制信号cs2的高电平的控制下导通，第三晶体管M3在第一扫描信号ss1的低电平的控制下截止，第四晶体管M4在复位信号re的高电平的控制下导通，第五晶体管M5在第一发光控制信号em1的高电平的控制下导通，第六晶体管M6在第二发光控制信号em2的高电平的控制下导通。导通的第一晶体管M1将参考电压信号端VREF的信号提供给第一节点N1，则第一节点N1的电压值VN1＝Vref，其中，Vref代表参考电压信号端VREF的信号的电压值；导通的第五晶体管M5将第一电源端VDD的信号提供给驱动晶体管M0的第一极，导通的第二晶体管M2将驱动晶体管M0的第一极与驱动晶体管M0的第一栅极G1导通，则驱动晶体管M0的第一栅极G1的电压值Vg1＝vdd，其中，vdd代表第一电源端VDD的第一电源电压；导通的第四晶体管M4将初始化信号端VINIT的信号提供给驱动晶体管M0的第二极，导通的第六晶体管M6将驱动晶体管M0的第二极与发光器件L的阳极导通，则发光器件L的阳极的电压值VL＝Vinit，其中，Vinit代表初始化信号端VINIT的信号的电压值。

在阈值补偿阶段F2，第一晶体管M1在第一控制信号cs1的高电平的控制下导通，第二晶体管M2在第二控制信号cs2的低电平的控制下截止，第三晶体管M3在第一扫描信号ss1的低电平的控制下截止，第四晶体管M4在复位信号re的低电平的控制下截止，第五晶体管M5在第一发光控制信号em1的高电平的控制下导通，第六晶体管M6在第二发光控制信号em2的高电平的控制下导通。导通的第五晶体管M5将第一电源端VDD的信号提供给驱动晶体管M0的第一极；导通的第六晶体管M6将驱动晶体管M0的第二极与发光器件L的阳极导通；导通的第一晶体管M1将参考电压信号端VREF的信号提供给第一节点N1，则第一节点N1的电压值VN1＝Vref，第一电容C1稳定第一节点N1的电压和驱动晶体管M0的第一栅极G1的电压；第二电容C2稳定第一节点N1的电压和驱动晶体管M0的第二极的电压，并通过源跟随的方式完成对驱动晶体管M0的阈值电压Vth的补偿，则，驱动晶体管M0的第一栅极G1的电压值Vg1＝vdd，驱动晶体管M0的第二极的电压值Vs＝vdd-Vth。

在数据写入阶段F3，第一晶体管M1在第一控制信号cs1的高电平的控制下导通，第二晶体管M2在第二控制信号cs2的低电平的控制下截止，第三晶体管M3在第一扫描信号ss1的高电平的控制下导通，第四晶体管M4在复位信号re的低电平的控制下截止，第五晶体管M5在第一发光控制信号em1的低电平的控制下截止，第六晶体管M6在第二发光控制信号em2的低电平的控制下截止。导通的第一晶体管M1将参考电压信号端VREF的信号提供给第一节点N1，第一电容C1稳定第一节点N1的电压和驱动晶体管M0的第一栅极G1的电压，第二电容C2稳定第一节点N1的电压和驱动晶体管M0的第二极的电压，导通的第三晶体管M3将数据信号端DA的数据电压信号da提供至驱动晶体管M0的第一栅极G1，则，驱动晶体管M0的第一栅极G1的电压值Vg1＝Vda，其中，Vda代表数据电压信号da的电压值，而驱动晶体管M0的第二极的电压值Vs＝vdd-Vth。

在发光阶段F4，第一晶体管M1在第一控制信号cs1的低电平的控制下截止，第二晶体管M2在第二控制信号cs2的低电平的控制下截止，第三晶体管M3在第一扫描信号ss1的低电平的控制下截止，第四晶体管M4在复位信号re的低电平的控制下截止，第五晶体管M5在第一发光控制信号em1的高电平的控制下导通，第六晶体管M6在第二发光控制信号em2的高电平的控制下导通。导通的第五晶体管M5将第一电源端VDD的信号提供给驱动晶体管M0的第一极，导通的第六晶体管M6将驱动晶体管M0的第二极与发光器件L的阳极导通；驱动晶体管M0根据数据电压信号da产生驱动电流，该驱动电流对发光器件L的阳极进行充电，直到发光器件L稳定发光，此时发光器件L的阳极的电压值VL＝Vs＝vdd-Vth。而驱动晶体管M0的第一栅极G1的电压值Vg1＝Vda，因此，驱动晶体管M0的第一栅极G1与源极之间的电压差Vgs＝Vda-vdd+Vth；则驱动晶体管M0工作于饱和区，其产生的驱动电流I可表示为：I＝K*(Vgs-Vth)²＝K*(Vda-vdd+Vth-Vth)²＝K*(Vda-vdd)²；其中，其中，μ代表驱动晶体管M0的迁移率，C_ox代表驱动晶体管M0的栅绝缘层单位面积电容，/>代表驱动晶体管M0的沟道宽长比。

由上述可见，驱动电流I与驱动晶体管M0的阈值电压Vth不相关，则，像素电路能够解决驱动晶体管的阈值电压补偿不均匀的问题，从而提升显示效果。以及，对驱动晶体管的阈值电压进行补偿的路径和写入数据电压的路径不同，实现对驱动晶体管的阈值电压补偿与数据电压写入分开进行，可以实现高频驱动以及避免驱动晶体管的阈值电压漂移对发光器件的发光影响。

示例性的，由于第一电源端VDD容易出现压降(IR Drop)，导致第一电源端VDD的第一电源电压vdd不均匀，从而影响显示效果，造成显示质量下降。

本公开实施例该提供了像素电路又一些结构示意图，如图9所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其大致相同之处在此不作赘述。

在本公开实施例中，如图9所示，还包括：复位电路90，被配置为响应于复位信号端RE的信号，将初始化信号端VINIT的信号提供至发光器件L的阴极；其中，复位电路90包括：第七晶体管M7；第七晶体管M7的栅极与复位信号端RE耦接，第七晶体管M7的第一极与发光器件L的阴极耦接，第七晶体管M7的第二极与初始化信号端VINIT耦接。并且，发光器件L的阳极与第一电源端VDD耦接，发光器件L的阴极与第五晶体管M5的第一极耦接。这样设置可以避免第一电源端VDD出现压降(IR Drop)导致第一电源电压vdd不均匀造成显示质量下降和显示效果不佳的情况。

或者，如图10所示，发光器件L的阳极与第一电源端VDD耦接，发光器件L的阴极与第五晶体管M5的第一极耦接。初始化电路60中的第四晶体管M4的第一极与发光器件L的阴极耦接。这样设置可以避免第一电源端VDD出现压降(IR Drop)导致第一电源电压vdd不均匀造成显示质量下降和显示效果不佳的情况。

示例性的，还可以通过倒置发光器件L的方式，或者将第二电源端VSS图形化的方式，或者使发光器件L的阳极呈网格状排布的方式，从而改善像素电路中出现的压降问题，进而提高显示效果。

基于同一公开构思，本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述像素电路。该显示装置解决问题的原理与前述像素电路相似，因此该显示装置的实施可以参见前述像素电路的实施，重复之处在此不再赘述。

在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电子手表、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本发明实施例的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (15)

1.一种像素电路，其中，包括：

发光器件；

驱动晶体管，与所述发光器件耦接，被配置为根据数据电压信号产生驱动所述发光器件发光的驱动电流；

第一控制电路，与第一节点耦接，被配置为响应于第一控制信号端的信号，将参考电压信号端的信号提供至所述第一节点；

第一耦合控制电路，与所述第一节点和所述驱动晶体管的栅极耦接，被配置为稳定所述第一节点的电压和所述驱动晶体管的栅极的电压；

第二耦合控制电路，与所述第一节点和所述驱动晶体管的第二极耦接，被配置为稳定所述第一节点的电压和所述驱动晶体管的第二极的电压；

第二控制电路，与所述驱动晶体管的栅极和所述驱动晶体管的第一极耦接，被配置为响应于第二控制信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；

数据写入电路，与所述驱动晶体管的栅极耦接，被配置为响应于第一扫描信号端的信号，将数据信号端的所述数据电压信号提供至所述驱动晶体管的栅极。

2.如权利要求1所述的像素电路，其中，所述第一控制电路包括：第一晶体管；

所述第一晶体管的栅极与所述第一控制信号端耦接，所述第一晶体管的第一极与所述第一节点耦接，所述第一晶体管的第二极与所述参考电压信号端耦接。

3.如权利要求1所述的像素电路，其中，所述第一耦合控制电路包括：第一电容；

所述第一电容的第一电极与所述驱动晶体管的栅极耦接，所述第一电容的第二电极与所述第一节点耦接。

4.如权利要求1所述的像素电路，其中，所述第二耦合控制电路包括：第二电容；

所述第二电容的第一电极与所述第一节点耦接，所述第二电容的第二电极与所述驱动晶体管的第二极耦接。

5.如权利要求1所述的像素电路，其中，所述第二控制电路包括：第二晶体管；

所述第二晶体管的栅极与所述第二控制信号端耦接，所述第二晶体管的第一极与所述驱动晶体管的栅极耦接，所述第二晶体管的第二极与所述驱动晶体管的第一极耦接。

6.如权利要求1所述的像素电路，其中，所述数据写入电路包括：第三晶体管；

所述第三晶体管的栅极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述数据信号端耦接，所述第三晶体管的第二极与所述驱动晶体管的栅极耦接。

7.如权利要求1-6任一项所述的像素电路，其中，还包括：初始化电路，与所述发光器件耦接，被配置为响应于复位信号端的信号，将初始化信号端的信号提供至所述发光器件。

8.如权利要求7所述的像素电路，其中，所述初始化电路包括：第四晶体管；

所述第四晶体管的栅极与所述复位信号端耦接，所述第四晶体管的第一极与所述驱动晶体管的第二极耦接，所述第四晶体管的第二极与所述初始化信号端耦接。

9.如权利要求1-8任一项所述的像素电路，其中，还包括：第一发光控制电路，与所述驱动晶体管的第一极耦接，被配置为响应于第一发光控制信号端的信号，将第一电源端的信号提供至所述驱动晶体管的第一极。

10.如权利要求9所述的像素电路，其中，所述第一发光控制电路包括：第五晶体管；

所述第五晶体管的栅极与所述第一发光控制信号端耦接，所述第五晶体管的第一极与所述第一电源端耦接，所述第五晶体管的第二极与所述驱动晶体管的第一极耦接。

11.如权利要求1-10任一项所述的像素电路，其中，还包括：第二发光控制电路，位于所述驱动晶体管的第二极与所述发光器件之间，以及与所述驱动晶体管的第二极和所述发光器件耦接，被配置为响应于第二发光控制信号端的信号，将所述驱动晶体管的第二极与所述发光器件导通。

12.如权利要求11所述的像素电路，其中，所述第二发光控制电路包括：第六晶体管；

所述第六晶体管的栅极与所述第二发光控制信号端耦接，所述第六晶体管的第一极与所述驱动晶体管的第二极耦接，所述第六晶体管的第二极与所述发光器件耦接。

13.如权利要求1-12任一项所述的像素电路，其中，所述驱动晶体管的栅极包括：第一栅极和第二栅极；所述驱动晶体管的第一栅极与所述数据写入电路耦接，所述驱动晶体管的第二栅极与所述驱动晶体管的第二极耦接。

14.一种显示装置，其中，包括如权利要求1-13任一项所述的像素电路。

15.一种如权利要求1-13任一项所述的像素电路的驱动方法，其中，包括：

复位阶段，第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至所述第一节点；第二控制电路响应于第二控制信号端的信号，将所述驱动晶体管的栅极与所述驱动晶体管的第一极导通；

阈值补偿阶段，第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至所述第一节点；第一耦合控制电路稳定所述第一节点的电压和所述驱动晶体管的栅极的电压；第二耦合控制电路稳定所述第一节点的电压和所述驱动晶体管的第二极的电压；

数据写入阶段，数据写入电路响应于第一扫描信号端的信号，将数据信号端的数据电压信号提供至所述驱动晶体管的栅极；第一控制电路响应于第一控制信号端的信号，将参考电压信号端的信号提供至所述第一节点；第一耦合控制电路稳定所述第一节点的电压和所述驱动晶体管的栅极的电压；第二耦合控制电路稳定所述第一节点的电压和所述驱动晶体管的第二极的电压；

发光阶段，驱动晶体管根据数据电压信号产生驱动所述发光器件发光的驱动电流。