CN114333699B - 像素驱动电路及显示基板 - Google Patents

Abstract

本公开提供一种像素驱动电路以及显示基板，属于显示技术领域。本公开提供了一种的像素驱动电路，其包括：驱动子电路、数据写入子电路、阈值补偿子电路以及存储复位子电路。其中，存储复位子电路连接第一控制信号线，在第一控制信号线被写入高频信号时，存储复位子电路将第一控制信号线上所写入的高频信号写入驱动子电路的控制端，以对驱动子电路的控制端进行复位；第一控制信号线被写入直流信号时，能够对数据写入子电路写入的数据电压信号进行存储。

Description

像素驱动电路及显示基板

技术领域

本公开属于显示技术领域，具体涉及一种像素驱动电路及显示基板。

背景技术

有机电致发光二极管(Organic Light Emitting Diodes，OLED)属于一种新型电流型半导体发光器件，是通过控制该器件载流子的注入和复合激发有机材料发光显示，属于一种自主发光技术。与被动发光的液晶显示器(Liquid Crystal Display，LCD)相比，自主发光的OLED显示器具有响应速度快、对比度高、视角广等优点，并且容易实现柔性显示，被业内普遍看好，业界一致认为OLED显示器极有可能成为下一代显示技术的主流产品。

发明内容

本发明旨在至少解决现有技术中存在的技术问题之一，提供一种像素驱动电路以及显示基板。

第一方面，本公开提供一种像素驱动电路，其包括：驱动子电路、数据写入子电路、阈值补偿子电路以及存储复位子电路；其中，所述数据写入子电路，被配置为在第一扫描信号的控制下，将数据电压信号传输至所述驱动子电路的第一端；所述阈值补偿子电路，被配置为在第二扫描信号的控制下，对所述驱动子电路的阈值电压进行补偿；所述驱动子电路，被配置为根据其第一端和控制端的电压为待驱动的发光器件提供驱动电流；所述存储复位子电路连接第一控制信号线，在所述第一控制信号线被写入第一子信号时，所述存储复位子电路将所述第一控制信号线上所写入的第一子信号写入所述驱动子电路的控制端，以对所述驱动子电路的控制端进行复位；所述第一控制信号线被写入第二子信号时，能够对所述数据写入子电路写入的所述数据电压信号进行存储。

其中，所述存储复位子电路至少包括第一电容；所述第一电容的第一极板与所述第一控制信号线相连，所述第一电容的第二极板和所述驱动子电路的控制端以及所述阈值补偿子电路的第一端相连。

其中，所述第一控制信号线被写入第一子信号时，所述存储复位子电路还被配置为将所述第一控制信号线上所写入的第一子信号写入待驱动的所述发光器件的第一极，以对所述发光器件进行复位。

其中，所述存储复位子电路还包括第一电容和第二电容；所述第一电容的第一极板与所述第一控制信号线相连，所述第一电容的第二极板和所述驱动子电路的控制端以及所述阈值补偿子电路的第一端相连；所述第二电容的第一极板与所述第一控制信号线相连，所述第二电容的第二极板与待驱动的所述发光器件相连。

其中，还包括：第一发光控制子电路和第二发光控制子电路；所述第一发光控制子电路，被配置为在第一发光控制信号的控制下，将第一电源电压传输至所述驱动子电路的第一端；所述第二发光控制子电路，被配置为在第二发光控制信号的控制下，将所述驱动子电路的第二端输出的所述驱动电流传输至待驱动的所述发光器件的第一极。

其中，所述第一发光控制子电路包括：第四晶体管；所述第四晶体管的第一极和第一电源电压端相连，所述第四晶体管的第二极和所述数据写入子电路的第一端以及所述驱动子电路的第一端相连，所述第四晶体管的控制极和第一发光控制信号端相连；所述第二发光控制子电路包括：第五晶体管；所述第五晶体管的第一极与所述阈值补偿子电路的第二端和所述驱动子电路的第二端相连，所述第五晶体管的第二极和待补偿的所述发光器件的第一极相连，所述第五晶体管的控制极和所述第二发光控制信号端相连。

其中，所述驱动子电路包括：第三晶体管；所述第三晶体管的第一极与所述数据写入子电路的第一端相连，所述第三晶体管的第二极与所述阈值补偿子电路的第二端相连，所述第三晶体管的控制极和所述存储复位子电路相连。

其中，所述数据写入子电路包括：第二晶体管；所述第二晶体管的第一极和所述驱动子电路的第一端相连，所述第二晶体管的第二极与数据电压信号端相连，所述第二晶体管的控制极和第一扫描信号端相连。

其中，所述阈值补偿子电路包括：第一晶体管；所述第一晶体管的第一极和所述存储复位子电路以及所述驱动子电路的控制端相连，所述第一晶体管的第二极和所述驱动子电路的第二端相连，所述第一晶体管的控制极和第二扫描信号线相连。

第二方面，本公开还提供了一种显示基板，其如上所述的像素驱动电路。

第三方面，本公开还提供一种显示基板，其包括多个沿第一方向并排排布的像素列，每个所述像素列包括多个沿第二方向依次排布的N个像素单元；每个所述像素单元至少包括像素驱动电路和发光器件，且所述像素驱动电路被配置为对所述发光器件进行驱动；所述像素驱动电路至少包括：驱动子电路、数据写入子电路、阈值补偿子电路、存储复位子电路、第一发光控制子电路以及第二发光控制子电路；所述数据写入子电路，被配置为在第一扫描信号的控制下，将数据电压信号传输至所述驱动子电路的第一端；所述阈值补偿子电路，被配置为在第二扫描信号的控制下，对所述驱动子电路的阈值电压进行补偿；所述驱动子电路，被配置为根据其第一端和控制端的电压为待驱动的发光器件提供驱动电流；对于位于同一像素列，且在扫描顺序相邻的两个所述像素驱动电路用第n-1个所述像素驱动电路和第n个所述像素驱动电路表示；所述存储复位子电路连接第一控制信号线，在所述第一控制信号线被写入第一子信号时，所述存储复位子电路将所述第一控制信号线上所写入的第一子信号写入第n个的所述像素驱动电路中的所述驱动子电路的控制端和第n-1个的所述像素驱动电路驱动的所述发光器件的第一极，以对所述驱动子电路的控制端和所述发光器件进行复位；所述第一控制信号线被写入第二子信号时，能够对位于第n个的所述像素驱动电路中的所述数据写入子电路写入的所述数据电压信号进行存储；其中，1<n≤N，且n，N为整数。

其中，所述存储复位子电路至少包括第一电容和第二电容；所述第一电容的第一极板与所述第一控制信号线相连，所述第一电容的第二极板与所述驱动子电路的控制端和所述阈值补偿子电路的第一端相连；所述第二电容的第一极板与所述第一控制信号线相连，所述第二电容的第二极板与第n-1个的所述像素驱动电路驱动的所述发光器件的第一极相连。

其中，所述像素驱动电路还包括：第一发光控制子电路和第二发光控制子电路；所述第一发光控制子电路，被配置为在第一发光控制信号的控制下，将第一电源电压传输至所述驱动子电路的第一端；所述第二发光控制子电路，被配置为在第二发光控制信号的控制下，将所述驱动子电路的第二端输出的所述驱动电流传输至待驱动的所述发光器件的第一极。

其中，所述第一发光控制子电路包括第四晶体管；所述第四晶体管的第一极和第一电源电压端相连，所述第四晶体管的第二极和所述数据写入子电路的第一端和所述驱动子电路的第一端相连，所述第四晶体管的控制极和第一发光控制信号端相连；所述第二发光控制子电路包括：第五晶体管；所述第五晶体管的第一极和所述阈值补偿子电路的第二端以及所述驱动子电路的第二端相连，所述第五晶体管的第二极和待补偿的所述发光器件的第一极相连，所述第五晶体管的控制极和所述第二发光控制信号端相连。

其中，所述阈值补偿子电路包括：第一晶体管；所述数据写入子电路包括：第二晶体管；所述驱动子电路包括：第三晶体管；所述第一晶体管的第一极和所述存储复位子电路以及所述驱动子电路的控制端相连，所述第一晶体管的第二极和所述驱动子电路的第二端相连，所述第一晶体管的控制极和第二扫描信号线相连；所述第二晶体管的第一极和所述驱动子电路的第一端相连，所述第二晶体管的第二极与数据电压信号端相连，所述第二晶体管的控制极和第一扫描信号线相连；所述第三晶体管的第一极与所述数据写入子电路的第一端相连，所述第三晶体管的第二极与所述阈值补偿子电路的第二端相连，所述第三晶体管的控制极和所述存储复位子电路相连。

附图说明

图1为本公开实施例的一种像素驱动电路；

图2为图1所示的像素驱动电路的电路图；

图3为图1所示的像素驱动电路的另一种电路图；

图4为图3所示的像素驱动电路的版图示意图；

图5为本公开实施例的一种像素驱动电路的驱动示意图；

图6为本公开实施例的一种显示基板示意图；

图7为图6所示的显示基板上的像素驱动电路的一种电路示意图。

具体实施方式

为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种像素驱动电路以及显示基板进行详细描述。

本公开实施例中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“耦接”或者“相连”等类似的词语并非限定于物理的或者机械的耦接，而是可以包括电性的耦接，不管是直接的还是间接的。

本发明实施例中所采用的晶体管可以为薄膜晶体管TFT或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本公开实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型晶体管和P型晶体管。当采用P型晶体管时，第一极为P型晶体管的源极，第二极为P型晶体管的漏极，栅极输入低电平时，源漏极导通，N型相反。在本公开实施例中，仅以晶体管全部采用P型晶体管为例进行说明，可以想到的是采用N型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。

第一方面，如图1所示，本公开提供了一种像素驱动电路，其包括：驱动子电路10、数据写入子电路11、阈值补偿子电路12以及存储复位子电路13。其中，数据写入子电路11被配置为在第一扫描信号的控制下，将数据电压信号传输至驱动子电路10的第一端。阈值补偿子电路12被配置为在第二扫描信号的控制下，对驱动子电路10的阈值电压进行补偿。驱动子电路10被配置为根据其第一端和控制端的电压为待驱动的发光器件D提供驱动电流。存储复位子电路13连接第一控制信号线Reset，在第一控制信号线Reset被写入第一子信号时，存储复位子电路13将第一控制信号线Reset上所写入的高频信号写入驱动子电路10的控制端，以对驱动子电路10的控制端进行复位；第一控制信号线Reset被写入第二子信号时，能够对数据写入子电路11写入的数据电压信号进行存储。

在本公开实施例中，如图1所示。数据写入子电路11的第一端与驱动子电路10的第一端相连，数据写入子电路11的第二端与数据电压信号端相连，数据写入子电路11的控制端与第一扫描信号线Gate相连。在像素驱动电路的数据写入阶段，第一扫描信号线Gate上提供的第一扫描信号为工作电平信号，数据写入子电路11开启将数据电压信号端提供的数据电压信号经由数据写入子电路11写入驱动子电路10的第一端，以实现将数据电压信号写入像素驱动电路中。驱动子电路10的第一端与数据写入子电路11的第一端相连，驱动子电路10的第二端与阈值补偿子电路12的第二端相连，驱动子电路10的控制端与存储复位子电路13和阈值补偿子电路12的第一端相连，同时如图1所示，阈值补偿子电路12的控制端与第二扫描信号线Gate(1)相连，存储复位子电路13与第一控制信号线Reset相连。同样的，在像素驱动电路的数据写入阶段，驱动子电路10的第一端被写入数据电压信号，第二扫描信号线Gate(1)上提供的第二扫描信号为工作电平信号，阈值补偿子电路12开启且将驱动子电路10的第二端和控制端相连以实现对驱动子电路10的阈值电压的补偿。且由于阈值补偿子电路12开启，数据电压信号经由驱动子电路10的第一端和第二端被写入至驱动子电路10的控制端，同时第一控制信号线Reset上所载入的信号为第二子信号，存储复位子电路13对数据电压Vdata进行存储。通过该种方式，实现在数据写入的同时，对驱动子电路10的阈值电压进行补偿。

同时在本公开实施例中，由于像素驱动电路在实际工作时，像素驱动电路被写入的数据电压信号，根据其待驱动的发光器件D在成像时的灰阶变化而变化，且在该阶段，阈值补偿子电路12开启，数据电压信号经由驱动子电路10的第一端和第二端被写入至驱动子电路10的控制端，因此驱动子电路10的控制端的电位随着像素驱动电路被写入的数据电压信号的变化而变化。因此在像素驱动电路每进行一次数据写入阶段之前，需要对驱动子电路10的控制端进行复位，以避免影响待驱动的发光器件D的工作。在本公开实施例中，由于存储复位子电路13在第一控制信号线Reset被写入第一子信号时，将第一子信号写入驱动子电路10的控制端，以实现对驱动子电路10进行复位。因此不需要额外设置复位子电路、复位信号线以及复位信号端，即可实现对驱动子电路10的控制端进行复位，避免了由于设置复位子电路导致的复位子电路漏电，进而影响驱动子电路10的控制端电位，改善了具有该种像素驱动电路的显示基板的显示效果。同时，由于不需要设置复位子电路、复位信号线以及复位信号端，减少了像素驱动电路中的元件的数量，降低了具有该种像素驱动电路的显示基板中的膜层数量，降低了工艺难度以及提高了良品率。

具体的，参照图2，图2是图1所示的像素驱动电路的一种电路图。在一些实施例中，存储复位子电路13至少包括第一电容C1。第一电容C1的第一极板与第一控制信号线Reset相连，第一电容C1的第二极板和驱动子电路10的控制端以及阈值补偿子电路12的第一端相连。在本公开实施例中，第一子信号可以是像素驱动电路的一个驱动周期内的一个直流子信号，第二子信号可以是像素驱动电路的一个驱动周期内的一个高频子信号。由于电容具有“通高频，阻低频”的性质，即当电容上的电压为低频信号或直流信号时，可以认为电容两极板之间为开路，同时可以将电容作为存储元件存储电信号；当电容上的电压为高频信号时，可以将高频信号导通，此时电容在电路中可以相当于导线。因此，在本公开实施例中，像素驱动电路的数据写入阶段，由于第一电容C1所连的第一控制信号线Reset上被加载的电信号为直流子信号，第一电容C1对数据写入子电路11所写入的数据电压Vdate进行存储。同样的，在本公开实施例中，像素驱动电路的复位阶段，第一电容C1所连的第一控制信号线Reset上被加载的电信号为高频子信号，第一电容C1相当于导线，第一控制信号线Reset通过第一电容C1与驱动子电路10的控制端相连，此时第一控制信号线Reset上的高频子信号直接对驱动子电路10的控制端进行复位。通过该种方式，避免了在额外使用复位子电路进行复位时，由于驱动子电路10的控制端电位的不同而导致的复位后控制端电位不同，改善了具有该种像素驱动电路的显示基板的显示效果。

同时，在一些实施例中，待驱动的发光器件D可以是微型无机发光二极管，进一步地，可以为电流型发光二极管，如微型发光二极管(Micro Light Emitting Diode，MicroLED)或者迷你发光二极管(Mini Light Emitting Diode，Mini LED)，当然，在本公开实施例中的发光器件D还可以是有机电致发光二极管(Organic Light Emitting Diode，OLED)。发光器件D的第一电极和第二电极中的一者为阳极，另一者为阴极。在本公开实施例中，仅以发光器件D为OLED，且发光器件D的第一电极为阳极，第二电极为阴极为例进行说明。

在一些实施例中，继续参照图1，第一控制信号线Reset被写入第一子信号时，存储复位子电路13还被配置为将第一控制信号线Reset上所写入的第一子信号写入待驱动的发光器件D的阳极，以对发光器件D进行复位。在本公开实施例中，通过该种方式，使得一个存储复位子电路13可以同时对驱动子电路10的控制端和像素驱动电路待驱动的发光器件D的阳极进行复位，以使得发光器件D在被驱动发光之前，不再处于正向导通状态，即发光器件D内杂质离子定向移动形成的内部电场逐渐消失，从而恢复发光器件D的特性。同时，不需要额外设置复位子电路、复位信号线以及复位信号端，即可实现对发光器件D的阳极进行复位，减少了像素驱动电路中的元件的数量，降低了具有该种像素驱动电路的显示基板中的膜层数量，降低了工艺难度以及提高了良品率。

具体的，参照图3，图3是图1所示的像素驱动电路的另一种电路图，当存储复位子电路13还被配置为将第一控制信号线Reset上加载的第一子信号写入待驱动的发光器件D的阳极时，存储复位子电路13包括第一电容C1和第二电容C2。第一电容C1的第一极板与第一控制信号线Reset相连，第一电容C1的第二极板和驱动子电路10的控制端以及阈值补偿子电路12的第一端相连。第二电容C2的第一极板与第一控制信号线Reset相连，第二电容C2的第二极板与待驱动的发光器件D相连。在本公开实施例中，第一子信号可以是像素驱动电路的一个驱动周期内的一个直流子信号，第二子信号可以是像素驱动电路的一个驱动周期内的一个高频子信号。在本公开实施例中，通过该种方式，使用两个电容分别与驱动子电路10的控制端和待补偿的发光器件D的阳极相连。由于电容具有“通高频，阻低频”的性质，即当电容上的电压为低频信号或直流信号时，可以认为电容两极板之间为开路，同时可以将电容作为存储元件存储电信号；当电容上的电压为高频信号时，可以将高频信号导通，此时电容在电路中可以相当于导线。因此，本公开实施例中，在像素驱动电路的数据写入阶段，第一电容C1和第二电容C2所连的第一控制信号线Reset上被加载的电信号为直流子信号，第一电容C1对数据写入子电路11所写入的数据电压Vdata进行存储。同样的，在本公开实施例中，在像素驱动电路的复位阶段，第一电容C1和第二电容C2所连接的第一控制信号线Reset上被加载的电信号为高频子信号，第一电容C1和第二电容C2可以相当于导线，驱动子电路10的控制端和发光器件D的第一极分别通过第一电容C1和第二电容C2与第一控制信号线Reset相连，此时第一控制信号线Reset上的高频信号直接对驱动子电路10的控制端和发光器件D进行复位。且由于使用第一控制信号线Reset上的高频信号直接对驱动子电路10的控制端和发光器件D进行复位，避免了在额外使用复位子电路进行复位时，由于驱动子电路10的控制端电位的不同而导致的复位程度不同，改善了具有该种像素驱动电路的显示基板的显示效果。同时，仅通过增加一个电容即可实现对发光器件D进行复位，像素驱动电路的电路结构简单。需要说明的是，在一些实施例中，第一电容C1和第二电容C2在制备时，可以进行一体化设计，即共用一个极板，也在本公开的保护范围内。在本公开实施例中，仅以第一电容C1和第二电容C2共用一个极板为例进行说明。

在一些实施例中，继续参照图3，阈值补偿子电路12包括：第一晶体管T1，其中，第一晶体管T1的源极用作阈值补偿子电路12的第一端，漏极用作阈值补偿子电路12的第二端，栅极用作阈值补偿子电路12的控制端。驱动子电路10包括：第三晶体管T3，其中，第三晶体管T3的源极用作驱动子电路10的第一端，漏极用作驱动子电路10的第二端，栅极用作驱动子电路10的控制端。具体的，第一晶体管T1的源极和存储复位子电路13以及驱动子电路10的控制端相连，第一晶体管T1的漏极和驱动子电路10的第二端相连，第一晶体管T1的栅极和第二扫描信号线Gate(1)相连。第三晶体管T3的源极与数据写入子电路11的第一端相连，第三晶体管T3的漏极与阈值补偿子电路12的第二端相连，第三晶体管T3的栅极和存储复位子电路13以及阈值补偿子电路12的第一端相连。在像素驱动电路的数据写入阶段，第三晶体管T3的源极被写入数据电压信号，第二扫描信号线Gate(1)上提供的第二扫描信号为低电平信号，第一晶体管T1开启且将第三晶体管T3的栅极和漏极导通，实现对第三晶体管T3阈值电压的补偿。且由于第一晶体管T1的开启，数据电压信号经由第一晶体管T1的源漏极被写入第三晶体管T3的栅极，同时由于第一控制信号线Reset上所载入的信号为直流信号，第一电容C1对数据电压Vdata进行存储。

在一些实施例中，继续参照图3，数据写入子电路11包括：第二晶体管T2，第二晶体管T2的源极作为数据写入子电路11的第一端，第二晶体管T2的漏极作为数据写入子电路11的第二端，第二晶体管T2的栅极作为数据写入子电路11的控制端。具体的，第二晶体管T2的源极和驱动子电路10的第一端相连，第二晶体管T2的漏极与数据电压信号端相连，第二晶体管T2的栅极和第一扫描信号端相连。在像素驱动电路的数据写入阶段，第一扫描信号线Gate上所提供的第一扫描信号为低电平信号，第二晶体管T2开启将数据电压信号写入像素驱动电路中。需要说明的是，在一些实施例中，第一扫描信号和第二扫描信号可以共用一个信号，即第一扫描信号线Gate和第二扫描信号线Gate(1)可以共用一条扫描信号线。在本公开实施例中，仅以第一扫描信号和第二扫描信号共用一个信号为例进行说明。

在一些实施例中，如图2和图3所示，像素驱动电路还包括：第一发光控制子电路14和第二发光控制子电路15。第一发光控制子电路14，被配置为在第一发光控制信号的控制下，将第一电源电压传输至驱动子电路10的第一端。第二发光控制子电路15，被配置为在第二发光控制信号的控制下，将驱动子电路10的第二端输出的驱动电流传输至待驱动的发光器件D的阳极。在本公开实施例中，通过设置第一发光控制子电路14和第二发光控制子电路15，用于在像素驱动电路的发光驱动阶段，控制驱动子电路10输出的驱动电流输出至待驱动的发光器件D，以驱动发光器件D发光。

具体的，继续参照图3，第一发光控制子电路14包括：第四晶体管T4。第四晶体管T4的源极和第一电源电压端相连，第四晶体管T4的漏极和第二晶体管T2的源极以及第三晶体管T3的源极相连，第四晶体管T4的栅极和第一发光控制信号端相连。第二发光控制子电路15包括：第五晶体管T5，第五晶体管T5的源极与第一晶体管T1的漏极和第三晶体管T3的第二端相连，第五晶体管T5的漏极和待驱动的发光器件D的阳极相连，第五晶体管T5的栅极和第二发光控制信号端相连。在像素驱动电路的发光驱动阶段，第一发光控制信号端提供的第一发光控制信号为低电平信号，第四晶体管T4开启，将第一电源电压端的第一电源电压写入第三晶体管T3的源极；第二发光控制信号端提供的第二发光控制信号为低电平信号，第五晶体管T5开启将第三晶体管T3输出的驱动电流输出至待驱动的发光器件D，以驱动发光器件D发光。需要说明的是，在一些实施例中，第一发光控制信号和第二发光控制信号可以共用一个信号，即第一发光控制信号线EM和第二发光控制信号线EM(1)可以共用同一条信号线，第一发光控制信号端和第二发光控制信号端共用一个控制信号端。本公开实施例仅以第一控制信号和第二控制信号共用一个信号为例进行说明。

为了更具体的体现本公开实施例的像素驱动电路的具体结构，以下以每个像素驱动电路包括：驱动子电路10、数据写入子电路11、阈值补偿子电路12、存储复位子电路13、第一发光控制子电路14以及第二发光控制子电路15为例进行说明。

阈值补偿子电路12包括第一晶体管T1，第一晶体管T1的源极和第一电容C1的第二极板以及第三晶体管T3的栅极相连，第一晶体管T1的漏极和第三晶体管T3的漏极以及第五晶体管T5的源极相连，第一晶体管T1的栅极和第二扫描信号线Gate(1)相连。数据写入子电路11包括第二晶体管T2，第二晶体管T2的源极和第三晶体管T3的源极以及第四晶体管T4的漏极相连，第二晶体管T2的漏极与数据电压信号端相连，第二晶体管T2的栅极和第一扫描信号线Gate相连。驱动子电路10包括第三晶体管T3，第三晶体管T3的源极与第二晶体管T2的源极以及第四晶体管T4的漏极相连，第三晶体管T3的漏极与第一晶体管T1的漏极以及第五晶体管T5的源极相连，第三晶体管T3的栅极和第一电容C1的第二极板相连。第一发光控制子电路14包括第四晶体管T4；第四晶体管T4的源极和第一电源电压端相连，第四晶体管T4的漏极和第二晶体管T2的源极以及第三晶体管T3的源极相连，第四晶体管T4的栅极和第一发光控制信号端相连。第二发光控制子电路15包括第五晶体管T5；第五晶体管T5的源极与第一晶体管T1的漏极和第三晶体管T3的漏极相连，第五晶体管T5的漏极和待补偿的发光器件D的阳极以及第二电容C2的第二极板相连，第五晶体管T5的栅极和第二发光控制信号端相连。存储复位子电路13包括第一电容C1和第二电容C2，第一电容C1的第一极板和第二电容C2的第一极板与第一控制信号线Reset相连，第一电容C1的第二极板与第一晶体管T1的源极和第三晶体管T3的栅极相连，第二电容C2的第二极板与第五晶体管T5的源极和待驱动的发光器件D的阳极相连。

在一些实施例中，如图4所示，图4为图3所示的像素驱动电路中的版图示意图。具体参照图4，衬底基板上设置有像素电路层，像素电路层包括多个图3所示的像素驱动电路，其可以包括沿背离衬底基板方向依次设置的第一半导体层4、第一导电层5、第二导电层6、第三导电层7和第四导电层8。第一半导体层4包括所述像素驱动电路中的第一晶体管T1的有源层、第二晶体管T2的有源层、第三晶体管T3的有源层、第四晶体管T4的有源层以及第五晶体管T5的有源层。第一导电层5至少包括第一扫描信号线Gate、第一发光控制信号线EM、所述像素驱动电路中的第一电容C1的第一极板、第二电容C2的第一极板、第一晶体管T1的栅极、第二晶体管T2的栅极、第三晶体管T3的栅极、第四晶体管T4的栅极和第五晶体管T5的栅极。第二导电层6至少包括所述像素驱动电路中的第一电容C1的第二极板、第二电容C2的第二极板、第一控制信号线Reset的部分结构以及极板连接线。第三导电层7至少包括多个层间连接电极。第四导电层8至少包括电源线、数据电压信号线Data以及多个层间电极。

在一些实施例中，像素驱动电路还可以包括第一绝缘层、第二绝缘层、第三绝缘层、第四绝缘层和第五绝缘层。第一绝缘层设置在衬底基板与第一半导体层4之间，第二绝缘层设置在第一半导体层4与第一导电层5之间，第三绝缘层设置在第一导体层5和第二导电层6之间，第四绝缘层设置在第二导电层6和第三导电层7之间，第五绝缘层设置在第三导电层7和第四导电层8之间。

以下对包括图3所示的像素驱动电路的驱动方法进行描述。如图5所示，上述驱动阶段至少包括：复位阶段(t1)、数据写入阶段(t2)以及发光驱动阶段(t3)。

复位阶段(t1)：第一控制信号线Reset写入高频子信号，第一扫描信号线Gate和第一发光控制信号线EM写入高电平信号，第二晶体管T2、第一晶体管T1、第四晶体管T4和第五晶体管T5均关闭。第一电容C1和第二电容C2在高频子信号的作用下可以被视为导线，第三晶体管T3的栅极被第一控制信号线Reset上的信号复位，为下一帧写入数据电压Vdata的写入做准备；发光器件D的阳极被第一控制信号线Reset上的信号复位，使发光器件D不再处于正向导通状态，使发光器件D内杂质离子定向移动形成的内部电场逐渐消失，从而恢复发光器件D的特性。

数据写入阶段(t2)：第一扫描信号线Gate写入为低电平信号，第一控制信号线Reset上的信号为直流子信号，第一发光控制信号线EM写入高电平信号。第一晶体管T1和第二晶体管T2打开。第三晶体管T3被第一晶体管T1连成二极管结构，数据电压信号端所提供的数据电压Vdata通过第一晶体管T1和第二晶体管T2写入第三晶体管T3的栅极，直到第三晶体管T3截止。第三晶体管T3的栅极电压为Vdata+Vth(Vth<0，Vth为第三晶体管T3的阈值电压)，并存储在第一电容C1中。第一电容C1的第一极板和第二极板的电压分别为Vdata+Vth和Vreset。

发光驱动阶段(t3)：第一发光控制信号线EM写入低电平信号，第一扫描信号线Gate写入高电平信号，第一控制信号线Reset上的信号仍为直流子信号，第四晶体管T4和第五晶体管T5均被打开，第三晶体管T3的源极与第一电源电压端连接，第三晶体管T3的源极电压由上一阶段的Vdata瞬时变化为Vdd。发光器件D在第三晶体管T3的驱动下发光，此时第三晶体管T3工作在饱和区，第三晶体管T3的栅极电压为Vdata+Vth，第三晶体管T3的源极电压为Vdd，故驱动晶体管T3的栅源电压为：Vgs＝(Vdata+Vth)-Vdd，直到下一帧的复位阶段。

发光器件D的发光电流I_D等于流过第三晶体管T3的电流，其表达式如下：

I_D＝β(Vgs-Vth)²

＝β(Vdata+Vth-Vdd-Vth)²

＝β(Vdata-Vdd)² (1)

其中，

μ_n是第三晶体管T3的电子迁移率，C_ox是单位面积的绝缘电容，/>

是第三晶体管T3的宽长比。

至此完成图3所示的像素驱动电路的驱动。需要说明的是，在本公开实施例中，像素驱动电路除了可以为图3所示的5T2C(即五个晶体管和两个电容)结构之外，还可以为包括其他数量的晶体管和电容的电路结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。

在一些实施例中，继续参照图5，可以设置高频子信号电压值变化的范围，以使其在较小的范围内进行变化，以降低具有该种像素驱动电路的显示基板的功耗。

第二方面，本公开还提供了一种显示基板，该显示基板包括前面实施例所提供的像素驱动电路。

本公开实施例所提供的显示基板可至少被应用于：显示面板、柔性可穿戴设备、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件中。对于该显示显示的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。

第三方面，如图6所示，本公开还提供了另一种显示基板，其包括：多个沿第一方向X并排排布的像素列3，每个所述像素列3包括多个沿第二方向Y依次排布的N个像素单元2；。每个像素单元2至少包括像素驱动电路和发光器件D，且像素驱动电路被配置为对发光器件D进行驱动。其中，在本公开实施例中，第一方向X和第二方向Y为如图6中所示的方向。

像素驱动电路至少包括：驱动子电路10、数据写入子电路11、阈值补偿子电路12、存储复位子电路13、第一发光控制子电路14以及第二发光控制子电路15。数据写入子电路11，被配置为在第一扫描信号的控制下，将数据电压信号传输至驱动子电路10的第一端。阈值补偿子电路12，被配置为在第二扫描信号的控制下，对驱动子电路10的阈值电压进行补偿。驱动子电路10，被配置为根据其第一端和控制端的电压为待驱动的发光器件D提供驱动电流。对于位于同一像素列3，且在扫描顺序相邻的两个所述像素驱动电路用第n-1个所述像素驱动电路和第n个所述像素驱动电路表示；其中，n和n-1在本公开实施例中只是便于理解，并不具备限定意义。存储复位子电路13连接第一控制信号线Reset，在第一控制信号线Reset被写入第一子信号时，存储复位子电路13将第一控制信号线Reset上所写入的第一子信号写入第n个的像素驱动电路中的驱动子电路10的控制端和第n-1个的像素驱动电路驱动的发光器件D的第一极，以对驱动子电路10的控制端和发光器件D进行复位；第一控制信号线Reset被写入第二子信号时，能够对位于第n行的像素驱动电路中的数据写入子电路11写入的数据电压信号进行存储；其中，1<n≤N，且n，N为整数。

在本公开实施例中，继续参照图6，图6为本公开实施例中的一种示例性的显示基板。图6所示的显示基板上设置有多个呈阵列排布的像素单元2，像素单元2组成如图6所示的像素行1和像素列3。其中，像素行1包括多个沿第一方向X排布的像素单元2，像素列3包括多个沿第二方向Y排布的像素单元3。在本公开实施例中，第n-1个像素单元2设置在第n-1个像素行1中，第n个像素单元2设置在第n个像素行1中。需要说明的是，以下仅以该种排布方式为例进行说明。在本公开实施例中，第n行的像素驱动电路为其上一行的像素驱动电路所驱动的发光器件D提供复位信号，使得一个存储复位子电路13可以同时对第n行的驱动子电路10的控制端和第n-1行的像素驱动电路待驱动的发光器件D的第一极进行复位。同时，不需要额外设置复位子电路、复位信号线以及复位信号端，即可实现对发光器件D的第一极和驱动子电路10的控制端进行复位，减少了像素驱动电路中的元件的数量，降低了具有该种像素驱动电路的显示基板中的膜层数量，降低了工艺难度以及提高了良品率。

同时，在一些实施例中，待驱动的发光器件D可以是微型无机发光二极管，进一步地，可以为电流型发光二极管，如微型发光二极管(Micro Light Emitting Diode，MicroLED)或者迷你发光二极管(Mini Light Emitting Diode，Mini LED)，当然，在本公开实施例中的发光器件D还可以是有机电致发光二极管(Organic Light Emitting Diode，OLED)。发光器件D的第一电极和第二电极中的一者为阳极，另一者为阴极。在本公开实施例中，仅以发光器件D为OLED，且发光器件D的第一电极为阳极，第二电极为阴极为例进行说明

具体的，参照图7，图7为图6所示的显示基板上的像素驱动电路的一种电路示意图。像素驱动电路中的存储复位子电路13至少包括第一电容C1和第二电容C2。第一电容C1的第一极板与第一控制信号线Reset相连，第一电容C1的第二极板与驱动子电路10的控制端和阈值补偿子电路12的第一端相连；第二电容C2的第一极板与第一控制信号线Reset相连，第二电容C2的第二极板与位于第n-1行的像素驱动电路驱动的发光器件D的阳极相连。在本公开实施例中，第一子信号可以是像素驱动电路的一个驱动周期内的一个交流子信号，第二子信号可以是像素驱动电路的一个驱动周期内的一个高频子信号。

在本公开实施例中，通过该种方式，使用两个电容分别与第n行的像素驱动电路中的驱动子电路10的控制端以及第n-1行的待补偿的发光器件D的阳极相连。由于电容具有“通高频，阻低频”的性质，即当电容上的电压为低频信号或直流信号时，可以认为电容两极板之间为开路，同时可以将电容作为存储元件存储电信号；当电容上的电压为高频信号时，可以将高频信号导通，此时电容在电路中可以相当于导线。因此，在本公开实施例中，在第n行的像素驱动电路的复位阶段，第一电容C1和第二电容C2所连接的第一控制信号线Reset上被加载的电信号为高频子信号，第一电容C1和第二电容C2可以相当于导线，第n行的像素驱动电路中的驱动子电路10的控制端和第n-1行的发光器件D的阳极分别通过第一电容C1和第二电容C2与第一控制信号线Reset相连，此时第一控制信号线Reset上的高频子信号直接对第n行的像素驱动电路中的驱动子电路10的控制端和第n-1行的发光器件D进行复位。避免了在额外使用复位子电路进行复位时，由于驱动子电路10的控制端电位的不同而导致的复位程度不同，改善了具有该种像素驱动电路的显示基板的显示效果。同时，仅通过增加一个电容即可实现对发光器件D进行复位，像素驱动电路的电路结构简单。同样的，在第n行的像素驱动电路的数据写入阶段，第一电容C1和第二电容C2所连的第一控制信号线Reset上所载入的电信号为直流子信号，第一电容C1对数据写入子电路11所写入的数据电压Vdata进行存储。

在一些实施例中，继续参照图7，阈值补偿子电路12包括：第一晶体管T1，其中，第一晶体管T1的源极用作阈值补偿子电路12的第一端，漏极用作阈值补偿子电路12的第二端，栅极用作阈值补偿子电路12的控制端。驱动子电路10包括：第三晶体管T3，其中，第三晶体管T3的源极用作驱动子电路10的第一端，漏极用作驱动子电路10的第二端，栅极用作驱动子电路10的控制端。具体的，第一晶体管T1的源极和存储复位子电路13以及驱动子电路10的控制端相连，第一晶体管T1的漏极和驱动子电路10的第二端相连，第一晶体管T1的栅极和第二扫描信号线Gate(1)相连。第三晶体管T3的源极与数据写入子电路11的第一端相连，第三晶体管T3的漏极与阈值补偿子电路12的第二端相连，第三晶体管T3的栅极和存储复位子电路13以及阈值补偿子电路12的第一端相连。在像素驱动电路的数据写入阶段，第三晶体管T3的源极被写入数据电压信号，第二扫描信号线Gate(1)上提供的第二扫描信号为低电平信号，第一晶体管T1开启且将第三晶体管T3的栅极和漏极导通，实现对第三晶体管T3阈值电压的补偿。且由于第一晶体管T1的开启，数据电压信号经由第一晶体管T1的源漏极被写入第三晶体管T3的栅极，同时由于第一控制信号线Reset上所载入的信号为直流子信号，第一电容C1对数据电压Vdata进行存储。

在一些实施例中，继续参照图7，数据写入子电路11包括：第二晶体管T2，第二晶体管T2的源极作为数据写入子电路11的第一端，第二晶体管T2的漏极作为数据写入子电路11的第二端，第二晶体管T2的栅极作为数据写入子电路11的控制端。具体的，第二晶体管T2的源极和驱动子电路10的第一端相连，第二晶体管T2的漏极与数据电压信号端相连，第二晶体管T2的栅极和第一扫描信号端相连。在像素驱动电路的数据写入阶段，第一扫描信号线Gate上所提供的第一扫描信号为低电平信号，第二晶体管T2开启将数据电压信号写入像素驱动电路中。需要说明的是，在一些实施例中，第一扫描信号和第二扫描信号可以共用一个信号，即第一扫描信号线Gate和第二扫描信号线Gate(1)可以共用一条扫描信号线，第一扫描信号端和第二扫描信号端可以共用一个扫描信号端。在本公开实施例中，仅以第一扫描信号和第二扫描信号共用一个信号为例进行说明。

在一些实施例中，像素驱动电路还包括：第一发光控制子电路14和第二发光控制子电路15。第一发光控制子电路14，被配置为在第一发光控制信号的控制下，将第一电源电压传输至驱动子电路10的第一端。第二发光控制子电路15，被配置为在第二发光控制信号的控制下，将驱动子电路10的第二端输出的驱动电流传输至待驱动的发光器件D的阳极。在本公开实施例中，通过设置第一发光控制子电路14和第二发光控制子电路15，用于在像素驱动电路的发光驱动阶段，控制驱动子电路10输出的驱动电流输出至待驱动的发光器件D，以驱动发光器件D发光。

具体的，继续参照图7，第一发光控制子电路14包括：第四晶体管T4。第四晶体管T4的源极和第一电源电压端相连，第四晶体管T4的漏极和第二晶体管T2的源极以及第三晶体管T3的源极相连，第四晶体管T4的栅极和第一发光控制信号端相连。第二发光控制子电路15包括：第五晶体管T5，第五晶体管T5的源极与第一晶体管T1的漏极和第三晶体管T3的漏极相连，第五晶体管T5的漏极和待驱动的发光器件D的阳极相连，第五晶体管T5的栅极和第二发光控制信号端相连。在像素驱动电路的发光驱动阶段，第一发光控制信号端提供的第一发光控制信号为低电平信号，第四晶体管T4开启，将第一电源电压端的第一电源电压写入第三晶体管T3的源极；第二发光控制信号端提供的第二发光控制信号为低电平信号，第五晶体管T5开启将第三晶体管T3输出的驱动电流输出至待驱动的发光器件D，以驱动发光器件D发光。需要说明的是，在一些实施例中，第一发光控制信号和第二发光控制信号可以共用一个信号，即第一发光控制信号线EM和第二发光控制信号线EM(1)可以共用同一条信号线，第一发光控制信号端和第二发光控制信号端共用一个发光控制信号端。在本公开实施例中，仅以第一发光控制信号和第二发光控制信号共用一个信号为例进行说明。

为了更具体的体现本公开实施例的像素驱动电路的具体结构，具体参照图4，以下以每个像素驱动电路包括：驱动子电路10、数据写入子电路11、阈值补偿子电路12、存储复位子电路13、第一发光控制子电路14以及第二发光控制子电路15为例进行说明。

阈值补偿子电路12包括第一晶体管T1，第一晶体管T1的源极和第一电容C1的第二极板以及第三晶体管T3的栅极相连，第一晶体管T1的漏极和第三晶体管T3的漏极以及第五晶体管T5的源极相连，第一晶体管T1的栅极和第二扫描信号线Gate(1)相连。数据写入子电路11包括第二晶体管T2，第二晶体管T2的源极和第三晶体管T3的源极以及第四晶体管T4的漏极相连，第二晶体管T2的漏极与数据电压信号端相连，第二晶体管T2的栅极和第一扫描信号线Gate相连。驱动子电路10包括第三晶体管T3，第三晶体管T3的源极与第二晶体管T2的源极以及第四晶体管T4的漏极相连，第三晶体管T3的漏极与第一晶体管T1的漏极以及第五晶体管T5的源极相连，第三晶体管T3的栅极和第一电容C1的第二极板相连。第一发光控制子电路14包括第四晶体管T4；第四晶体管T4的源极和第一电源电压端相连，第四晶体管T4的源极和第二晶体管T2的漏极以及第三晶体管T3的源极相连，第四晶体管T4的栅极和第一发光控制信号端相连。第二发光控制子电路15包括第五晶体管T5；第五晶体管T5的源极与第一晶体管T1的漏极和第三晶体管T3的第二端相连，第五晶体管T5的漏极和待补偿的发光器件D的阳极以及第二电容C2的第二极板相连，第五晶体管T5的控制极和第二发光控制信号端相连。存储复位子电路13包括第一电容C1和第二电容C2，第一电容C1的第一极板和第二电容C2的第一极板与第一控制信号线Reset相连，第一电容C1的第二极板与第n行的像素驱动电路中的第一晶体管T1的源极和第三晶体管T3的栅极相连，第二电容C2的第二极板与第n-1行的像素驱动电路中的第五晶体管T5的源极和第n-1行的像素驱动电路待驱动的发光器件D的阳极相连。

第一发光控制信号线EM在本公开实施例中，图7所示的像素驱动电路的驱动方法与图3所示的像素驱动电路的驱动方法相同，故在此不再赘述。

可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (14)

1.一种像素驱动电路，其特征在于，包括：驱动子电路、数据写入子电路、阈值补偿子电路以及存储复位子电路；其中，

所述数据写入子电路，被配置为在第一扫描信号的控制下，将数据电压信号传输至所述驱动子电路的第一端；

所述阈值补偿子电路，被配置为在第二扫描信号的控制下，对所述驱动子电路的阈值电压进行补偿；

所述驱动子电路，被配置为根据其第一端和控制端的电压为待驱动的发光器件提供驱动电流；

所述存储复位子电路连接第一控制信号线，在所述第一控制信号线被写入第一子信号时，所述存储复位子电路将所述第一控制信号线上所写入的所述第一子信号写入所述驱动子电路的控制端，以对所述驱动子电路的控制端进行复位；所述第一控制信号线被写入第二子信号时，能够对所述数据写入子电路写入的所述数据电压信号进行存储；

所述第一子信号为高频信号，所述第二子信号为直流信号；

所述存储复位子电路至少包括第一电容；

所述第一电容的第一极板与所述第一控制信号线相连，所述第一电容的第二极板和所述驱动子电路的控制端以及所述阈值补偿子电路的第一端相连。

2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一控制信号线被写入所述第一子信号时，所述存储复位子电路还被配置为将所述第一控制信号线上所写入的所述第一子信号写入待驱动的所述发光器件的第一极，以对所述发光器件进行复位。

3.根据权利要求2所述的像素驱动电路，其特征在于，所述存储复位子电路还包括第一电容和第二电容；

所述第一电容的第一极板与所述第一控制信号线相连，所述第一电容的第二极板和所述驱动子电路的控制端以及所述阈值补偿子电路的第一端相连；

所述第二电容的第一极板与所述第一控制信号线相连，所述第二电容的第二极板与待驱动的所述发光器件相连。

4.根据权利要求1所述的像素驱动电路，其特征在于，还包括：第一发光控制子电路和第二发光控制子电路；

所述第一发光控制子电路，被配置为在第一发光控制信号的控制下，将第一电源电压传输至所述驱动子电路的第一端；

所述第二发光控制子电路，被配置为在第二发光控制信号的控制下，将所述驱动子电路的第二端输出的所述驱动电流传输至待驱动的所述发光器件的第一极。

5.根据权利要求4所述的像素驱动电路，其特征在于，所述第一发光控制子电路包括：第四晶体管；

所述第四晶体管的第一极和第一电源电压端相连，所述第四晶体管的第二极和所述数据写入子电路的第一端以及所述驱动子电路的第一端相连，所述第四晶体管的控制极和第一发光控制信号端相连；

所述第二发光控制子电路包括：第五晶体管；

所述第五晶体管的第一极与所述阈值补偿子电路的第二端和所述驱动子电路的第二端相连，所述第五晶体管的第二极和待补偿的所述发光器件的第一极相连，所述第五晶体管的控制极和所述第二发光控制信号端相连。

6.根据权利要求1所述的像素驱动电路，其特征在于，所述驱动子电路包括：第三晶体管；

所述第三晶体管的第一极与所述数据写入子电路的第一端相连，所述第三晶体管的第二极与所述阈值补偿子电路的第二端相连，所述第三晶体管的控制极和所述存储复位子电路相连。

7.根据权利要求1所述的像素驱动电路，其特征在于，所述数据写入子电路包括：第二晶体管；

所述第二晶体管的第一极和所述驱动子电路的第一端相连，所述第二晶体管的第二极与数据电压信号端相连，所述第二晶体管的控制极和第一扫描信号端相连。

8.根据权利要求1所述的像素驱动电路，其特征在于，所述阈值补偿子电路包括：第一晶体管；

所述第一晶体管的第一极和所述存储复位子电路以及所述驱动子电路的控制端相连，所述第一晶体管的第二极和所述驱动子电路的第二端相连，所述第一晶体管的控制极和第二扫描信号线相连。

9.一种显示基板，其特征在于，包括如权利要求1-8中任一项所述的像素驱动电路。

10.一种显示基板，其特征在于，包括多个沿第一方向并排排布的像素列，每个所述像素列包括多个沿第二方向依次排布的N个像素单元；每个所述像素单元至少包括像素驱动电路和发光器件，且所述像素驱动电路被配置为对所述发光器件进行驱动；所述像素驱动电路至少包括：驱动子电路、数据写入子电路、阈值补偿子电路、存储复位子电路、第一发光控制子电路以及第二发光控制子电路；

所述数据写入子电路，被配置为在第一扫描信号的控制下，将数据电压信号传输至所述驱动子电路的第一端；

所述阈值补偿子电路，被配置为在第二扫描信号的控制下，对所述驱动子电路的阈值电压进行补偿；

所述驱动子电路，被配置为根据其第一端和控制端的电压为待驱动的发光器件提供驱动电流；

对于位于同一像素列，且在扫描顺序相邻的两个所述像素驱动电路用第n-1个所述像素驱动电路和第n个所述像素驱动电路表示；

所述存储复位子电路连接第一控制信号线，在所述第一控制信号线被写入第一子信号时，所述存储复位子电路将所述第一控制信号线上所写入的所述第一子信号写入第n个的所述像素驱动电路中的所述驱动子电路的控制端和第n-1个的所述像素驱动电路驱动的所述发光器件的第一极，以对所述驱动子电路的控制端和所述发光器件进行复位；

所述第一控制信号线被写入第二子信号时，能够对位于第n个的所述像素驱动电路中的所述数据写入子电路写入的所述数据电压信号进行存储；其中，1<n≤N，且n，N为整数。

11.根据权利要求10所述的显示基板，其特征在于，所述存储复位子电路至少包括第一电容和第二电容；

所述第一电容的第一极板与所述第一控制信号线相连，所述第一电容的第二极板与所述驱动子电路的控制端和所述阈值补偿子电路的第一端相连；

所述第二电容的第一极板与所述第一控制信号线相连，所述第二电容的第二极板与第n-1个的所述像素驱动电路驱动的所述发光器件的第一极相连。

12.根据权利要求10所述的显示基板，其特征在于，所述像素驱动电路还包括：第一发光控制子电路和第二发光控制子电路；

所述第一发光控制子电路，被配置为在第一发光控制信号的控制下，将第一电源电压传输至所述驱动子电路的第一端；

所述第二发光控制子电路，被配置为在第二发光控制信号的控制下，将所述驱动子电路的第二端输出的所述驱动电流传输至待驱动的所述发光器件的第一极。

13.根据权利要求12所述的显示基板，其特征在于，所述第一发光控制子电路包括第四晶体管；

所述第四晶体管的第一极和第一电源电压端相连，所述第四晶体管的第二极和所述数据写入子电路的第一端和所述驱动子电路的第一端相连，所述第四晶体管的控制极和第一发光控制信号端相连；

所述第二发光控制子电路包括：第五晶体管；

所述第五晶体管的第一极和所述阈值补偿子电路的第二端以及所述驱动子电路的第二端相连，所述第五晶体管的第二极和待补偿的所述发光器件的第一极相连，所述第五晶体管的控制极和所述第二发光控制信号端相连。

14.根据权利要求10所述的显示基板，其特征在于，所述阈值补偿子电路包括：第一晶体管；所述数据写入子电路包括：第二晶体管；所述驱动子电路包括：第三晶体管；

所述第一晶体管的第一极和所述存储复位子电路以及所述驱动子电路的控制端相连，所述第一晶体管的第二极和所述驱动子电路的第二端相连，所述第一晶体管的控制极和第二扫描信号线相连；

所述第二晶体管的第一极和所述驱动子电路的第一端相连，所述第二晶体管的第二极与数据电压信号端相连，所述第二晶体管的控制极和第一扫描信号线相连；

所述第三晶体管的第一极与所述数据写入子电路的第一端相连，所述第三晶体管的第二极与所述阈值补偿子电路的第二端相连，所述第三晶体管的控制极和所述存储复位子电路相连。

Images