CN118099139A - 芯片封装结构及制造方法、设备、图像传感器和内窥镜 - Google Patents
芯片封装结构及制造方法、设备、图像传感器和内窥镜 Download PDFInfo
- Publication number
- CN118099139A CN118099139A CN202410517101.XA CN202410517101A CN118099139A CN 118099139 A CN118099139 A CN 118099139A CN 202410517101 A CN202410517101 A CN 202410517101A CN 118099139 A CN118099139 A CN 118099139A
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- packaging
- conductive layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 21
- 230000005540 biological transmission Effects 0.000 claims description 16
- 239000011093 chipboard Substances 0.000 claims description 14
- 229910000679 solder Inorganic materials 0.000 claims description 13
- 238000005538 encapsulation Methods 0.000 claims description 12
- 238000005520 cutting process Methods 0.000 claims description 11
- 238000012536 packaging technology Methods 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 135
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 238000012858 packaging process Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Endoscopes (AREA)
Abstract
本发明公开了芯片封装结构及制造方法、设备、图像传感器和内窥镜,涉及芯片设计及封装领域,芯片封装结构包括:晶圆层;电气元件,设置于晶圆层上;导电层,包括若干依次堆叠设置于晶圆层上方的第一金属层;导电层设置有接触点,导电层通过接触点电连接外部电路;接地层,覆盖于导电层上;接地层与晶圆层电连接;封装基材,用于封装晶圆层、电气元件、导电层和接地层;封装基材将接地层的预设区域裸露;金属外壳,与预设区域电连接。本发明提供的芯片封装结构无需为芯片的接地线单独设计接地PAD,相对于传统芯片封装结构减少了接地PAD的数量,进而节省整个芯片封装结构的空间,使得芯片的体积可以进一步地缩小。
Description
技术领域
本发明涉及芯片设计及封装领域,特别是涉及芯片封装结构及制造方法、设备、图像传感器和内窥镜。
背景技术
在当前微小芯片设计领域中,由于微小芯片面积的限制,导致了在微小芯片上的电路设计相对于面积较大的芯片更为困难,较难充分利用芯片的面积,无法有效提高芯片的工作性能。这一限制主要表现在PAD(引脚)占用芯片面积较大的问题上,PAD在芯片封装中扮演着重要的角色,作为芯片与外部电路之间的连接介质,它们需要一定的面积来实现有效的连接。然而,在微小芯片设计中,PAD占据的空间限制了芯片其他功能区域的布局和设计,从而限制了芯片的整体性能和功能。这一限制的影响尤其体现在医疗用内窥镜中,由于PAD占据的空间较大,图像传感芯片的占据的空间和内窥镜的体积较大,进而导致患者在接受内窥镜检测时感觉不适。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此,本发明提供了一种芯片封装结构,能够减少芯片封装中PAD占据的空间。
第一方面,本发明实施例提供了一种芯片封装结构,包括:
晶圆层;
电气元件,设置于所述晶圆层上;
导电层,包括若干依次堆叠设置于所述晶圆层上方的第一金属层;所述导电层设置有接触点,所述导电层通过所述接触点电连接外部电路;
接地层,覆盖于所述导电层上;所述接地层与所述晶圆层电连接;
封装基材,用于封装所述晶圆层、所述电气元件、所述导电层和所述接地层;所述封装基材将所述接地层的预设区域裸露;
金属外壳,与所述预设区域电连接。
在本发明的一些实施例中,所述芯片封装结构还包括封装条;所述封装条包括若干导通柱和若干第二金属层,所述导通柱和所述金属层依次交替堆叠设置于所述晶圆层和所述接地层之间;所述接地层通过所述封装条与所述晶圆层电连接。
在本发明的一些实施例中,所述封装条围绕呈环形分布围绕于所述导电层,且所述封装条与所述导电层不接触。
在本发明的一些实施例中,所述接触点与外部电路的传输线电连接;所述接触点与所述传输线的连接处通过锡球封装。
第二方面,本方面实施例提供了一种图像传感器,所述图像传感器的封装结构为上述方面实施例所述的芯片封装结构。
第三方面,本方面实施例提供了一种内窥镜,所述内窥镜包括上述方面实施例所述的图像传感器。
第四方面,本方面实施例提供了一种芯片封装结构的制造方法,用于制造上述方面实施例所述的芯片封装结构,所述方法包括:
将电气元件设置于晶圆层上;
在所述晶圆层上堆叠预设数量的第一金属层,作为芯片的导电层;
在所述导电层上堆叠接地层;
采用TSV封装技术,通过封装基材封装所述晶圆层、所述导电层和所述接地层,获得芯片板;
切割所述芯片板,获取多个所述芯片;切割过程中切除部分所述芯片板的所述封装基材,使所述接地层的预设区域裸露;
将切割后的所述芯片设置于金属外壳内,并使所述预设区域与所述金属外壳接触。
在本发明的一些实施例中,所述采用TSV封装技术,通过封装基材封装所述晶圆层、所述导电层和所述接地层,获得芯片板的步骤,包括:
通过TSV封装技术,在所述导电层的周围区域设置依次堆叠导通柱和第二金属层,形成封装条;所述接地层通过所述封装条与所述晶圆层电连接,且所述封装条与所述导电层不接触。
在本发明的一些实施例中,所述芯片封装结构的制造方法还包括:
使外部电路的传输线与所述导电层的接触点电连接,并通过锡球封装所述传输线与所述导电层的接触点的连接处。
第五方面,本发明实施例提供了一种芯片制造设备,所述芯片制造设备用于执行上述方面实施例所述的芯片封装结构的制造方法。
根据本发明的芯片封装结构,至少具有如下有益效果:本发明提供的芯片封装结构通过使芯片最顶层的金属层充当接地层,通过裸露接地层的方法形成预设区域,并使预设区域与金属外壳相连接,使得芯片最顶层的接地层直接通过金属外壳接地,无需为芯片的接地线单独设计接地PAD,相对于传统芯片封装结构减少了接地PAD的数量,进而节省整个芯片封装结构的空间,使得芯片的体积可以进一步地缩小。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实施例的芯片封装结构的内部横截面示意图;
图2为本发明实施例的芯片封装结构的示意简图的俯视图;
图3为本发明实施例的芯片封装结构的外部示意图;
图4为本发明实施例的芯片封装结构的锡球示意图;
图5为具有本发明实施例的芯片封装结构的内窥镜工作环境示意图;
图6为本发明实施例的芯片封装结构的制造方法的流程图。
附图标记:晶圆层100、电气元件200、导电层300、接地层400、封装基材500、金属外壳510、封装条600、导通柱610、封装条的金属层620、预设区域710、接触点720、锡球800、内窥镜设备900。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,若干的含义是一个或者多个,多个的含义是两个及两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二或第三只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
在本说明书的描述中,参考术语“一个实施例”、“进一步实施例”、“一些具体实施例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
本发明提供的芯片封装结构通过使芯片最顶层的金属层充当接地层,通过裸露接地层的方法形成预设区域,并使预设区域与金属外壳相连接,使得芯片最顶层的接地层直接通过金属外壳接地,无需为芯片的接地线单独设计接地PAD,相对于传统芯片封装结构减少了接地PAD的数量,进而节省整个芯片封装结构的空间,使得芯片的体积可以进一步地缩小。
下面对本发明设计的概念进行解释:
PAD:芯片封装中的接触点或引脚。它是芯片和外部电路之间的连接接口,用于传输信号、电力或地线;
TSV封装技术:一种三维集成电路封装技术,它通过硅芯片内部的垂直通孔将不同层次的电路连接起来。TSV封装技术允许在同一芯片内部垂直堆叠多个功能层,从而实现高度集成和高性能的集成电路设计:
GND:接地层。
下面结合附图,说明本发明实施例的具体方法。
参照图1~图3,图1为本发明实施例的芯片封装结构的横截面示意图,本发明实施例提供的芯片封装结构具体包括:
晶圆层100;
电气元件200,设置于晶圆层100上;
导电层300,包括若干依次堆叠设置于所述晶圆层上方的第一金属层;导电层300设置有接触点720,导电层300通过接触点720电连接外部电路;
接地层400,覆盖于导电层300上;接地层400与晶圆层100电连接;
封装基材500,用于封装晶圆层100、电气元件200、导电层300和接地层400;封装基材500将接地层的预设区域710裸露;
金属外壳510,与预设区域710电连接。
需要说明的是,本发明实施例提供的芯片封装结构如图1所示,本发明实施例提供的封装结构在芯片设计layout过程中,电气元件200设置于晶圆层100上,由若干第一金属层组成的导电层300设置在晶圆层100上,同时将芯片的顶层金属直接设计为GND金属层,并使最顶层的GND裸露在金属层之外,使裸露的金属层接触套设在外部的金属外壳510,进而能够使金属外壳510及金属外壳510接触的区域充当接地线,芯片封装结构的预设区域710如图2所示,接地层400与金属外壳510的接触如图3所示。相比于传统的芯片封装结构,这样设计的好处是能够减少PAD区域(即接触点720的数量)的设置,不用为芯片的接地线单独设计一个PAD区域,进而使预留出的空间能够用于放置芯片功能模组或电路的晶体管,令芯片面积的利用率和单个芯片的性能得到提升,使具有此封装结构的芯片的装置体积能够进一步地缩小;同时据此也能够减少芯片与外部电路的接出线的数量,进而也减小了装置电缆的体积。进一步地,在本发明地一些实施例中,芯片封装结构可以采用TSV技术封装制造而成,在制造过程中需要将GND顶层金属裸露。
参照图1,在本发明的一些实施例中,芯片封装结构还包括封装条600;封装条600包括若干导通柱610和若干第二金属层,导通柱610和金属层依次交替堆叠设置于晶圆层100和接地层400之间;接地层400通过封装条600与晶圆层100电连接。
需要说明的是,封装条600如图1所示,本发明实施例提供的封装条的金属层620与导通柱610依次堆叠设置,用于保护芯片封装结构的导电层300。在实际的芯片设计过程中,导通柱610可以由导通柱充当;使封装条600围绕于单个芯片范围内的导电层300,防止进行芯片切割时(将一整块芯片板分为若干单个的芯片的过程),划片伤害到单个芯片的内部电路,使芯片受到机械损伤。进一步地,本发明实施例中封装条600与芯片顶层的GND金属接触,即封装条600实现了接地,封装条600接地后可以将芯片切割设备的划片切割芯片基材时产生的的静电就近接地,且切割时相互临近的封装条600能够共同分摊所产生的电流,使芯片内部导电层300的相关结构不受切割过程中的静电影响。
在本发明的一些实施例中,封装条600围绕呈环形分布围绕于导电层300,且封装条600与导电层300不接触。
需要说明的是,封装条600呈环形分布围绕于导电层300,使单个芯片的导电层300封闭在封装条600形成的保护环之内。同时,由于封闭条是由导通柱610和金属条堆叠而成,因此能够避免外部水汽侵蚀内部导电层300的电路。更为具体地,封装条600的所有第二金属层不与导电层300的所有第一金属层接触,第二金属层与第一金属层间隔一定距离,使第二金属层对第一金属层产生一定保护。
参照图3~图4,在本发明的一些实施例中,接触点720与外部电路的传输线电连接;接触点720与传输线的连接处通过锡球800封装。
需要说明的是,锡球800与接触点720的连接结构如图3、图4所示,锡球800在芯片与芯片的封装基板之间起到电连接的作用。它们通过焊接技术将芯片的引脚(或焊盘、PAD,本发明实施例中为接触点720)与芯片的封装基板上的相应引脚(或焊盘、PAD)连接起来,以实现电气信号的传输和功耗的传递;进一步地,锡球800可以减缓芯片与芯片的封装基板之间的热膨胀差异造成的应力,从而减少因温度变化而导致的封装结构损坏;进一步地,锡球800还可以防止芯片引脚直接接触芯片的封装基板上的其他元件或导体,从而降低因引脚短路而导致的损坏风险。
第二方面,本发明实施例提供了一种图像传感器,图像传感器的封装结构为上述方面实施例的芯片封装结构。
第三方面,本发明实施例提供了一种内窥镜,内窥镜包括上述方面实施例的图像传感器。
需要说明的是,图像传感器的主要电气元件200采用上述方面实施例的芯片封装结构进行封装,因此相对于传统的图像传感器芯片的体积较小。将上述图像传感器设置在内窥镜内,由于图像传感器相比于传统设计少了一个PAD,因此内窥镜设备900在体积减小的同时,内窥镜设备900中图像传感器也无需接地线,传输线的数量也得到了减少。综合上述特点,本发明实施例提供的内窥镜设备900的体积相对于传统内窥镜设备900的体积能够显著减小,能够在使用时降低患者的不适感,内窥镜的工作环境如图5所示,金属外壳510通过体内富含电解质的液体接地。
参照图6,本发明实施例提供了一种芯片封装结构的制造方法,用于制造上述方面实施例的芯片封装结构,方法包括:
步骤S100,将电气元件200设置于晶圆层100上;
步骤S200,在晶圆层100上堆叠预设数量的第一金属层,作为芯片的导电层300;
步骤S300,在导电层300上堆叠接地层400;
步骤S400,采用TSV封装技术,通过封装基材500封装晶圆层100、导电层300和接地层400,获得芯片板;
步骤S500,切割芯片板,获取多个芯片;切割过程中切除部分芯片板的封装基材500,使接地层400的预设区域710裸露;
步骤S600,将切割后的芯片设置于金属外壳510内,并使预设区域710与金属外壳510接触。
需要说明的是,图6为本发明实施例的芯片封装结构的制造方法的流程图。步骤S100~步骤S600是用于制造上述方面实施例提供的芯片封装结构的方法。步骤S100~步骤S400为通过芯片的堆叠与封装过程,其中TSV封装技术通过将垂直导通柱610实现了不同层次电路(接地层400、导电层300和晶圆层100)之间的连接,此外采用TSV封装技术还使得同一芯片内部集成多个功能层变得可行,通过在芯片内部创建垂直连接,可以实现更高的集成度和更复杂的功能,而无需增加芯片的尺寸。步骤S500~步骤S600中,本发明实施例在将整块的芯片板切割为多个独立的芯片时,相对与传统的芯片切割方法,在切割过程中除了将芯片分开,还需要将芯片的顶层封装基材500切除(例如采用磨板工艺)一些,使芯片封装结构的接地层400暴露出来,便于接地层400在后续封装的过程中与金属外壳510接触。接地层400与金属外壳510接触后,芯片封装结构通过金属外壳510接地,无需设计接地PAD以及连接与接地PAD对应的接地线。
在本发明的一些实施例中,采用TSV封装技术,通过封装基材500封装晶圆层100、导电层300和接地层400,获得芯片板的步骤,包括:
步骤S410,通过TSV封装技术,在导电层300的周围区域设置依次堆叠导通柱610和第二金属层,形成封装条600;接地层400通过封装条600和晶圆层100电连接,且封装条600与导电层300不接触。
需要说明的是,步骤S410是用于制造上述方面实施例提供的封装条600的方法。具体地,在本发明的一些实施例中,封装时需要使封装条600呈环形分布围绕于导电层300,使单个芯片的导电层300封闭在封装条600形成的保护环之内。
在本发明的一些实施例中,芯片封装结构的制造方法还包括:
步骤S700,使外部电路的传输线与导电层300的接触点720电连接,并通过锡球800封装传输线与导电层300的接触点的连接处。
需要说明的是,芯片与外部设备的传输线连接之前,通过锡球800封装连接处。
第五方面,本发明实施例提供了一种芯片制造设备,芯片制造设备用于执行上述方面实施例的芯片封装结构的制造方法。
需要说明的是,芯片制造设备可以是晶圆切割机,且能够执行上述方法实施例提供的制造方法。
上面结合附图对本发明实施例作了详细说明,但是本发明不限于上述实施例,在所属技术领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (10)
1.一种芯片封装结构,其特征在于,包括:
晶圆层;
电气元件,设置于所述晶圆层上;
导电层,包括若干依次堆叠设置于所述晶圆层上方的第一金属层;所述导电层设置有接触点,所述导电层通过所述接触点电连接外部电路;
接地层,覆盖于所述导电层上;所述接地层与所述晶圆层电连接;
封装基材,用于封装所述晶圆层、所述电气元件、所述导电层和所述接地层;所述封装基材将所述接地层的预设区域裸露;
金属外壳,与所述预设区域电连接。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片封装结构还包括封装条;所述封装条包括若干导通柱和若干第二金属层,所述导通柱和所述金属层依次交替堆叠设置于所述晶圆层和所述接地层之间;所述接地层通过所述封装条与所述晶圆层电连接。
3.根据权利要求2所述的芯片封装结构,其特征在于,所述封装条围绕于所述导电层,且所述封装条与所述导电层不接触。
4.根据权利要求1所述的芯片封装结构,其特征在于,所述接触点与外部电路的传输线电连接;所述接触点与所述传输线的连接处通过锡球封装。
5.一种图像传感器,其特征在于,所述图像传感器的封装结构为权利要求1-4任一项所述的芯片封装结构。
6.一种内窥镜,其特征在于,所述内窥镜包括权利要求5所述的图像传感器。
7.一种芯片封装结构的制造方法,其特征在于,用于制造权利要求1-4任一项所述的芯片封装结构,所述方法包括:
将电气元件设置于晶圆层上;
在所述晶圆层上堆叠预设数量的第一金属层,作为芯片的导电层;
在所述导电层上堆叠接地层;
采用TSV封装技术,通过封装基材封装所述晶圆层、所述导电层和所述接地层,获得芯片板;
切割所述芯片板,获取多个所述芯片;切割过程中切除部分所述芯片板的所述封装基材,使所述接地层的预设区域裸露;
将切割后的所述芯片设置于金属外壳内,并使所述预设区域与所述金属外壳接触。
8.根据权利要求7所述的芯片封装结构的制造方法,其特征在于,所述采用TSV封装技术,通过封装基材封装所述晶圆层、所述导电层和所述接地层,获得芯片板的步骤,包括:
通过TSV封装技术,在所述导电层的周围区域设置依次堆叠若干导通柱和若干第二金属层,形成封装条;所述接地层通过所述封装条与所述晶圆层电连接,且所述封装条与所述导电层不接触。
9.根据权利要求7所述的芯片封装结构的制造方法,其特征在于,所述芯片封装结构的制造方法还包括:
使外部电路的传输线与所述导电层的接触点电连接,并通过锡球封装所述传输线与所述导电层的接触点的连接处。
10.一种芯片制造设备,其特征在于,所述芯片制造设备用于执行权利要求7-9任一项所述的芯片封装结构的制造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410517101.XA CN118099139B (zh) | 2024-04-28 | 2024-04-28 | 芯片封装结构及制造方法、设备、图像传感器和内窥镜 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410517101.XA CN118099139B (zh) | 2024-04-28 | 2024-04-28 | 芯片封装结构及制造方法、设备、图像传感器和内窥镜 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN118099139A true CN118099139A (zh) | 2024-05-28 |
CN118099139B CN118099139B (zh) | 2024-07-16 |
Family
ID=91159734
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410517101.XA Active CN118099139B (zh) | 2024-04-28 | 2024-04-28 | 芯片封装结构及制造方法、设备、图像传感器和内窥镜 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN118099139B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1552099A (zh) * | 2002-07-19 | 2004-12-01 | ���µ�����ҵ��ʽ���� | 模块部件 |
CN101000909A (zh) * | 2006-01-12 | 2007-07-18 | 台湾积体电路制造股份有限公司 | 半导体组件、封环结构及其形成方法 |
US20100314776A1 (en) * | 2006-12-20 | 2010-12-16 | E2V Semiconductors | Connection pad structure for an image sensor on a thinned substrate |
CN104733444A (zh) * | 2013-12-23 | 2015-06-24 | 爱思开海力士有限公司 | 具有电磁干扰屏蔽层的半导体封装体、其制造方法 |
US20210111094A1 (en) * | 2019-10-11 | 2021-04-15 | Samsung Electronics Co., Ltd. | Semiconductor package and semiconductor package module including the same |
-
2024
- 2024-04-28 CN CN202410517101.XA patent/CN118099139B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1552099A (zh) * | 2002-07-19 | 2004-12-01 | ���µ�����ҵ��ʽ���� | 模块部件 |
CN101000909A (zh) * | 2006-01-12 | 2007-07-18 | 台湾积体电路制造股份有限公司 | 半导体组件、封环结构及其形成方法 |
US20100314776A1 (en) * | 2006-12-20 | 2010-12-16 | E2V Semiconductors | Connection pad structure for an image sensor on a thinned substrate |
CN104733444A (zh) * | 2013-12-23 | 2015-06-24 | 爱思开海力士有限公司 | 具有电磁干扰屏蔽层的半导体封装体、其制造方法 |
US20210111094A1 (en) * | 2019-10-11 | 2021-04-15 | Samsung Electronics Co., Ltd. | Semiconductor package and semiconductor package module including the same |
Also Published As
Publication number | Publication date |
---|---|
CN118099139B (zh) | 2024-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5247281B2 (ja) | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ | |
KR101968396B1 (ko) | 여분의 전기 커넥터들을 갖는 상호연결 구조 및 관련 시스템들 및 방법들 | |
CN101937916B (zh) | 半导体设备 | |
JP2518569B2 (ja) | 半導体装置 | |
US6534879B2 (en) | Semiconductor chip and semiconductor device having the chip | |
US5815372A (en) | Packaging multiple dies on a ball grid array substrate | |
US6379999B1 (en) | Semiconductor device and method of manufacturing the same | |
CN101866897B (zh) | 具有贯通电极的固体摄像器件 | |
CN101030573B (zh) | 半导体晶片、半导体器件及半导体器件的制造方法 | |
US20100221871A1 (en) | Multi-Surface IC Packaging Structures and Methods for their Manufacture | |
US7915086B2 (en) | Manufacturing method of semiconductor device | |
US20100176504A1 (en) | Semiconductor device | |
KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
CN118099139B (zh) | 芯片封装结构及制造方法、设备、图像传感器和内窥镜 | |
US6452262B1 (en) | Layout of Vdd and Vss balls in a four layer PBGA | |
CN101578702A (zh) | 具有铝外壳的封装集成电路器件 | |
US20070262465A1 (en) | Semiconductor Device and Method of Fabricating the Same | |
US7135642B2 (en) | Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier | |
US8664776B2 (en) | Interconnection tape providing a serial electrode pad connection in a semiconductor device | |
US7732934B2 (en) | Semiconductor device having conductive adhesive layer and method of fabricating the same | |
TW201220453A (en) | QFN semiconductor package and circuit board structure adapted for the same | |
TW497232B (en) | Semiconductor device and method of manufacturing the same | |
JP2001007275A (ja) | 半導体装置及びそのテスト方法 | |
EP0337482A2 (en) | Semiconducteur protection device | |
CN112992868A (zh) | 具静电放电防护功能的半导体装置及静电放电的测试方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |