CN118017997A - 用于高速应用的高速宽带低功率电平移位器 - Google Patents

用于高速应用的高速宽带低功率电平移位器 Download PDF

Info

Publication number
CN118017997A
CN118017997A CN202311481717.8A CN202311481717A CN118017997A CN 118017997 A CN118017997 A CN 118017997A CN 202311481717 A CN202311481717 A CN 202311481717A CN 118017997 A CN118017997 A CN 118017997A
Authority
CN
China
Prior art keywords
level shifter
resistor
transistor
input
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311481717.8A
Other languages
English (en)
Inventor
赛马克·德尔沙特伯
耿学阳
戴维·爱德华·比恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN118017997A publication Critical patent/CN118017997A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

公开电平移位器的实施例。在一实施例中，一种电平移位器包括：晶体管，其连接于所述电平移位器的输入端和所述电平移位器的输出端之间；第一电阻器，其连接于所述晶体管的第一端与所述电平移位器的所述输入端和所述电平移位器的所述输出端中的一个之间；电容器，其连接于所述电平移位器的所述输入端和所述电平移位器的所述输出端之间；电流源，其连接于所述电平移位器的所述输出端和固定电压之间；以及电阻分压器，其连接于所述第一电阻器和所述电平移位器的所述输出端之间。

Description

用于高速应用的高速宽带低功率电平移位器
技术领域
宽带通信***，例如通用串行总线(USB)、高清多媒体接口(HDMI)、显示端口(DP)、***组件互连高速(PCIe)、Thunderbolt、收敛输入输出(CIO，也称为USB4)和任何其它高速通信应用，常常包括在其电子电路***内进行处理的级。
背景技术
宽带通信***可包括若干级，这些级包括模块以针对其数据信道对信号进行均衡、放大和/或重驱动。通常，一个级无法提供足够的增益或均衡。在此些多级***中，每一级之间的中间电平移位器(其还可充当缓冲级)的使用可能是有利的。举例来说，电平移位器可在输入级和内部级之间用作连续时间线性均衡器(CTLE)，或在内部级和输出级之间使用以避免输出级在任何内部级上载出，从而对高速性能具有较好的工艺、电压、温度(PVT)控制。电平移位器还可充当通常示出输入终端(例如，50ohm(Ω))的输入引脚与CTLE之间的接口。
然而，电平移位器常常可能消耗比均衡器、放大器和/或驱动器更多的功率，这使得电平移位器设计在宽带通信***中更为重要，尤其是在低电压(例如，约1.8V或更低)***中使用时。因此，需要具有低功耗和高效率的宽带宽通信***中的电平移位器。
发明内容
公开电平移位器的实施例。在一实施例中，一种电平移位器包括：晶体管，其连接于电平移位器的输入端和电平移位器的输出端之间；第一电阻器，其连接于晶体管的第一端与电平移位器的输入端和电平移位器的输出端中的一个之间；电容器，其连接于电平移位器的输入端和电平移位器的输出端之间；电流源，其连接于电平移位器的输出端和固定电压之间；以及电阻分压器，其连接于第一电阻器和电平移位器的输出端之间。晶体管和第一电阻器可用于形成电平移位器的输入端处接收的输入信号的低频分量的第一信号路径，而电容器可用于形成电平移位器的输入端处接收的输入信号的高频分量的第二信号路径以降低功耗并改进效率。还描述了其它实施例。
在一实施例中，晶体管和第一电阻器位于用于电平移位器的输入端处接收的输入信号的低频分量的第一信号路径中，且电容器位于用于电平移位器的输入端处接收的输入信号的高频分量的第二信号路径中。
在一实施例中，电阻分压器包括电阻器和连接到所述电阻器的开关。
在一实施例中，晶体管包括源极跟随器或发射极跟随器。
在一实施例中，电平移位器为单端电平移位器。
在一实施例中，电平移位器为差分电平移位器。
在一实施例中，一种电平移位器包括：晶体管，其连接于电平移位器的输入端和电平移位器的输出端之间；第一电阻器，其连接于晶体管的第一端和电平移位器的输出端之间；电容器，其连接于晶体管的第二端和电平移位器的输出端之间，其中电容器连接到电平移位器的输入端；电流源，其连接于第一电阻器和接地之间；以及电阻分压器，其连接于第一电阻器和电平移位器的输出端之间，其中晶体管和第一电阻器位于用于电平移位器的输入端处接收的输入信号的低频分量的第一信号路径中，且其中电容器位于用于电平移位器的输入端处接收的输入信号的高频分量的第二信号路径中。
在一实施例中，电阻分压器包括电阻器和连接到所述电阻器及接地的开关。
在一实施例中，晶体管包括双极结晶体管(BJT)，晶体管的第一端包括BJT的发射极端，且晶体管的第二端包括BJT的基极端。
在一实施例中，BJT的集电极端经由第二电阻器连接到供应电压。
在一实施例中，电容器经由第二电阻器连接到第一电阻器，且经由第三电阻器连接到电平移位器的输出端。
在一实施例中，电流源连接到第一电阻器和第二电阻器。
在一实施例中，电平移位器另外包括第二晶体管，其连接到电流源且经由第二电阻器连接到电阻分压器。
在一实施例中，电容器经由第三电阻器连接到电平移位器的输出端，且经由第四电阻器连接到晶体管的第一端。
在一实施例中，电流源经由第五电阻器连接到第二电阻器和电容器。
在一实施例中，电平移位器另外包括连接到电平移位器的输入端的第二电阻器，以及连接到第二电阻器和供应电压的开关。
在一实施例中，电平移位器为单端电平移位器。
在一实施例中，一种差分电平移位器包括：第一晶体管，其连接于差分电平移位器的第一输入端和差分电平移位器的第一输出端之间；第一电阻器，其连接于第一晶体管的第一端和差分电平移位器的第一输出端之间；第一电容器，其连接于第一晶体管的第二端和差分电平移位器的第一输出端之间，其中第一电容器连接到差分电平移位器的第一输入端；第一电流源，其连接于第一电阻器和接地之间；第二晶体管，其连接于差分电平移位器的第二输入端和差分电平移位器的第二输出端之间；第二电阻器，其连接于第二晶体管的第一端和差分电平移位器的第二输出端之间；第二电容器，其连接于第二晶体管的第二端和差分电平移位器的第二输出端之间，其中第二电容器连接到差分电平移位器的第二输入端；第二电流源，其连接于第二电阻器和接地之间；以及电阻分压器，其连接于第一电阻器和第二电阻器之间。
在一实施例中，电阻分压器包括电阻器和连接到所述电阻器及接地的开关。
在一实施例中，第一晶体管包括BJT，第一晶体管的第一端包括BJT的发射极端，且第一晶体管的第二端包括BJT的基极端。
根据以下结合附图进行的以本发明的原理为例示出的详细描述，根据本发明的其它方面将显而易见。
附图说明
图1示出线性重驱动器的典型架构。
图2示出其中可实施本发明的实施例的无增益级的线性重驱动器的形式的宽带通信电路。
图3示出其中可实施本发明的实施例的宽带通信电路的输入/输出级。
图4描绘根据本发明的一实施例的宽带电平移位器。
图5是根据本发明的一实施例的宽带电平移位器的示意性框图。
图6是根据本发明的一实施例的高到低电平移位器的示意性框图。
图7是根据本发明的一实施例的低到高电平移位器的示意性框图。
在整个描述中，类似的附图标记可用于标识类似的元件。
具体实施方式
将容易理解，如本文中大体描述且在附图中示出的实施例的组件可以以各种各样不同的配置来布置和设计。因此，如图中所表示的各种实施例的以下更详细描述并非意图限制本公开的范围，而仅仅是表示各种实施例。虽然在图式中呈现了实施例的各个方面，但是除非特别地指示，否则图式未必按比例绘制。
在不脱离其精神或本质特性的情况下，本发明可以以其它具体形式体现。所描述的实施例在所有方面都应被视为仅是说明性的而非限制性的。因此，本发明的范围由所附权利要求书而不是由此详细描述指示。落入权利要求书的等效含义和范围内的所有变化都应涵盖在其范围内。
贯穿本说明书对特征、优点或类似语言的参考并不暗示可以本发明实现的所有特征和优点应该在或在本发明的任何单一实施例中。实际上，涉及特征和优点的语言应理解成意指结合实施例描述的特定特征、优点或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书对特征和优点的论述以及类似语言可以是(但不一定必须是)参考同一实施例。
此外，本发明的所描述的特征、优点和特性可以任何合适的方式在一个或多个实施例中组合。相关领域的技术人员将认识到，鉴于本文的描述，本发明可在无特定实施例的特定特征或优点中的一个或多个的情况下实践。在其它情况下，可在某些实施例中辨识可不存在于本发明的所有实施例中的另外的特征和优点。
贯穿本说明书对“一个实施例”、“一实施例”或类似语言的参考意味着结合所指示实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在一实施例中”和类似语言可以但不一定必须全部指同一实施例。
图1示出线性重驱动器100的典型架构。线性重驱动器100包括用以均衡输入信号的连续时间线性均衡器(CTLE)102和用以基于信号标准规范传输或重传信号的线性传输器(TX)线路驱动器104。归因于工艺、电压和温度(PVT)上的增益变化和来自相应传输器(图1中未示出)的显著寄生负载，可能需要在CTLE 102与TX线路驱动器104之间的增益级106。增益级106可以是可编程增益放大器(PGA)或自动增益控制(AGC)级。取决于设计，可保持或消除可编程增益级。
现转向图2，示出其中可实施本发明的实施例的无增益级的线性重驱动器200的形式的宽带通信电路。在一些实施例中，取决于架构、设计和***要求，增益级可包括在线性重驱动器200中。在一些实施例中，线性重驱动器200包括在有线电路中。在一些实施例中，线性重驱动器200包括在无线电路中。
如图2所示，可以在例如USB/HDMI/DP/Thunderbolt/PCIe/CIO数据通信路径中使用的线性重驱动器200包括在输入端IP和IN处接收输入信号的均衡块202，以及在输出端OP和ON处输出信号的传输块204。均衡块202包括CTLE 212，而传输块204包括TX驱动器216。TX驱动器216操作以驱动安置于TX驱动器输出处的终端负载。来自TX驱动器216的输出通常在其输出处驱动50Ω负载终端218-1、218-2，所述输出各自连接到相应开关220-1或220-2。50Ω负载终端218-1、218-2和相关联开关220-1、220-2示出为定位在传输块204之后的虚线框内的传输终端(TXT)。还可发现，类似的50Ω负载206-1、206-2影响均衡块202的输入，所述输入也各自连接到相应开关208-1或208-2。50Ω终端电阻器206-1、206-2和相关联开关208-1、208-2示出为定位在均衡块202之前的虚线框内的接收终端(RXT)。所示出的输入和输出终端端接到电源，但取决于设计，其可端接到接地或任何DC电压。可根据本发明的一实施例实施的CTLE缓冲器(BUF)或电平移位器210可直列式安置在CTLE 212之前以将CTLE与输入引脚隔离且为CTLE输入设定某一直流(DC)电平。可根据本发明的一实施例实施的TX前置驱动器缓冲器(PDR)或电平移位器214可直列式安置在CTLE 212之后和TX驱动器216之前。本文中根据本发明的实施例描述的电平移位器电路可用作CTLE缓冲器或电平移位器210和/或TX前置驱动器缓冲器或电平移位器214。
TX驱动器216可提供为简单差分对以驱动通常为50Ω终端的终端(见图2，50Ω负载终端218-1、218-2或下一级的50Ω负载)。但这可能要求差分对晶体管为相对较大的装置。此外，TX驱动器216的寄生电容器和布线可对CTLE 212加负载且影响其性能。结果，可能需要TX前置驱动器缓冲器或电平移位器214以将CTLE 212与TX驱动器216隔离且将长布线路径从CTLE驱动到TX驱动器。TX前置驱动器缓冲器或电平移位器214还可提供TX驱动器输入的正确或所要DC电平。
在图2中示出线性重驱动器200使用50Ω终端206-1、206-2来供应为输入终端。因此，线性重驱动器200所需的任何电路需要以较高DC电平工作。在终端接地的情况下，电路需要以较低DC电平工作。CTLE缓冲器或电平移位器210可调整用于CTLE输入的DC电平以避免为CTLE输入使用高DC电平。类似地，TX前置驱动器缓冲器或电平移位器214可视需要为TX驱动器216进行DC电平调整。
现在转而参看图3，示出其中可实施本发明的实施例的例如重驱动器等宽带通信电路的输入/输出级300。输入/输出级300包括安置于经由其接收输入电压VIN、VIP的输入引脚/端322-1、322-2与例如CTLE 312等通信组件电路之间的CTLE缓冲器电平移位器310。例如具有电阻值RT＝50Ω终端的终端电阻器306-1和306-2连接到输入引脚/端322-1、322-2且经由开关308-1和308-2连接到供应电压VCC。终端电阻器306-1和306-2可取决于设计策略和所采用的技术连接到接地(或任何其它DC电压)。CTLE缓冲器电平移位器310将CTLE 312与输入引脚322-1、322-2隔离，这意味着CTLE缓冲器电平移位器310需要为高带宽且能够使信号的DC电压移位到CTLE 312的所要值。CTLE缓冲器电平移位器310可包括连接到输入引脚322-1、322-2的输入端，以及连接到CTLE 312的输入端的输出端。在一些实施例中，输入/输出级300包括在有线电路中。在一些实施例中，输入/输出级300包括在无线电路中。
在图3中所描绘的实施例中，CTLE 312包括经由具有电阻值RL的电阻器330-1和330-2连接到供应电压VCC的一对双极晶体管332-1和332-2。晶体管332-1和332-2还经由电流源334-1和334-2连接到固定电压(例如接地)，所述电流源中的每一个提供电流IE。晶体管332-1和332-2的基极连接到CTLE缓冲器电平移位器310，以从CTLE缓冲器电平移位器310接收输出信号。晶体管332-1和332-2中的每一个可具有跨导gm。CTLE 306另外包括连接到晶体管332-1和332-2的发射极的阻抗元件336。阻抗元件336可包括并联连接的电阻器和电容器。CTLE 312可以是具有Rg/Cg退化阻抗的常规CTLE，其可通过对Rg进行编程或改变而提供不同的CTLE峰值增益。然而，在其它实施例中，CTLE 312可具有不同架构，例如二维CTLE架构或具有不同类型的终端(例如与RL串联的电感终端)的常规CTLE。
输入/输出级300还包括安置于CTLE 312和TX驱动器316之间的TX缓冲器电平移位器314。TX缓冲器电平移位器314将TX驱动器316与CTLE 312隔离，这意味着CTLE缓冲器电平移位器310需要为高带宽且能够使信号的DC电压移位到CTLE 312的所要值。在图3中所描绘的实施例中，TX驱动器316包括经由具有电阻值RT的电阻器342-1和342-2以及开关340-1、340-2连接到供应电压VCC的一对双极晶体管344-1和344-2。晶体管344-1和344-2的发射极还连接到电流源346，所述电流源提供电流IE1。晶体管344-1和344-2的基极连接到TX缓冲器/电平移位器314，以从TX缓冲器电平移位器314接收输出信号。晶体管344-1和344-2中的每一个可具有跨导gm(不同于CTLE的gm)。输出电压VOUTP和VOUTN从输出端/引脚324-1、324-2输出。TX驱动器316可以是传统CML TX驱动器。然而，还可使用任何其它TX驱动器。取决于所需摆动和线性，TX驱动器316可能需要相等地驱动50Ω终端或50Ω线路几十毫安，从而使差分对晶体管344-1、344-2为相对较大装置。TX驱动器316的寄生电容器和布线可能使CTLE312负载并影响其性能。因此，需要TX缓冲器电平移位器314以将CTLE 312与TX驱动器316隔离，且驱动从CTLE 312到TX驱动器316的长布线路径。TX缓冲器电平移位器314还提供TX驱动器输入的正确DC电平(如果其值不同于CTLE输出的DC电平)。
实施CTLE缓冲器/电平移位器310或TX缓冲器/电平移位器314的一种常规方式是有源电路，其具有宽带宽且使DC电平移位到CTLE 312或TX驱动器316的期望值。考虑CTLE312的多GHz速度(例如，5-10-20GHz)，取决于技术和应用，典型的有源缓冲器可消耗毫安范围电流(例如，10～20mA)，这是用于低功率应用的相当大的电流量。根据本发明的一实施例，一种电平移位器包括：晶体管，其连接于电平移位器的输入端和电平移位器的输出端之间；电阻器，其连接于晶体管的第一端与电平移位器的输入端和电平移位器的输出端中的一个之间；电容器，其连接于电平移位器的输入端和电平移位器的输出端之间；电流源，其连接于电平移位器的输出端和固定电压之间；以及电阻分压器，其连接于电阻器和电平移位器的输出端之间。晶体管和电阻器可用于形成电平移位器的输入端处接收的输入信号的低频分量的低频信号路径，且电容器可用于形成电平移位器的输入端处接收的输入信号的高频分量的高频信号路径。通过传导输入信号的低频分量和输入信号的高频分量经过相应信号路径，电平移位器的功耗减小，且电平移位器的效率得以改进。
图4描绘根据本发明的一实施例的宽带电平移位器400。宽带电平移位器400可为缓冲器提供用于宽带或窄带***的DC电平移位功能。电平移位器400包括用于经由电平移位器400的输入端/引脚402接收的具有输入电压VIN的传入信号的低频分量的具有DC电平移位的电阻/低频路径430，以及用于传入信号的高频分量的电容/高频路径440。如图4中所示出，电平移位器400包括晶体管410，其还可被称作晶体管“Qi”以当晶体管410以低电流加偏压以使传入信号的低频部分通过时提供额外DC电平移位。可使用双极或互补金属氧化物半导体(CMOS)晶体管技术实施晶体管410。在一例子中，晶体管410是双极结晶体管(BJT)，其可用作发射极跟随器或共同集电极放大器。在另一例子中，晶体管410是金属氧化物半导体场效应晶体管(MOSFET)(例如，N沟道MOSFET)，其可用作源极跟随器或共同漏极放大器。此外，电平移位器400包括电容器416，其连接于晶体管410的端子和电平移位器400的输出端/引脚426之间以使传入信号的高频分量通过(考虑电阻器424在路径中)。电平移位器400可使用DC编程/移位来设定下一级的所需DC偏压，所述下一级可以是线性CTLE、TX驱动器或任何所需级。在一些实施例中，电平移位器400实施具有可切换电阻器422-1、422-2、422-3、422-4、422-5、422-6的电阻分压器420以为例如高速中继器提供可编程DC损失或可编程DC增益。举例来说，利用开关电阻器组的组合，电平移位器400可提供DC增益编程和峰值增益提升，其可用于微调CTLE的DC/峰值增益。电平移位器400还可视需要有助于总体高频增益提升，因为电平移位器400可充当无源CTLE，其中对于大多数应用来说需要DC电平移位和有线通信中CTLE与输入引脚的隔离。电平移位器400还可提供DC移位和CTLE到TX驱动器或CTLE之后的增益级的隔离。相比于典型的有源缓冲器或电平移位器，电平移位器400展现更低功耗，这适合于低功率应用。
在图4中所描绘的实施例中，电平移位器400是单端形式的高带宽(BW)电平移位器。如图4中所示出，电平移位器400包括输入端/引脚402、连接到供应电压VCC的开关404、连接到供应电压VCC的具有电阻值RU的电阻器406、具有电阻值RT的电阻器408、连接于输入端/引脚402和输出端/引脚426之间的晶体管410、连接于晶体管410的端子和输出端/引脚426之间的具有电阻值RS1的电阻器412、具有电阻值RS2的任选的电阻器414、连接于晶体管410的端子和输出端/引脚426之间的具有电容值Cs的电容器416、连接于电阻器412和接地之间的提供电流IC的电流源418、连接于电阻器412和输出端/引脚426之间的包括具有电阻值RP0、RP1、RP2、RP3、RP4、RP5的电阻器422-1、422-2、422-3、422-4、422-5、422-6和连接到接地的开关SW1、SW2、SW3、SW4、SW5的电阻分压器420、具有电阻值RS3的任选电阻器424，以及输出端/引脚426。在图4中所描绘的实施例中，晶体管410和电阻器412位于用于电平移位器400的输入端/引脚402处接收的输入信号的低频分量的低频信号路径430中，且电容器416位于用于电平移位器400的输入端402处接收的输入信号的高频分量的高频信号路径440中。当晶体管410被实施为双极结晶体管(BJT)时，BJT的发射极端(E)连接到电阻器412，BJT的集电极端(C)经由电阻器406连接到供应电压VCC，且BJT的基极端(B)连接到电容器416和输入端/引脚402。在图4中所描绘的实施例中，电容器416经由电阻器414连接到电阻器412，且经由电阻器424连接到电平移位器400的输出端/引脚426，且电流源418连接到电阻器412和电阻器414。电平移位器400不限于CMOS或双极技术。举例来说，晶体管410可被实施为MOS晶体管、双极结晶体管或其它类型的晶体管。在一些实施例中，开关SW0-SW5为充当开关的PMOS、NMOS或PMOS+NMOS晶体管。尽管电平移位器400在图4中示出为包括某些电路元件，但在其它实施例中，电平移位器400可包括一个或多个另外的电路元件。举例来说，电阻分压器420可包括多于或少于六个电阻器。在另一例子中，电阻分压器420可包括多于或少于五个开关。在另一例子中，电阻器434可以是任选的。在另一例子中，电平移位器400包括用于电流源418的匹配电路。电平移位器400可用于各种应用，例如音频应用、汽车应用、通信应用和/或消费型或电器应用。电平移位器400可实施于例如至少一个半导体晶片等至少一个基板中。在一实施例中，电平移位器400或电平移位器400的组件封装为独立的集成电路(IC)芯片。在一些实施例中，电平移位器400包括在有线电路中。在一些实施例中，电平移位器400包括在无线电路中。
在图4中所描绘的电平移位器400中，改变由电流源418提供的电流IC可改变电平移位器400的输出端/引脚426处的所要DC电平VOUT。举例来说，考虑RS3等于0Ω且RP0非常大且开关SW1、SW2、SW3、SW4、SW5断开(即，不导电)，输出端/引脚426处的输出电压VOUT可大致表达为：
VOUT＝VIN-0.7×RS1×IC， (1)
其中VIN为输入端/引脚402处的输入电压。当晶体管410被实施为BJT时，存在穿过晶体管410的的基极端B、发射极端E和电阻器412、414、424的低频信号路径430。电阻器414可以是任选的(即，RS2可为0Ω)，且电阻器424可以是任选的(即，RS3可为0Ω)。然而，电阻器424的RS3的小电阻值可为输出电压VOUT施加到的装置提供次级静电放电(ESD)保护。存在穿过电容器416和电阻器424(其可为任选的(即，RS3可为0Ω))的高频信号路径440。高频信号路径440绕过用于经过输入端/引脚402的传入信号的高频分量的晶体管410，这使电平移位器400成为高频电路。此外，当晶体管410被实施为BJT时，将电容器416连接到晶体管410的基极端B使晶体管410成为电平移位器400的低速部分，这意味着小偏压电流(IC)可提供晶体管410所需的偏压。可切换电阻器422-2、422-3、422-4、422-5、422-6及开关SW1、SW2、SW3、SW4、SW5与电阻器422-1并联形成电阻分压器420。举例来说，RP0/(RP0+RS1+RS2)可为-4B，且可切换电阻器422-2、422-3、422-4、422-5、422-6可提供5+分频比，例如-5dB、-6dB、-7dB、-8dB、-9dB的损耗，其等于-6dB+(-3dB、-2dB、-1dB、0dB、1dB、2dB)，这意味着电平移位器400可提供可编程增益且可被视为CTLE前方的可编程增益放大器(PGA)。因为电流源418的输出阻抗可为高，所以通过改变电流IC实现的可编程DC电平可独立于所实现的可编程增益。电阻器406的电阻值RU可为0Ω或选定值以为晶体管410设定正确的偏压条件。
图5是根据本发明的一实施例的宽带电平移位器500的示意性框图。图5中描绘的宽带电平移位器500是图4中所描绘的宽带电平移位器400的实施例。然而，图4中所描绘的宽带电平移位器400不限于图5中示出的实施例。在图5中所描绘的实施例中，电平移位器500为单端形式的高BW电平移位器。如图5所示，电平移位器500包括从其接收具有电压VIN的输入信号的输入端/引脚502、连接到供应电压VCC的开关504、连接到供应电压VCC的具有电阻值RU的电阻器506、具有电阻值RT的电阻器508、连接于输入端/引脚502和输出端/引脚526之间的晶体管510(其还可被称作晶体管Qi)、连接于晶体管510的端子和输出端/引脚526之间的具有电阻值RS1的电阻器512、具有电阻值RS2的任选电阻器514、连接于晶体管510的端子和输出端/引脚526之间的具有电容值Cs的电容器516、连接于电阻器512和接地之间的提供电流IC的电流源518、连接于电阻器512和输出端/引脚526之间的包括具有电阻值RP0、RP1、RP2、RP3、RP4、RP5的电阻器522-1、522-2、522-3、522-4、522-5、522-6和连接到接地的开关SW1、SW2、SW3、SW4、SW5的电阻分压器520、具有电阻值RS3的电阻器524、用于晶体管510的次级ESD保护的具有电阻值RS的电阻器528、538、晶体管536(其还可被称作晶体管QD)，以及从其输出具有电压VOUT的输出信号的输出端/引脚526。在图5中所描绘的实施例中，晶体管510和电阻器512位于用于电平移位器500的输入端502处接收的输入信号的低频分量的低频信号路径中，且电容器516位于用于电平移位器500的输入端502处接收的输入信号的高频分量的高频信号路径中。当晶体管510被实施为双极结晶体管(BJT)时，BJT的发射极端(E)连接到电阻器512，BJT的集电极端(C)经由电阻器506连接到供应电压VCC，且BJT的基极端(B)连接到电容器416并经由电阻器528连接到输入端/引脚402。在图5中所描绘的实施例中，晶体管536连接到电流源518且经由电阻器514连接到电阻分压器520，电容器516经由电阻器524连接到电平移位器500的输出端/引脚526且经由电阻器528连接到晶体管510的端子(例如，BJT的基极端)，且电流源518经由电阻器538连接到电阻器524和电容器516。电平移位器500不限于CMOS或双极技术。举例来说，晶体管510、536可被实施为MOS晶体管、双极结晶体管或其它类型的晶体管。在一些实施例中，开关SW0-SW5为充当开关的PMOS、NMOS或PMOS+NMOS晶体管。尽管电平移位器500在图5中示出为包括某些电路元件，但在其它实施例中，电平移位器500可包括一个或多个另外的电路元件。举例来说，电阻分压器520可包括多于或少于六个电阻器。在另一例子中，电阻分压器520可包括多于或少于五个开关。在另一例子中，电阻器534可以是任选的。在另一例子中，电平移位器500包括用于电流源518的匹配电路。在一些实施例中，电平移位器500包括在有线电路中。在一些实施例中，电平移位器500包括在无线电路中。
在图5中所描绘的电平移位器500中，改变由电流源518提供的电流IC可改变电平移位器500的输出端/引脚526处的所要DC电平VOUT。举例来说，考虑RS1、RS2等于1kΩ，且IC等于0.3mA，且R0非常大，输出端/引脚526处的输出电压VOUT可大致表达为：
VOUT＝VIN-0.7V-(RS1+RS2)×IC-0.7V， (2)
＝VIN-0.7V-2×0.3V-0.7V， (3)
＝VIN-2V。 (4)
其中VIN为输入端/引脚402处的输入电压。针对端接到电源的情况，当输出电压VOUT为3.3V时，输入电压VIN为1.3V。上述电阻值和电流值为一些例子。然而，电阻值和电流值不限于以上例子。晶体管536(其为二极管连接式晶体管)可用于减少额外电流IC的需求。在一些实施例中，可从电平移位器500移除或省略晶体管536(例如，当输入电压VIN为2V时)。可针对输出端/引脚526处的所要输出电压VOUT调整电阻器514的电阻值RS2和/或由电流源518提供的电流IC。当RP0等于2kΩ，RP1等于5kΩ，RP2等于5kΩ，RP3等于4kΩ，RP4等于3kΩ，RP5等于3kΩ时，-6dB+(-3dB、-2dB、-1dB、0dB、1dB、2dB)的DC增益可能是可实现的。在一些实施例中，RS为约1kΩ，且CS为约0.25pF。可视需要通过改变CS调整(例如，中频带100M～1GHz)电平移位器500的AC响应的零频率fz。
图6是根据本发明的一实施例的高到低电平移位器600的示意性框图。在图6中所描绘的实施例中，电平移位器600为高BW全差分电平移位器。如图6所示，电平移位器600包括从其接收具有电压VIP、VIN的差分输入信号的输入端/引脚602-1、602-2、连接到供应电压VCC的开关604-1、604-2、连接到供应电压VCC的具有电阻值RU的电阻器606-1、606-2、具有电阻值RT的电阻器608-1、608-2、连接于输入端/引脚602-1、602-2和输出端/引脚626-1、626-2之间的晶体管610-1、610-2(其还可被称作晶体管Qi1、Qi2)、连接于晶体管610-1的端子和输出端/引脚626-1之间的具有电阻值RS1的电阻器612-1、连接于晶体管610-2的端子和输出端/引脚626-2之间的具有电阻值RS1的电阻器612-2、具有电阻值RS2的任选电阻器614-1、614-2、连接于晶体管610-1的端子和输出端/引脚626-1之间的具有电容值Cs的电容器616-1、连接于晶体管610-2的端子和输出端/引脚626-2之间的具有电容值Cs的电容器616-2、连接于电阻器612-1和接地之间的提供电流IC的电流源618-1、连接于电阻器612-2和接地之间的提供电流IC的电流源618-2、连接于电阻器612-1和电阻器612-2之间的包括具有电阻值RP0、RP1、RP2、RP3、RP4、RP5的第一组电阻器622-1、622-2、622-3、622-4、622-5、622-6、具有电阻值RP0、RP1、RP2、RP3、RP4、RP5的第二组电阻器632-1、632-2、632-3、632-4、632-5、632-6和连接到接地的开关SW1、SW2、SW3、SW4、SW5的电阻分压器620、具有电阻值RS3的电阻器624-1、624-2、用于晶体管610-1、610-2的次级ESD保护的具有电阻值RS的电阻器628-1、628-2、638-1、638-2、晶体管636-1、636-2(其还可被称作晶体管QD1、QD2)，以及从其输出具有电压VOP、VON的差分输出信号的输出端/引脚626-1、626-2。在图6中所描绘的实施例中，晶体管610-1和电阻器612-1位于用于电平移位器600的输入端602-1处接收的输入信号的低频分量的低频信号路径中，且电容器616-1位于用于电平移位器600的输入端602-1处接收的输入信号的高频分量的高频信号路径中，而晶体管610-2和电阻器612-2位于用于电平移位器600的输入端602-2处接收的输入信号的低频分量的低频信号路径中，且电容器616-2位于用于电平移位器600的输入端602-2处接收的输入信号的高频分量的高频信号路径中。当晶体管610-1被实施为双极结晶体管(BJT)时，BJT的发射极端(E)连接到电阻器612-1，BJT的集电极端(C)经由电阻器606-1连接到供应电压VCC，且BJT的基极端(B)连接到电容器616-1并经由电阻器628-1连接到输入端/引脚602-1。当晶体管610-2被实施为双极结晶体管(BJT)时，BJT的发射极端(E)连接到电阻器612-2，BJT的集电极端(C)经由电阻器606-2连接到供应电压VCC，且BJT的基极端(B)连接到电容器616-2并经由电阻器628-2连接到输入端/引脚602-2。在图6中所描绘的实施例中，晶体管636-1连接到电流源618-1且经由电阻器614-1连接到电阻分压器620，电容器616-1经由电阻器624-1连接到电平移位器600的输出端/引脚626-1且经由电阻器628-1连接到晶体管610-1的端子(例如，BJT的基极端)，且电流源618-1经由电阻器638-1连接到电阻器624-1和电容器616-1。在图6中所描绘的实施例中，晶体管636-2连接到电流源618-2且经由电阻器614-2连接到电阻分压器620，电容器616-2经由电阻器624-2连接到电平移位器600的输出端/引脚626-2且经由电阻器628-2连接到晶体管610-2的端子(例如，BJT的基极端)，且电流源618-2经由电阻器638-2连接到电阻器624-2和电容器616-2。电平移位器600不限于CMOS或双极技术。举例来说，晶体管610-1、610-2、636-1、636-2可被实施为MOS晶体管、双极结晶体管或其它类型的晶体管。在一些实施例中，开关SW0-SW5为充当开关的PMOS、NMOS或PMOS+NMOS晶体管。尽管电平移位器600在图6中示出为包括某些电路元件，但在其它实施例中，电平移位器600可包括一个或多个另外的电路元件。举例来说，电阻分压器620可包括多于或少于十二个电阻器。在另一例子中，电阻分压器620可包括多于或少于五个开关。在另一例子中，电阻器624-1、624-2可为任选的。在另一例子中，电平移位器600包括用于电流源618-1、618-2的匹配电路。在一些实施例中，电平移位器600包括在有线电路中。在一些实施例中，电平移位器600包括在无线电路中。
图7是根据本发明的一实施例的低到高电平移位器700的示意性框图。在图7中所描绘的实施例中，电平移位器700为高BW全差分电平移位器，其中输入电阻器708-1、708-2经由开关704-1、704-2端接到接地。如图7所示，电平移位器700包括从其接收具有电压VIP、VIN的差分输入信号的输入端/引脚702-1、702-2、开关704-1、704-2、具有电阻值RT的输入电阻器708-1、708-2、具有电阻值RS1的电阻器712-1、712-2、具有电阻值RS2的任选电阻器714-1、714-2、具有电容值Cs的电容器716-1、716-2、提供电流IC的电流源718-1、718-2、包括具有电阻值RP0、RP1、RP2、RP3、RP4、RP5的第一组电阻器722-1、722-2、722-3、722-4、722-5、722-6、具有电阻值RP0、RP1、RP2、RP3、RP4、RP5的第二组电阻器732-1、732-2、732-3、732-4、732-5、732-6和开关SW1、SW2、SW3、SW4、SW5的电阻分压器720、具有电阻值RS3的电阻器724-1、624-2、具有电阻值RS3的电阻器738-1、738-2、晶体管736-1、736-2(其还可被称作晶体管QD1、QD2)，以及从其输出具有电压VOP、VON的差分输出信号的输出端/引脚726-1、726-2。在图7中所描绘的实施例中，晶体管736-1和电阻器712-1位于用于电平移位器700的输入端702-1处接收的输入信号的低频分量的低频信号路径中，且电容器716-1位于用于电平移位器700的输入端702-1处接收的输入信号的高频分量的高频信号路径中，而晶体管736-2和电阻器712-2位于用于电平移位器700的输入端702-2处接收的输入信号的低频分量的低频信号路径中，且电容器716-2位于用于电平移位器700的输入端702-2处接收的输入信号的高频分量的高频信号路径中。相比于端接到接地的图6中描绘的电平移位器600的电流源618-1、618-2，图7中描绘的电平移位器700的电流源718-1、718-2位于相反方向且将DC电流注入到输入电阻器708-1、708-2(即，电流源718-1、718-2连接到供应电压VCC)。因此，电平移位器700可提供DC电平上移。此外，尽管输入电阻器708-1、708-2在图7中示出为经由开关704-1、704-2端接到接地，但在其它实施例中，输入电阻器708-1、708-2可端接到任何电压以使DC电平移位到更高或更低电压。电平移位器700不限于CMOS或双极技术。举例来说，晶体管736-1、736-2可被实施为MOS晶体管、双极结晶体管或其它类型的晶体管。在一些实施例中，开关SW0-SW5为充当开关的PMOS、NMOS或PMOS+NMOS晶体管。尽管电平移位器700在图7中示出为包括某些电路元件，但在其它实施例中，电平移位器700可包括一个或多个另外的电路元件。举例来说，电阻分压器720可包括多于或少于十二个电阻器。在另一例子中，电阻分压器720可包括多于或少于五个开关。在另一例子中，电阻器724-1、724-2可为任选的。在另一例子中，电平移位器700包括用于电流源718-1、718-2的匹配电路。在一些实施例中，电平移位器700包括在有线电路中。在一些实施例中，电平移位器700包括在无线电路中。
在以上描述中，提供各种实施例的具体细节。然而，可以在并没有这些具体细节的全部细节的情况下实践一些实施例。在其它情况下，为了简洁和清晰起见，并不以比实现本发明的各种实施例所需细节多的细节描述特定方法、程序、组件、结构和/或功能。
尽管以特定次序示出和描述本文的方法的操作，但每一方法的操作次序可更改，使得可以相反次序执行特定操作，或使得可至少部分与其它操作同时地执行特定操作。在另一实施例中，可以间断的和/或交替的方式实施相异操作的指令或子操作。
尽管已描述和示出了本发明的具体实施例，但本发明不限于如此描述和示出的部分的具体形式或布置。本发明的范围应由所附权利要求书及其等效物来界定。

Claims (10)

1.一种电平移位器，其特征在于，包括：
晶体管，其连接于所述电平移位器的输入端和所述电平移位器的输出端之间；
第一电阻器，其连接于所述晶体管的第一端与所述电平移位器的所述输入端和所述电平移位器的所述输出端中的一个之间；
电容器，其连接于所述电平移位器的所述输入端和所述电平移位器的所述输出端之间；
电流源，其连接于所述电平移位器的所述输出端和固定电压之间；以及
电阻分压器，其连接于所述第一电阻器和所述电平移位器的所述输出端之间。
2.根据权利要求1所述的电平移位器，其特征在于，所述晶体管和所述第一电阻器位于用于所述电平移位器的所述输入端处接收的输入信号的低频分量的第一信号路径中，且其中所述电容器位于用于所述电平移位器的所述输入端处接收的所述输入信号的高频分量的第二信号路径中。
3.根据权利要求1所述的电平移位器，其特征在于，所述电阻分压器包括多个电阻器和连接到所述电阻器的多个开关。
4.根据权利要求1所述的电平移位器，其特征在于，所述晶体管包括源极跟随器或发射极跟随器。
5.根据权利要求1所述的电平移位器，其特征在于，所述电平移位器为单端电平移位器。
6.根据权利要求1所述的电平移位器，其特征在于，所述电平移位器为差分电平移位器。
7.一种电平移位器，其特征在于，包括：
晶体管，其连接于所述电平移位器的输入端和所述电平移位器的输出端之间；
第一电阻器，其连接于所述晶体管的第一端和所述电平移位器的所述输出端之间；
电容器，其连接于所述晶体管的第二端和所述电平移位器的所述输出端之间，其中所述电容器连接到所述电平移位器的所述输入端；
电流源，其连接于所述第一电阻器和接地之间；以及
电阻分压器，其连接于所述第一电阻器和所述电平移位器的所述输出端之间，其中所述晶体管和所述第一电阻器位于用于所述电平移位器的所述输入端处接收的输入信号的低频分量的第一信号路径中，且其中所述电容器位于用于所述电平移位器的所述输入端处接收的所述输入信号的高频分量的第二信号路径中。
8.根据权利要求7所述的电平移位器，其特征在于，所述电阻分压器包括多个电阻器和连接到所述电阻器及接地的多个开关。
9.根据权利要求7所述的电平移位器，其特征在于，所述晶体管包括双极结晶体管(BJT)，其中所述晶体管的所述第一端包括所述BJT的发射极端，且其中所述晶体管的所述第二端包括所述BJT的基极端。
10.一种差分电平移位器，其特征在于，包括：
第一晶体管，其连接于所述差分电平移位器的第一输入端和所述差分电平移位器的第一输出端之间；
第一电阻器，其连接于所述第一晶体管的第一端和所述差分电平移位器的所述第一输出端之间；
第一电容器，其连接于所述第一晶体管的第二端和所述差分电平移位器的所述第一输出端之间，其中所述第一电容器连接到所述差分电平移位器的所述第一输入端；
第一电流源，其连接于所述第一电阻器和接地之间；
第二晶体管，其连接于所述差分电平移位器的第二输入端和所述差分电平移位器的第二输出端之间；
第二电阻器，其连接于所述第二晶体管的第一端和所述差分电平移位器的所述第二输出端之间；
第二电容器，其连接于所述第二晶体管的第二端和所述差分电平移位器的所述第二输出端之间，其中所述第二电容器连接到所述差分电平移位器的所述第二输入端；
第二电流源，其连接于所述第二电阻器和接地之间；以及
电阻分压器，其连接于所述第一电阻器和所述第二电阻器之间。
CN202311481717.8A 2022-11-08 2023-11-08 用于高速应用的高速宽带低功率电平移位器 Pending CN118017997A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/983,300 2022-11-08
US17/983,300 US12028071B2 (en) 2022-11-08 2022-11-08 High-speed wide-band low-power level shifter for high-speed applications

Publications (1)

Publication Number Publication Date
CN118017997A true CN118017997A (zh) 2024-05-10

Family

ID=90928366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311481717.8A Pending CN118017997A (zh) 2022-11-08 2023-11-08 用于高速应用的高速宽带低功率电平移位器

Country Status (2)

Country Link
US (1) US12028071B2 (zh)
CN (1) CN118017997A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400196B2 (en) 2006-06-29 2008-07-15 Itt Manufacturing Enterprises, Inc. Ultra wide band, differential input/output, high frequency amplifier in an integrated circuit
US10447507B1 (en) 2018-10-26 2019-10-15 Nxp B.V. Low supply linear equalizer with programmable peaking gain
US10917055B2 (en) 2018-11-08 2021-02-09 Nxp B.V. Wide band buffer with DC level shift and bandwidth extension for wired data communication
US11349463B2 (en) * 2020-10-29 2022-05-31 Nxp B.V. Wideband buffer with DC level shift and bandwidth extension for wired data communication
US11245555B1 (en) * 2020-10-30 2022-02-08 Nxp B.V. Wideband passive buffer with DC level shift for wired data communication

Also Published As

Publication number Publication date
US12028071B2 (en) 2024-07-02
US20240154608A1 (en) 2024-05-09

Similar Documents

Publication Publication Date Title
US9602091B1 (en) Low phase shift, high frequency attenuator
US6094088A (en) Radio frequency switch circuit having resistors connected to back gates of transistors
US6636119B2 (en) Compact cascode radio frequency CMOS power amplifier
EP1748552B1 (en) Current-controlled CMOS (C3MOS) fully differential integrated wideband amplifier/equalizer with adjustable gain and frequency response without additional power or loading
JPH11205188A (ja) 送受信切り換え回路
US7804357B2 (en) Distributed amplifier
US20090039916A1 (en) Systems and Apparatus for Providing a Multi-Mode Memory Interface
CN113472331A (zh) 具有旁路拓扑的射频开关
US7417460B2 (en) Multi-standard transmitter
US11245555B1 (en) Wideband passive buffer with DC level shift for wired data communication
US5708391A (en) High frequency differential filter with CMOS control
US8217719B2 (en) Variable gain RF amplifier
CN114430269A (zh) 用于有线数据通信的宽带缓冲器
CN118017997A (zh) 用于高速应用的高速宽带低功率电平移位器
CA2321571C (en) A differential line driver
US8067984B2 (en) Variable gain circuit
US11019392B2 (en) Methods and apparatus for an output buffer
CN105379110A (zh) 并联谐振电路
US8680938B2 (en) Apparatus and method for equalization
US20100171541A1 (en) Constant phase digital attenuator with on-chip matching circuitry
US6580323B2 (en) Interface circuit for a differential signal
US7148726B2 (en) Digital signal buffer circuit
US20130029627A1 (en) Amplifier and associated receiver
US20080030255A1 (en) Switch circuit and switch device
US20230246660A1 (en) Broadband active coupling method and device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication