CN118012210B - 一种温漂曲率可调节的基准源 - Google Patents

Abstract

本发明涉及基准源技术领域，具体公开了一种温漂曲率可调节的基准源，包括：基准源电路，具有温度补偿结构，设置有一对正负输入反馈点；温度曲率补偿电路，与所述一对正负输入反馈点电连接，用于对所述基准源电路进行曲率补偿，适用于电压型或电流型基准源。本发明提出的温漂曲率可调节的基准源，可对现有的电压/电流型的基准源进行曲率大小和温度转折点调节，实现最优曲率，进而提供更高精度的输出电压，满足了实际应用中高精度电压的需求。

Description

一种温漂曲率可调节的基准源

技术领域

本发明涉及基准源技术领域，具体涉及一种温漂曲率可调节的基准源。

背景技术

基准源是集成电路中一个重要器件，可以为其他电路提供基准电压和基准电流。图1A和图1B示为传统电压/电流型的基准源，它们分别通过调节Ra0、Rb0的大小改变∆Vbe的分量从而实现输出电压的一阶温度系数补偿。

然而，传统电压/电流型的基准源的一阶温度系数补偿，并不能改变基准源随温度变化的曲率大小和形状，进而提供更高精度的输出电压，无法满足高精度低温漂电压的需求。

现有的高精度基准源大部分只包含一阶温漂补偿电路，带曲率补偿的基准源通常需要采用复杂的开关和电流镜电路去产生补偿电流，结构复杂面积大，通常补偿后仍然残留较高的曲率，且随工艺变化比较大。

基于这一技术背景，本发明研究了一种温漂曲率可调节的基准源，将补偿后的曲率进一步降低。

发明内容

针对现有技术的不足，本发明提出一种温漂曲率可调节的基准源，可对现有的电压/电流型的基准源进行曲率大小和温度转折点调节，实现最优曲率，进而提供更高精度的输出电压，满足了实际应用中高精度电压的需求。

为了实现上述目的，本发明提供一种温漂曲率可调节的基准源，包括：

基准源电路，具有温度补偿结构，设置有一对正负输入反馈点；

温度曲率补偿电路，与所述一对正负输入反馈点电连接，用于对所述基准源电路进行曲率补偿，适用于电压型或电流型基准源。

本发明的技术效果包括：

（1）本发明提出的温漂曲率可调节的基准源，可对现有的电压/电流型的基准源进行曲率大小和温度转折点调节，实现最优曲率，进而提供更高精度的输出电压，满足了实际应用中高精度电压的需求。

（2）本发明提出的温漂曲率可调节的基准源，输出温度曲率更低，从而实现更优的温漂性能；通用型很强，适用于各种类型的电压或者电流型结构基准源；且结构简单，面积小，成本低。

本发明的其它特征和优点将在随后具体实施方式部分予以详细说明。

附图说明

通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。

图1A为现有技术中常用电压型基准源电路结构示意图。

图1B为现有技术中常用电流型基准源电路结构示意图。

图2为本发明提出的温漂曲率可调节的基准源中的温度曲率补偿电路的结构示意图。

图3为本发明提出的温漂曲率可调节的基准源中的偏置电流产生电路结构示意图。

图4A为本发明提出的温漂曲率可调节的基准源的一个具体实施方式中温度曲率补偿电路与电压型基准源连接关系示意图。

图4B为本发明提出的温漂曲率可调节的基准源的一个具体实施方式中温度曲率补偿电路与电压型基准源具体连接结构示意图。

图5A为本发明提出的温漂曲率可调节的基准源的另一个具体实施方式中温度曲率补偿电路与电流型基准源连接关系示意图。

图5B为本发明提出的温漂曲率可调节的基准源的另一个具体实施方式中温度曲率补偿电路与电流型基准源具体连接结构示意图。

图6为现有基准源一阶温度补偿曲线示意图。

图7为未作补偿、一阶温度补偿和本发明补偿的基准源输出曲率补偿效果对比示意图。

附图标记说明：

A1-第一放大器，A2-第二放大器；Ra1、Ra2-反馈电阻，Ra0-第一分压电阻，Mb1、Mb2-反馈PMOS管，Mb3-镜像PMOS管，Rb1、Rb2-旁路电阻，Rb0-第二分压电阻，Rb3-第三分压电阻，Q1-第一双极型晶体管，Q2-第二双极型晶体管，Q3第三双极型晶体管，Q4-第四双极型晶体管，PCC-温度曲率补偿电路；

CTM-负温度系数电流镜，CTG-可调负温度系数电流生成结构，ZTG-零温度系数电流生成结构，Biasc1-第一偏压产生结构、Biasc2-第二偏压产生结构，Biascm-电流源结构；

Mnp1、Mnp2-下拉电流NMOS管，Mnm-镜像NMOS管，Mptp1、Mptp2-负温度系数生成PMOS管，Mptn1、Mptn2-负温度系数生成NMOS管，iptat_trim-PTAT修调电流源，Mztp1、Mztp2-零温度系数生成PMOS管，Mztn-零温度系数分压NMOS管，Rzt-零温度系数分压电阻，Qr-反馈双极型晶体管，iptat1-第一PTAT电流源，iptat2-第二PTAT电流源，Mbp1_1、Mbp1_2、Mbp2_1、Mbp2_2-PMOS偏置管，Mbn1、Mbn2-NMOS偏置管，Mmbp1_1、Mmbp1_2、Mmbp2_1、Mmbp2_2-PMOS电流镜偏置管，Qb1、Qb2-双极型偏置管，Rb-偏置电阻，Mscp1_1、Mscp1_2、Mscp2_1、Mscp2_2-串联的PMOS管，Mtrp1_1、Mtrp1_2、Mtrp2_1、Mtrp2_2……Mtrpn_1、Mtrpn_2-PMOS修调管，Mtrn1、Mtrn2-NMOS修调管；

Vref-基准电源输出端，icc_out-曲率补偿电流，ictat_gen-负温度系数电流，iztat_gen-零温度系数电流，iptat_trim正温度系数修调电流，iptat1-第一正温度系数电流，iptat2-第一正温度系数电流，Vdd-电源，k1-修调系数，k2-下拉电流NMOS管与镜像NMOS管的镜像比例。

具体实施方式

下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。

在本发明中，在未作相反说明的情况下，使用的方位词如“上、下”通常是指装置在正常使用状态下的上和下，“内、外”是指相对于装置轮廓而言的。此外，术语“第一、第二、第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一、第二、第三”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

本发明提供一种温漂曲率可调节的基准源，如图2-5B所示，包括：

基准源电路，具有温度补偿结构，设置有一对正负输入反馈点；

温度曲率补偿电路PCC，与所述一对正负输入反馈点电连接，用于对基准源电路进行曲率补偿，适用于电压型或电流型基准源。

本发明中，可现有的电压/电流型的基准源进行曲率大小和温度转折点调节，实现最优曲率，进而提供更高精度的输出电压，满足了实际应用中高精度电压的需求。

根据本发明，基准源电路为电压型基准源电路或电流型基准源电路；

电压型基准源电路包括第一放大器A1、一对反馈电阻Ra1、Ra2、第一分压电阻Ra0、第一双极型晶体管Q1和第二双极型晶体管Q2；

第一放大器A1的同相输入端与一个反馈电阻Ra1的一端电连接，反相输入端与另一个反馈电阻Ra2的一端电连接；

两个反馈电阻Ra1、Ra2的另一端共同与第一放大器A1的输出端电连接；

第一放大器A1的同相输入端还与第一双极型晶体管Q1集电极电连接，反相输入端还经第一分压电阻Ra0与第二双极型晶体管Q2集电极电连接；

第一双极型晶体管Q1和第二双极型晶体管Q2的集电极分别与各自的基极电连接，发射极共同与地电连接；

第一放大器A1的同相输入端和反相输入端作为一对正负输入反馈点，输出端作为基准电源输出端。

根据本发明，电流型基准源电路包括第二放大器A2、一对反馈PMOS管Mb1、Mb2、镜像PMOS管Mb3、一对旁路电阻Rb1、Rb2、第二分压电阻Rb0、第三分压电阻Rb3、第三双极型晶体管Q3和第四双极型晶体管Q4；

第二放大器A2的同相输入端与一个反馈PMOS管Mb2的漏极电连接，反相输入端与另一个反馈PMOS管Mb1的漏极电连接；

两个反馈PMOS管Mb1、Mb2的栅极共同与第二放大器A2的输出端电连接，源极均与电源电连接；

第二放大器A2的反相输入端还与第三双极型晶体管Q3集电极电连接，同相输入端还经第二分压电阻Rb0与第四双极型晶体管Q4集电极电连接；

第三双极型晶体管Q3和第四双极型晶体管Q4的集电极分别与各自的基极电连接，发射极共同与地电连接；

第二放大器A2的同相输入端还与一个旁路电阻Rb1的一端电连接，反相输入端还与另一个旁路电阻Rb2的一端电连接；

两个旁路电阻Rb1、Rb2的另一端均与地电连接；

镜像PMOS管Mb3的源极与电源电连接，漏极与第三分压电阻Rb3的一端电连接，栅极与第二放大器A2的输出端电连接；

第三分压电阻Rb3的另一端与地电连接；

第二放大器A2的同相输入端和反相输入端作为一对正负输入反馈点；

镜像PMOS管Mb3的漏极作为基准电压输出端。

根据本发明，温度曲率补偿电路PCC包括负温度系数电流镜CTM、可调负温度系数电流生成结构CTG和零温度系数电流生成结构ZTG；

负温度系数电流镜CTM包括一对下拉电流NMOS管Mnp1、Mnp2和镜像NMOS管Mnm；

两个下拉电流NMOS管Mnp1、Mnp2的漏极分别与一对正负输入反馈点电连接，栅极与镜像NMOS管Mnm的栅极相互电连接，源极均与地电连接；

镜像NMOS管Mnm的源极均与地电连接，栅极与其自身的漏极电连接。

优选地，可调负温度系数电流生成结构CTG包括一对负温度系数生成PMOS管Mptp1、Mptp2、一对负温度系数生成NMOS管Mptn1、Mptn2和PTAT修调电流源iptat_trim；

两个负温度系数生成PMOS管Mptp1、Mptp2的源极均与电源电连接，栅极相互电连接；

第一个负温度系数生成PMOS管Mptp1的漏极同时与PTAT修调电流源iptat_trim的一端、镜像NMOS管Mnm的漏极电连接，第二个PMOS管的栅极与自身的源极电连接；

PTAT修调电流源iptat_trim的另一端与地电连接；

两个负温度系数生成NMOS管Mptn1、Mptn2的源极均与地电连接，栅极相互电连接；

第一个负温度系数生成NMOS管Mptn1的漏极与第二个负温度系数生成PMOS管Mptp2的漏极电连接；

第二个负温度系数生成NMOS管Mptn2的栅极与自身的源极电连接；

负温度系数电流镜CTM中的负温度系数电流ictat_gen为可调负温度系数电流生成结构CTG中的零温度系数电流iztat_gen与PTAT修调电流源trim的差。

根据本发明，零温度系数电流生成结构ZTG包括一对零温度系数生成PMOS管Mztp1、Mztp2、零温度系数分压NMOS管Mztn、零温度系数分压电阻Rzt、反馈双极型晶体管Qr、第一PTAT电流源iptat1和第二PTAT电流源iptat2；

两个零温度系数生成PMOS管Mztp1、Mztp2的源极均与电源电连接，栅极相互电连接；

第一个零温度系数生成PMOS管Mztp1的漏极、第二PTAT电流源iptat2的一端同时与第二个负温度系数生成NMOS管Mptn2的漏极电连接；

第二个零温度系数生成PMOS管Mztp2的栅极与自身的漏极电连接，漏极与零温度系数分压NMOS管Mztn的漏极电连接；

零温度系数分压NMOS管Mztn的源极同时与零温度系数分压电阻Rzt的一端、反馈双极型晶体管Qr的基极电连接；

零温度系数分压电阻Rzt的另一端、反馈双极型晶体管Qr的发射极极均与地电连接；

第一PTAT电流源iptat1的一端与电源电连接，另一端同时与零温度系数分压NMOS管Mztn的栅极、反馈双极型晶体管Qr的集电极电连接；

反馈双极型晶体管Qr的基极-发射极压差加载到零温度系数分压电阻Rzt上产生负温度系数电流ictat_gen，与第二PTAT电流源iptat2输出相加产生零温度系数电流iztat_gen。

根据本发明，第一PTAT电流源iptat1、第二PTAT电流源iptat2和PTAT修调电流源iptat_trim均通过偏置电流产生电路生成；

偏置电流产生电路包括第一偏压产生结构Biasc1、第二偏压产生结构Biasc2和电流源结构Biascm。

优选地，第一偏压产生结构Biasc1包括两对PMOS偏置管Mbp1_1、Mbp1_2、Mbp2_1、Mbp2_2和一对NMOS偏置管Mbn1、Mbn2；

每对PMOS偏置管Mbp1_1、Mbp1_2或Mbp2_1、Mbp2_2中的第一个PMOS偏置管Mbp1_1、Mbp2_1的源极与电源电连接，漏极与第二个PMOS偏置管Mbp1_2、Mbp2_2的源极对应电连接；

两个NMOS偏置管Mbn1、Mbn2的源极均与地电连接，栅极相互电连接；

第一个NMOS偏置管Mbn1的栅极同时与自身的漏极、第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的漏极电连接，第二个NMOS偏置管Mbn2的漏极与第二对PMOS偏置管Mbp2_1、Mbp2_2中的第二个PMOS偏置管Mbp2_2的漏极电连接；

第二对PMOS偏置管Mbp2_1、Mbp2_2中的第二个PMOS偏置管Mbp2_2的栅极同时与自身的漏极、第二对PMOS偏置管Mbp2_1、Mbp2_2中的第一个PMOS偏置管Mbp2_1的栅极、以及第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接。

根据本发明，第二偏压产生结构Biasc2包括PMOS偏置电流镜、一对双极型偏置管Qb1、Qb2和偏置电阻Rb；

PMOS偏置电流镜包括两对PMOS电流镜偏置管Mmbp1_1、Mmbp1_2、Mmbp2_1、Mmbp2_2；

PMOS电流镜偏置管Mmbp1_1、Mmbp1_2的栅极相互电连接，PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的栅极相互电连接；

第一对PMOS电流镜偏置管Mmbp1_1、Mmbp1_2中的两个PMOS电流镜偏置管Mmbp1_1、Mmbp1_2的源极均与电源电连接，漏极分别与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的两个PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的源极电连接，栅极同时与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第二个PMOS电流镜偏置管Mmbp2_2的漏极、第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接；

第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第一PMOS电流镜偏置管Mmbp2_1的漏极与第一个双极型偏置管Qb1的集电极电连接；

一对双极型偏置管Qb1、Qb2中的两个双极型偏置管Qb1、Qb2的基极相互电连接；

第一个双极型偏置管Qb1的基极与自身的集电极电连接，发射极与地电连接；

第二个双极型偏置管Qb2的集电极与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第二PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的漏极电连接，发射极与偏置电阻Rb的一端电连接；

偏置电阻Rb的另一端与地电连接。

根据本发明，电流源结构Biascm包括第一PTAT电流源iptat1、第二PTAT电流源iptat2和PTAT修调电流源iptat_trim；

第一PTAT电流源iptat1、第二PTAT电流源iptat2均为一对串联的PMOS管Mscp1_1、Mscp1_2，Mscp2_1、Mscp2_2；

每对串联的PMOS管Mscp1_1、Mscp1_2，Mscp2_1、Mscp2_2中的第一个PMOS管Mscp1_1、Mscp2_1的源极与电源电连接，漏极与其中的第二个PMOS管Mscp1_2，Mscp2_2的源极电连接，栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接，第二个PMOS管的栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接，漏极为电流源出端；

PTAT修调电流源iptat_trim包括多对PMOS修调管Mtrp1_1、Mtrp1_2、Mtrp2_1、Mtrp2_2……Mtrpn_1、Mtrpn_2和一对NMOS修调管Mtrn1、Mtrn2；

每对PMOS修调管中的第一个PMOS修调管Mtrp1_1、Mtrp2_1、……Mtrpn_1的源极与电源电连接，漏极与其中的第二个PMOS修调管Mtrp1_2、Mtrp2_2……Mtrpn_2的源极电连接，栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接；

每对PMOS修调管中的第二个PMOS修调管Mtrp1_2、Mtrp2_2……Mtrpn_2的漏极与第一个NMOS修调管Mtrn1的漏极电连接；

两个NMOS修调管Mtrn1、Mtrn2的栅极相互电连接；

第一个NMOS修调管Mtrn1的栅极与自身的漏极电连接，第二个NMOS修调管Mtrn2的漏极为电流拉入端；

多对PMOS修调管Mtrp1_1、Mtrp1_2、Mtrp2_1、Mtrp2_2……Mtrpn_1、Mtrpn_2中的至少一对PMOS修调管的第二个PMOS修调管的栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接，其余对PMOS修调管中的第二个PMOS修调管的栅极浮空。

本发明中，输出温度曲率更低，从而实现更优的温漂性能；通用型很强，适用于各种类型的电压或者电流型结构基准源；且结构简单，面积小，成本低。

本发明中，图1A和图1B所示为传统电压/电流型的基准源，它们Bandgap（带隙基准）温漂补偿的基本公式为：

；

其中，Vbe为双极性晶体管基极和发射极之间的电压，具有负温度系数特性，且含有温度非线性项(曲率）；

；

为两个双极性晶体管基极和发射极之间的电压之差，具有正温度系数特性；

和/>按照一定比例叠加后得到零温度系数的参考电压，如下式所示：

；

该公式中一阶温度系数被补偿，残留非线性曲率，补偿曲线如图6所示；

图1A所示为传统电压型的基准源，图1B所示为传统电流型的基准源，它们分别通过调节Ra0、Rb0的大小改变∆Vbe的分量从而实现输出电压的一阶温度系数补偿；

不考虑运放的Offset，电压型基准源的输出公式分为：

，其中Ra1=Ra2；

电流型基准源的输出公式为：

，其中Rb1=Rb2。

本发明中，CTAT(complementary to absolute temperature)表示与绝对温度互补，为负温度系数；PTAT(proportional to absolute temperaute)表示与温度成正比，为正温度系数；ZTAT(zero to absolute temperature)表示不随温度变化，为零温度系数。

本发明中，利用图2和图3所示的温度曲率补偿电路PCC、偏置电流产生电路对图1A和图1B所示的传统电压/电流型的基准源分别进行补偿，具体补偿电路如图4A、图4B、图5A和图5B；

图4A和图4B为对传统电压型的基准源进行补偿，补偿计算公式为：

；

图5A和图5B为对传统电流型的基准源进行补偿，补偿计算公式为：

；

如图4B和5B所示，通过iztat_gen电流与斜率可调的iptat电流相减产生斜率可变的icc_out电流流入/流出基准源电路，从而改变基准源随温度变化的曲率大小和形状；调节电流镜比例k2大小改变icc_out绝对值大小去改变基准源曲率高低；调节修调系数k1大小改变icc_out斜率去改变基准源曲率的温度转折点，如图7所示，采用本发明的温度曲率补偿电路PCC能让基准源输出温度曲率更低，从而实现更优的温漂性能。

下面通过一个具体实施例对本发明进行更详细的说明。

实施例1

如图4A、4B所示，本实施例提供一种温漂曲率可调节的基准源，用于对传统电压型基准源进行补偿，包括：

基准源电路，具有温度补偿结构，设置有一对正负输入反馈点；

温度曲率补偿电路PCC，与一对正负输入反馈点电连接，用于对基准源电路进行曲率补偿，适用于电压型或电流型基准源；

本实施例中，基准源电路为电压型基准源电路；

电压型基准源电路包括第一放大器A1、一对反馈电阻Ra1、Ra2、第一分压电阻Ra0、第一双极型晶体管Q1和第二双极型晶体管Q2；

第一放大器A1的同相输入端与一个反馈电阻Ra1的一端电连接，反相输入端与另一个反馈电阻Ra2的一端电连接；

两个反馈电阻Ra1、Ra2的另一端共同与第一放大器A1的输出端电连接；

第一放大器A1的同相输入端还与第一双极型晶体管Q1集电极电连接，反相输入端还经第一分压电阻Ra0与第二双极型晶体管Q2集电极电连接；

第一双极型晶体管Q1和第二双极型晶体管Q2的集电极分别与各自的基极电连接，发射极共同与地电连接；

第一放大器A1的同相输入端和反相输入端作为一对正负输入反馈点，输出端作为基准电源输出端；

本实施例中，温度曲率补偿电路PCC包括负温度系数电流镜CTM、可调负温度系数电流生成结构CTG和零温度系数电流生成结构ZTG；

负温度系数电流镜CTM包括一对下拉电流NMOS管Mnp1、Mnp2和镜像NMOS管Mnm；

两个下拉电流NMOS管Mnp1、Mnp2的漏极分别与一对正负输入反馈点电连接，栅极与镜像NMOS管Mnm的栅极相互电连接，源极均与地电连接；

镜像NMOS管Mnm的源极均与地电连接，栅极与其自身的漏极电连接；

可调负温度系数电流生成结构CTG包括一对负温度系数生成PMOS管Mptp1、Mptp2、一对负温度系数生成NMOS管Mptn1、Mptn2和PTAT修调电流源iptat_trim；

两个负温度系数生成PMOS管Mptp1、Mptp2的源极均与电源电连接，栅极相互电连接；

第一个负温度系数生成PMOS管Mptp1的漏极同时与PTAT修调电流源iptat_trim的一端、镜像NMOS管Mnm的漏极电连接，第二个PMOS管的栅极与自身的源极电连接；

PTAT修调电流源iptat_trim的另一端与地电连接；

两个负温度系数生成NMOS管Mptn1、Mptn2的源极均与地电连接，栅极相互电连接；

第一个负温度系数生成NMOS管Mptn1的漏极与第二个负温度系数生成PMOS管Mptp2的漏极电连接；

第二个负温度系数生成NMOS管Mptn2的栅极与自身的源极电连接；

负温度系数电流镜CTM中的负温度系数电流ictat_gen为可调负温度系数电流生成结构CTG中的零温度系数电流iztat_gen与PTAT修调电流源trim的差；

零温度系数电流生成结构ZTG包括一对零温度系数生成PMOS管Mztp1、Mztp2、零温度系数分压NMOS管Mztn、零温度系数分压电阻Rzt、反馈双极型晶体管Qr、第一PTAT电流源iptat1和第二PTAT电流源iptat2；

两个零温度系数生成PMOS管Mztp1、Mztp2的源极均与电源电连接，栅极相互电连接；

第一个零温度系数生成PMOS管Mztp1的漏极、第二PTAT电流源iptat2的一端同时与第二个负温度系数生成NMOS管Mptn2的漏极电连接；

第二个零温度系数生成PMOS管Mztp2的栅极与自身的漏极电连接，漏极与零温度系数分压NMOS管Mztn的漏极电连接；

零温度系数分压NMOS管Mztn的源极同时与零温度系数分压电阻Rzt的一端、反馈双极型晶体管Qr的基极电连接；

零温度系数分压电阻Rzt的另一端、反馈双极型晶体管Qr的发射极极均与地电连接；

第一PTAT电流源iptat1的一端与电源电连接，另一端同时与零温度系数分压NMOS管Mztn的栅极、反馈双极型晶体管Qr的集电极电连接；

反馈双极型晶体管Qr的基极-发射极压差加载到零温度系数分压电阻Rzt上产生负温度系数电流ictat_gen，与第二PTAT电流源iptat2输出相加产生零温度系数电流iztat_gen；

第一PTAT电流源iptat1、第二PTAT电流源iptat2和PTAT修调电流源iptat_trim均通过偏置电流产生电路生成；

偏置电流产生电路包括第一偏压产生结构Biasc1、第二偏压产生结构Biasc2和电流源结构Biascm；

本实施例中，第一偏压产生结构Biasc1包括两对PMOS偏置管Mbp1_1、Mbp1_2、Mbp2_1、Mbp2_2和一对NMOS偏置管Mbn1、Mbn2；

每对PMOS偏置管Mbp1_1、Mbp1_2或Mbp2_1、Mbp2_2中的第一个PMOS偏置管Mbp1_1、Mbp2_1的源极与电源电连接，漏极与第二个PMOS偏置管Mbp1_2、Mbp2_2的源极对应电连接；

两个NMOS偏置管Mbn1、Mbn2的源极均与地电连接，栅极相互电连接；

第一个NMOS偏置管Mbn1的栅极同时与自身的漏极、第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的漏极电连接，第二个NMOS偏置管Mbn2的漏极与第二对PMOS偏置管Mbp2_1、Mbp2_2中的第二个PMOS偏置管Mbp2_2的漏极电连接；

第二对PMOS偏置管Mbp2_1、Mbp2_2中的第二个PMOS偏置管Mbp2_2的栅极同时与自身的漏极、第二对PMOS偏置管Mbp2_1、Mbp2_2中的第一个PMOS偏置管Mbp2_1的栅极、以及第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接；

第二偏压产生结构Biasc2包括PMOS偏置电流镜、一对双极型偏置管Qb1、Qb2和偏置电阻Rb；

PMOS偏置电流镜包括两对PMOS电流镜偏置管Mmbp1_1、Mmbp1_2、Mmbp2_1、Mmbp2_2；

PMOS电流镜偏置管Mmbp1_1、Mmbp1_2的栅极相互电连接，PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的栅极相互电连接；

第一对PMOS电流镜偏置管Mmbp1_1、Mmbp1_2中的两个PMOS电流镜偏置管Mmbp1_1、Mmbp1_2的源极均与电源电连接，漏极分别与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的两个PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的源极电连接，栅极同时与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第二个PMOS电流镜偏置管Mmbp2_2的漏极、第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接；

第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第一PMOS电流镜偏置管Mmbp2_1的漏极与第一个双极型偏置管Qb1的集电极电连接；

一对双极型偏置管Qb1、Qb2中的两个双极型偏置管Qb1、Qb2的基极相互电连接；

第一个双极型偏置管Qb1的基极与自身的集电极电连接，发射极与地电连接；

第二个双极型偏置管Qb2的集电极与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第二PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的漏极电连接，发射极与偏置电阻Rb的一端电连接；

偏置电阻Rb的另一端与地电连接；

电流源结构Biascm包括第一PTAT电流源iptat1、第二PTAT电流源iptat2和PTAT修调电流源iptat_trim；

第一PTAT电流源iptat1、第二PTAT电流源iptat2均为一对串联的PMOS管Mscp1_1、Mscp1_2，Mscp2_1、Mscp2_2；

每对串联的PMOS管Mscp1_1、Mscp1_2，Mscp2_1、Mscp2_2中的第一个PMOS管Mscp1_1、Mscp2_1的源极与电源电连接，漏极与其中的第二个PMOS管Mscp1_2，Mscp2_2的源极电连接，栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接，第二个PMOS管的栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接，漏极为电流源出端；

本实施例中，PTAT修调电流源iptat_trim包括四对PMOS修调管Mtrp1_1、Mtrp1_2、Mtrp2_1、Mtrp2_2……Mtrp4_1、Mtrp4_2和一对NMOS修调管Mtrn1、Mtrn2；

每对PMOS修调管中的第一个PMOS修调管Mtrp1_1、Mtrp2_1、……Mtrp4_1的源极与电源电连接，漏极与其中的第二个PMOS修调管Mtrp1_2、Mtrp2_2……Mtrp4_2的源极电连接，栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接；

每对PMOS修调管中的第二个PMOS修调管Mtrp1_2、Mtrp2_2……Mtrp4_2的漏极与第一个NMOS修调管Mtrn1的漏极电连接；

两个NMOS修调管Mtrn1、Mtrn2的栅极相互电连接；

第一个NMOS修调管Mtrn1的栅极与自身的漏极电连接，第二个NMOS修调管Mtrn2的漏极为电流拉入端；

四对PMOS修调管Mtrp1_1、Mtrp1_2、Mtrp2_1、Mtrp2_2……Mtrpn_1、Mtrpn_2中的第一对PMOS修调管Mtrp1_1、Mtrp1_2的第二个PMOSMtrp1_2修调管的栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接，其余对PMOS修调管中的第二个PMOS修调管的栅极浮空，得到最优修调系数k1。

实施例2

如图5A、5B所示，本实施例提供一种温漂曲率可调节的基准源，用于对传统电流型基准源进行补偿，包括：

基准源电路，具有温度补偿结构，设置有一对正负输入反馈点；

温度曲率补偿电路PCC，与一对正负输入反馈点电连接，用于对基准源电路进行曲率补偿，适用于电压型或电流型基准源；

本实施例中，基准源电路为电流型基准源电路；

电流型基准源电路包括第二放大器A2、一对反馈PMOS管Mb1、Mb2、镜像PMOS管Mb3、一对旁路电阻Rb1、Rb2、第二分压电阻Rb0、第三分压电阻Rb3、第三双极型晶体管Q3和第四双极型晶体管Q4；

第二放大器A2的同相输入端与一个反馈PMOS管Mb2的漏极电连接，反相输入端与另一个反馈PMOS管Mb1的漏极电连接；

两个反馈PMOS管Mb1、Mb2的栅极共同与第二放大器A2的输出端电连接，源极均与电源电连接；

第二放大器A2的反相输入端还与第三双极型晶体管Q3集电极电连接，同相输入端还经第二分压电阻Rb0与第四双极型晶体管Q4集电极电连接；

第三双极型晶体管Q3和第四双极型晶体管Q4的集电极分别与各自的基极电连接，发射极共同与地电连接；

第二放大器A2的同相输入端还与一个旁路电阻Rb1的一端电连接，反相输入端还与另一个旁路电阻Rb2的一端电连接；

两个旁路电阻Rb1、Rb2的另一端均与地电连接；

镜像PMOS管Mb3的源极与电源电连接，漏极与第三分压电阻Rb3的一端电连接，栅极与第二放大器A2的输出端电连接；

第三分压电阻Rb3的另一端与地电连接；

第二放大器A2的同相输入端和反相输入端作为一对正负输入反馈点；

镜像PMOS管Mb3的漏极作为基准电压输出端；

温度曲率补偿电路PCC包括负温度系数电流镜CTM、可调负温度系数电流生成结构CTG和零温度系数电流生成结构ZTG；

负温度系数电流镜CTM包括一对下拉电流NMOS管Mnp1、Mnp2和镜像NMOS管Mnm；

两个下拉电流NMOS管Mnp1、Mnp2的漏极分别与一对正负输入反馈点电连接，栅极与镜像NMOS管Mnm的栅极相互电连接，源极均与地电连接；

镜像NMOS管Mnm的源极均与地电连接，栅极与其自身的漏极电连接；

可调负温度系数电流生成结构CTG包括一对负温度系数生成PMOS管Mptp1、Mptp2、一对负温度系数生成NMOS管Mptn1、Mptn2和PTAT修调电流源iptat_trim；

两个负温度系数生成PMOS管Mptp1、Mptp2的源极均与电源电连接，栅极相互电连接；

第一个负温度系数生成PMOS管Mptp1的漏极同时与PTAT修调电流源iptat_trim的一端、镜像NMOS管Mnm的漏极电连接，第二个PMOS管的栅极与自身的源极电连接；

PTAT修调电流源iptat_trim的另一端与地电连接；

两个负温度系数生成NMOS管Mptn1、Mptn2的源极均与地电连接，栅极相互电连接；

第一个负温度系数生成NMOS管Mptn1的漏极与第二个负温度系数生成PMOS管Mptp2的漏极电连接；

第二个负温度系数生成NMOS管Mptn2的栅极与自身的源极电连接；

负温度系数电流镜CTM中的负温度系数电流ictat_gen为可调负温度系数电流生成结构CTG中的零温度系数电流iztat_gen与PTAT修调电流源trim的差；

零温度系数电流生成结构ZTG包括一对零温度系数生成PMOS管Mztp1、Mztp2、零温度系数分压NMOS管Mztn、零温度系数分压电阻Rzt、反馈双极型晶体管Qr、第一PTAT电流源iptat1和第二PTAT电流源iptat2；

两个零温度系数生成PMOS管Mztp1、Mztp2的源极均与电源电连接，栅极相互电连接；

第一个零温度系数生成PMOS管Mztp1的漏极、第二PTAT电流源iptat2的一端同时与第二个负温度系数生成NMOS管Mptn2的漏极电连接；

第二个零温度系数生成PMOS管Mztp2的栅极与自身的漏极电连接，漏极与零温度系数分压NMOS管Mztn的漏极电连接；

零温度系数分压NMOS管Mztn的源极同时与零温度系数分压电阻Rzt的一端、反馈双极型晶体管Qr的基极电连接；

零温度系数分压电阻Rzt的另一端、反馈双极型晶体管Qr的发射极极均与地电连接；

第一PTAT电流源iptat1的一端与电源电连接，另一端同时与零温度系数分压NMOS管Mztn的栅极、反馈双极型晶体管Qr的集电极电连接；

反馈双极型晶体管Qr的基极-发射极压差加载到零温度系数分压电阻Rzt上产生负温度系数电流ictat_gen，与第二PTAT电流源iptat2输出相加产生零温度系数电流iztat_gen；

本实施例中，第一PTAT电流源iptat1、第二PTAT电流源iptat2和PTAT修调电流源iptat_trim均通过偏置电流产生电路生成；

偏置电流产生电路包括第一偏压产生结构Biasc1、第二偏压产生结构Biasc2和电流源结构Biascm；

第一偏压产生结构Biasc1包括两对PMOS偏置管Mbp1_1、Mbp1_2、Mbp2_1、Mbp2_2和一对NMOS偏置管Mbn1、Mbn2；

每对PMOS偏置管Mbp1_1、Mbp1_2或Mbp2_1、Mbp2_2中的第一个PMOS偏置管Mbp1_1、Mbp2_1的源极与电源电连接，漏极与第二个PMOS偏置管Mbp1_2、Mbp2_2的源极对应电连接；

两个NMOS偏置管Mbn1、Mbn2的源极均与地电连接，栅极相互电连接；

第一个NMOS偏置管Mbn1的栅极同时与自身的漏极、第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的漏极电连接，第二个NMOS偏置管Mbn2的漏极与第二对PMOS偏置管Mbp2_1、Mbp2_2中的第二个PMOS偏置管Mbp2_2的漏极电连接；

第二对PMOS偏置管Mbp2_1、Mbp2_2中的第二个PMOS偏置管Mbp2_2的栅极同时与自身的漏极、第二对PMOS偏置管Mbp2_1、Mbp2_2中的第一个PMOS偏置管Mbp2_1的栅极、以及第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接；

第二偏压产生结构Biasc2包括PMOS偏置电流镜、一对双极型偏置管Qb1、Qb2和偏置电阻Rb；

PMOS偏置电流镜包括两对PMOS电流镜偏置管Mmbp1_1、Mmbp1_2、Mmbp2_1、Mmbp2_2；

PMOS电流镜偏置管Mmbp1_1、Mmbp1_2的栅极相互电连接，PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的栅极相互电连接；

第一对PMOS电流镜偏置管Mmbp1_1、Mmbp1_2中的两个PMOS电流镜偏置管Mmbp1_1、Mmbp1_2的源极均与电源电连接，漏极分别与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的两个PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的源极电连接，栅极同时与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第二个PMOS电流镜偏置管Mmbp2_2的漏极、第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接；

第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第一PMOS电流镜偏置管Mmbp2_1的漏极与第一个双极型偏置管Qb1的集电极电连接；

一对双极型偏置管Qb1、Qb2中的两个双极型偏置管Qb1、Qb2的基极相互电连接；

第一个双极型偏置管Qb1的基极与自身的集电极电连接，发射极与地电连接；

第二个双极型偏置管Qb2的集电极与第二对PMOS电流镜偏置管Mmbp2_1、Mmbp2_2中的第二PMOS电流镜偏置管Mmbp2_1、Mmbp2_2的漏极电连接，发射极与偏置电阻Rb的一端电连接；

偏置电阻Rb的另一端与地电连接；

本实施例中，电流源结构Biascm包括第一PTAT电流源iptat1、第二PTAT电流源iptat2和PTAT修调电流源iptat_trim；

第一PTAT电流源iptat1、第二PTAT电流源iptat2均为一对串联的PMOS管Mscp1_1、Mscp1_2，Mscp2_1、Mscp2_2；

每对串联的PMOS管Mscp1_1、Mscp1_2，Mscp2_1、Mscp2_2中的第一个PMOS管Mscp1_1、Mscp2_1的源极与电源电连接，漏极与其中的第二个PMOS管Mscp1_2，Mscp2_2的源极电连接，栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接，第二个PMOS管的栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接，漏极为电流源出端；

PTAT修调电流源iptat_trim包括三对PMOS修调管Mtrp1_1、Mtrp1_2、Mtrp2_1、Mtrp2_2、Mtrp3_1、Mtrp3_2和一对NMOS修调管Mtrn1、Mtrn2；每对PMOS修调管中的第一个PMOS修调管Mtrp1_1、Mtrp2_1、Mtrp3_1的源极与电源电连接，漏极与其中的第二个PMOS修调管Mtrp1_2、Mtrp2_2、Mtrp3_2的源极电连接，栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第一个PMOS偏置管Mbp1_1的栅极电连接；

每对PMOS修调管中的第二个PMOS修调管Mtrp1_2、Mtrp2_2、Mtrp3_2的漏极与第一个NMOS修调管Mtrn1的漏极电连接；

两个NMOS修调管Mtrn1、Mtrn2的栅极相互电连接；

第一个NMOS修调管Mtrn1的栅极与自身的漏极电连接，第二个NMOS修调管Mtrn2的漏极为电流拉入端；

三对PMOS修调管Mtrp1_1、Mtrp1_2、Mtrp2_1、Mtrp2_2、Mtrp3_1、Mtrp3_2中的两对PMOS修调管的第二个PMOS修调管的栅极与第一对PMOS偏置管Mbp1_1、Mbp1_2中的第二个PMOS偏置管Mbp1_2的栅极电连接，其余一对PMOS修调管中的第二个PMOS修调管的栅极浮空，得到最优修调系数k1。

本发明实施例中温漂曲率可调节的基准源，可对现有的电压/电流型的基准源进行曲率大小和温度转折点调节，实现最优曲率，进而提供更高精度的输出电压，满足了实际应用中高精度电压的需求。

以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (5)

1.一种温漂曲率可调节的基准源，其特征在于，包括：

基准源电路，具有温度补偿结构，设置有一对正负输入反馈点；

温度曲率补偿电路，与所述一对正负输入反馈点电连接，用于对所述基准源电路进行曲率补偿，适用于电压型或电流型基准源；

所述基准源电路为电压型基准源电路或电流型基准源电路；

所述电压型基准源电路包括第一放大器、一对反馈电阻、第一分压电阻、第一双极型晶体管和第二双极型晶体管；

所述第一放大器的同相输入端与一个反馈电阻的一端电连接，反相输入端与另一个反馈电阻的一端电连接；

两个反馈电阻的另一端共同与所述第一放大器的输出端电连接；

所述第一放大器的同相输入端还与所述第一双极型晶体管集电极电连接，反相输入端还经所述第一分压电阻与所述第二双极型晶体管集电极电连接；

所述第一双极型晶体管和第二双极型晶体管的集电极分别与各自的基极电连接，发射极共同与地电连接；

所述第一放大器的同相输入端和反相输入端作为所述一对正负输入反馈点，输出端作为基准电源输出端；

所述电流型基准源电路包括第二放大器、一对反馈PMOS管、镜像PMOS管、一对旁路电阻、第二分压电阻、第三分压电阻、第三双极型晶体管和第四双极型晶体管；

所述第二放大器的同相输入端与一个反馈PMOS管的漏极电连接，反相输入端与另一个反馈PMOS管的漏极电连接；

两个反馈PMOS管的栅极共同与所述第二放大器的输出端电连接，源极均与电源电连接；

所述第二放大器的反相输入端还与所述第三双极型晶体管集电极电连接，同相输入端还经所述第二分压电阻与所述第四双极型晶体管集电极电连接；

所述第三双极型晶体管和第四双极型晶体管的集电极分别与各自的基极电连接，发射极共同与地电连接；

所述第二放大器的同相输入端还与一个旁路电阻的一端电连接，反相输入端还与另一个旁路电阻的一端电连接；

两个旁路电阻的另一端均与地电连接；

所述镜像PMOS管的源极与电源电连接，漏极与所述第三分压电阻的一端电连接，栅极与所述第二放大器的输出端电连接；

所述第三分压电阻的另一端与地电连接；

所述第二放大器的同相输入端和反相输入端作为所述一对正负输入反馈点；

所述镜像PMOS管的漏极作为基准电压输出端；

所述温度曲率补偿电路包括负温度系数电流镜、可调负温度系数电流生成结构和零温度系数电流生成结构；

所述负温度系数电流镜包括一对下拉电流NMOS管和镜像NMOS管；

两个下拉电流NMOS管的漏极分别与所述一对正负输入反馈点电连接，栅极与所述镜像NMOS管的栅极相互电连接，源极均与地电连接；

所述镜像NMOS管的源极均与地电连接，栅极与其自身的漏极电连接；

所述可调负温度系数电流生成结构包括一对负温度系数生成PMOS管、一对负温度系数生成NMOS管和PTAT修调电流源；

两个负温度系数生成PMOS管的源极均与电源电连接，栅极相互电连接；

第一个负温度系数生成PMOS管的漏极同时与所述PTAT修调电流源的一端、所述镜像NMOS管的漏极电连接，第二个PMOS管的栅极与自身的源极电连接；

所述PTAT修调电流源的另一端与地电连接；

两个负温度系数生成NMOS管的源极均与地电连接，栅极相互电连接；

第一个负温度系数生成NMOS管的漏极与第二个负温度系数生成PMOS管的漏极电连接；

第二个负温度系数生成NMOS管的栅极与自身的源极电连接；

所述负温度系数电流镜中的负温度系数电流为所述可调负温度系数电流生成结构中的零温度系数电流与所述PTAT修调电流源的差；

所述零温度系数电流生成结构包括一对零温度系数生成PMOS管、零温度系数分压NMOS管、零温度系数分压电阻、反馈双极型晶体管、第一PTAT电流源和第二PTAT电流源；

两个零温度系数生成PMOS管的源极均与电源电连接，栅极相互电连接；

第一个零温度系数生成PMOS管的漏极、第二PTAT电流源的一端同时与所述第二个负温度系数生成NMOS管的漏极电连接；

第二个零温度系数生成PMOS管的栅极与自身的漏极电连接，漏极与所述零温度系数分压NMOS管的漏极电连接；

所述零温度系数分压NMOS管的源极同时与所述零温度系数分压电阻的一端、所述反馈双极型晶体管的基极电连接；

所述零温度系数分压电阻的另一端、所述反馈双极型晶体管的发射极极均与地电连接；

所述第一PTAT电流源的一端与电源电连接，另一端同时与所述零温度系数分压NMOS管的栅极、所述反馈双极型晶体管的集电极电连接；

所述反馈双极型晶体管的基极-发射极压差加载到所述零温度系数分压电阻上产生负温度系数电流，与所述第二PTAT电流源输出相加产生零温度系数电流。

2.根据权利要求1所述的基准源，其特征在于，所述第一PTAT电流源、第二PTAT电流源和PTAT修调电流源均通过偏置电流产生电路生成；

所述偏置电流产生电路包括第一偏压产生结构、第二偏压产生结构和电流源结构。

3.根据权利要求2所述的基准源，其特征在于，所述第一偏压产生结构包括两对PMOS偏置管和一对NMOS偏置管；

每对PMOS偏置管中的第一个PMOS偏置管的源极与电源电连接，漏极与第二个PMOS偏置管的源极电连接；

两个NMOS偏置管的源极均与地电连接，栅极相互电连接；

第一个NMOS偏置管的栅极同时与自身的漏极、第一对PMOS偏置管中的第二个PMOS偏置管的漏极电连接，第二个NMOS偏置管的漏极与第二对PMOS偏置管中的第二个PMOS偏置管的漏极电连接；

第二对PMOS偏置管中的第二个PMOS偏置管的栅极同时与自身的漏极、第二对PMOS偏置管中的第一个PMOS偏置管的栅极、以及第一对PMOS偏置管中的第二个PMOS偏置管的栅极电连接。

4.根据权利要求3所述的基准源，其特征在于，所述第二偏压产生结构包括PMOS偏置电流镜、一对双极型偏置管和偏置电阻；

所述PMOS偏置电流镜包括两对PMOS电流镜偏置管；

每对PMOS电流镜偏置管中的两个PMOS电流镜偏置管的栅极相互电连接；

第一对PMOS电流镜偏置管中的两个PMOS电流镜偏置管的源极均与电源电连接，漏极分别与第二对PMOS电流镜偏置管中的两个PMOS电流镜偏置管的源极电连接，栅极同时与第二对PMOS电流镜偏置管中的第二个PMOS电流镜偏置管的漏极、第一对PMOS偏置管中的第一个PMOS偏置管的栅极电连接；

第二对PMOS电流镜偏置管中的第一PMOS电流镜偏置管的漏极与第一个双极型偏置管的集电极电连接；

所述一对双极型偏置管中的两个双极型偏置管的基极相互电连接；

第一个双极型偏置管的基极与自身的集电极电连接，发射极与地电连接；

第二个双极型偏置管的集电极与第二对PMOS电流镜偏置管中的第二PMOS电流镜偏置管的漏极电连接，发射极与所述偏置电阻的一端电连接；

所述偏置电阻的另一端与地电连接。

5.根据权利要求4所述的基准源，其特征在于，所述电流源结构包括第一PTAT电流源、第二PTAT电流源和PTAT修调电流源；

所述第一PTAT电流源、第二PTAT电流源均为一对串联的PMOS管；

每对串联的PMOS管中的第一个PMOS管的源极与电源电连接，漏极与其中的第二个PMOS管的源极电连接，栅极与第一对PMOS偏置管中的第一个PMOS偏置管的栅极电连接，第二个PMOS管的栅极与第一对PMOS偏置管中的第二个PMOS偏置管的栅极电连接，漏极为电流源出端；

PTAT修调电流源包括多对PMOS修调管和一对NMOS修调管；

每对PMOS修调管中的第一个PMOS修调管的源极与电源电连接，漏极与其中的第二个PMOS修调管的源极电连接，栅极与第一对PMOS偏置管中的第一个PMOS偏置管的栅极电连接；

每对PMOS修调管中的第二个PMOS修调管的漏极与第一个NMOS修调管的漏极电连接；

两个NMOS修调管的栅极相互电连接；

所述第一个NMOS修调管的栅极与自身的漏极电连接，第二个NMOS修调管的漏极为电流拉入端；

多对PMOS修调管中的至少一对PMOS修调管的第二个PMOS修调管的栅极与第一对PMOS偏置管中的第二个PMOS偏置管的栅极电连接，其余对PMOS修调管中的第二个PMOS修调管的栅极浮空。