CN117990999A - Esd检测方法及装置、芯片 - Google Patents
Esd检测方法及装置、芯片 Download PDFInfo
- Publication number
- CN117990999A CN117990999A CN202211349080.2A CN202211349080A CN117990999A CN 117990999 A CN117990999 A CN 117990999A CN 202211349080 A CN202211349080 A CN 202211349080A CN 117990999 A CN117990999 A CN 117990999A
- Authority
- CN
- China
- Prior art keywords
- speed
- path high
- signal
- time
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 78
- 230000008859 change Effects 0.000 claims abstract description 21
- 230000005540 biological transmission Effects 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract 4
- 230000003111 delayed effect Effects 0.000 claims description 22
- 238000005070 sampling Methods 0.000 claims description 16
- 230000007704 transition Effects 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 17
- 230000002159 abnormal effect Effects 0.000 description 10
- 230000006378 damage Effects 0.000 description 8
- 230000005611 electricity Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 238000012372 quality testing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种ESD检测方法及装置、芯片，该方法包括：在MIPI接口退出高速数据传输状态时，分别获取时钟通路高速使能信号和数据通路高速使能信号发生电平改变的时间；根据所述时钟通路高速使能信号和所述数据通路高速使能信号发生电平改变的时间的相对关系，确定是否发生了ESD。通过本发明方案，可以对发生的ESD进行实时、准确地检测，进而保证电子产品或芯片或元件等的正常运行。
Description
技术领域
本发明涉及静电放电检测技术领域，具体地涉及一种ESD检测方法及装置，还涉及一种芯片。
背景技术
静电是一种客观存在的自然现象，产生的方式有多种，比如接触、摩擦、电器间感应等。静电的特点是长时间积聚、高电压、低电量、小电流和作用时间短。摩擦起电和人体静电是电子工业中的两大危害，常常造成电子电器产品运行不稳定，甚至损坏。
ESD(Electro-Static discharge，静电放电)对电子产品造成的破坏和损伤有突发性损伤和潜在性损伤两种。所谓突发性损伤，指的是器件被严重损坏，功能丧失，这种损伤通常能够在生产过程中的质量检测中能够发现。而潜在性损伤指的是器件部分被损，功能尚未丧失，且在生产过程的检测中不能发现，但在使用当中会使产品变得不稳定，时好时坏，因而对产品质量构成更大的危害。这两种损伤中，潜在性损伤占据的比例更大，因此如何更有效地检测ESD是否发生，对电子产品或芯片或元件等的质量及正常运行有着极其重要的作用。
显示驱动芯片是许多电子产品比如手机等移动终端的关键芯片，在现有技术中，一般通过周期性读取芯片内部标志寄存器或者TE(Tearing Effect，撕裂效应)信号的方法来判断ESD是否发生。这种检测方法主要存在以下两个问题：一是因为检测周期是固定的，不能使芯片在ESD发生时及时做出反应；二是可能出现ESD发生而内部标志寄存器或者TE信号没有损坏的情况，产生漏检。
发明内容
本发明实施例提供一种ESD检测方法及装置、芯片，以解决现有的ESD检测方法存在的检测不及时以及漏检的问题。
一方面，本发明实施例提供一种ESD检测方法，所述方法包括：
在MIPI接口退出高速数据传输状态时，分别获取时钟通路高速使能信号和数据通路高速使能信号发生电平改变的时间；
根据所述时钟通路高速使能信号和所述数据通路高速使能信号发生电平改变的时间的相对关系，确定是否发生了ESD。
可选地，所述根据所述时钟通路高速使能信号和所述数据通路高速使能信号发生电平改变的时间的相对关系，确定是否发生了ESD包括：
如果所述时钟通路高速使能信号发生电平改变的时间超前或者等同所述数据通路高速使能信号发生电平改变的时间，则确定发生了ESD；
如果所述时钟通路高速使能信号发生电平改变的时间滞后所述数据通路高速使能信号发生电平改变的时间、并且两者的间隔时间小于第一时间，则确定发生了ESD。
另一方面，本发明实施例还提供一种ESD检测装置，所述装置包括：与MIPI接口的数据通路和时钟通路信号连接的采样模块；所述采样模块，用于在MIPI接口退出高速数据传输状态时，分别获取时钟通路高速使能信号和数据通路高速使能信号发生电平改变的时间，输出ESD检测信号。
可选地，所述采样模块用于在所述时钟通路高速使能信号发生电平改变的时间超前、等同、或者滞后所述数据通路高速使能信号发生电平改变的时间并且两者的间隔时间小于第一时间的情况下，使输出的ESD检测信号发生电平跳变。
可选地，所述ESD检测信号发生电平跳变为由低电平跳变为高电平，或者由高电平跳变为低电平。
可选地，所述采样模块包括：延时单元、以及状态锁存单元；
所述延时单元，用于输入所述数据通路高速使能信号，在MIPI接口退出高速数据传输状态时对所述数据通路高速使能信号进行延时，产生延时后的数据通路高速使能信号，并且延时时间小于所述第一时间；
所述状态锁存单元，用于利用所述时钟通路高速使能信号的跳变沿，对所述延时后的数据通路高速使能信号进行采样锁存，输出所述ESD检测信号。
可选地，所述状态锁存单元包括第一D触发器，所述第一D触发器的输入端输入所述延时后的数据通路高速使能信号，所述第一D触发器的时钟端输入所述时钟通路高速使能信号，所述第一D触发器的输出端输出所述ESD检测信号。
可选地，所述采样模块还包括：脉冲产生单元；所述脉冲产生单元用于输入所述时钟通路高速使能信号和所述延时后的数据通路高速使能信号，并在检测到所述时钟通路高速使能信号提前于所述延时后的数据通路高速使能信号发生跳变时，向所述状态锁存单元输出脉冲信号；
所述状态锁存单元在接收到所述脉冲信号时，改变所述ESD检测信号的电平。
可选地，所述脉冲产生单元包括或门。
可选地，所述脉冲产生单元包括非门和与门；所述非门输入所述时钟通路高速使能信号；所述与门的一个输入端与所述延时单元的输出端连接，所述与门的另一个输入端与所述非门的输出端连接。
可选地，所述状态锁存单元包括第二D触发器，所述第二D触发器的输入端接高电平或低电平，所述第二D触发器的时钟端与所述与门的输出端连接，所述第二D触发器的输出端输出所述ESD检测信号。
可选地，所述延时时间可调。
另一方面，本发明实施例还提供一种芯片，所述芯片包括上面所述的ESD检测装置。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明实施例提供的ESD检测方法及装置，利用MIPI(Mobile IndustryProcessor Interface，移动产业处理器接口)接口模块会通过管脚受到ESD干扰的特性，在MIPI接口退出高速数据传输状态时，获取时钟通路高速使能信号发生电平改变的时间和数据通路高速使能信号发生电平改变的时间，根据所述时钟通路高速使能信号和所述数据通路高速使能信号发生电平改变的时间的相对关系，确定是否发生了ESD。利用本发明方案，可以及时、准确判断ESD是否发生，进而可以使相应电子产品或芯片或元件等及时做出应对ESD的措施。
附图说明
图1是MIPI接口的数据通路和时钟通路及对应的高速使能信号的示意图；
图2是图1所示MIPI接口的数据通路高速使能信号和时钟通路高速使能信号的关系示意图；
图3是本发明实施例提供的ESD检测方法的流程图；
图4是本发明实施例提供的ESD检测装置的原理框图；
图5是本发明实施例提供的ESD检测装置的一种具体实现结构示意图；
图6是图5所示ESD检测装置中状态锁存单元由D触发器实现的一种结构示意图；
图7是图6所示ESD检测装置中MIPI接口正常工作时的信号时序图；
图8是图6所示ESD检测装置中发生ESD时的一种信号时序图；
图9是图6所示ESD检测装置中发生ESD时的另一种信号时序图；
图10是图6所示ESD检测装置中发生ESD时的又一种信号时序图；
图11是本发明实施例提供的ESD检测装置的另一种具体实现结构示意图；
图12是图11所示ESD检测装置中MIPI接口正常工作时的信号时序图；
图13是图11所示ESD检测装置中发生ESD时的一种信号时序图；
图14是图11所示ESD检测装置中发生ESD时的另一种信号时序图；
图15是图11所示ESD检测装置中发生ESD时的又一种信号时序图；
图16是本发明实施例提供的ESD检测装置的又一种具体实现结构示意图。
具体实施方式
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
MIPI接口的目的是将手机内部的接口如摄像头、显示屏接口、射频/基带接口等标准化，从而减少手机设计的复杂程度并增加设计灵活性。
显示驱动芯片中的MIPI接口模块由一条时钟通路和多条数据通路组成，通过芯片管脚(pad)与主机的MIPI接口连接。当ESD发生时，ESD电荷通常会经过芯片管脚进入显示驱动芯片内部，因此MIPI接口模块会受到ESD的影响。
如图1所示，当MIPI接口进行高速数据传输时，数据通路11和时钟通路12分别产生相应的高速使能信号。其中MIPI接口由低功耗状态进入高速数据传输状态时，高速使能信号由第一电平跳变为第二电平；MIPI接口退出高速数据传输状态回到低功耗状态时，高速使能信号由第二电平跳变为第一电平，如图2所示。根据MIPI协议，在MIPI接口正常退出高速数据传输状态时，数据通路11的高速使能信号应提前于时钟通路12的高速使能信号发生跳变，提前的间隔时间T的最小值为第一时间Tmin。所述第一时间Tmin是MIPI接口相关标准MIPI SPEC v1-2(Specification v1-2，规范版本v1-2)中规定的时间。而在ESD发生时，数据通路11和时钟通路12受到影响，会出现随机的退出高速数据传输状态的现象，此时间隔时间T可能会小于第一时间Tmin。
为此，本发明实施例提供一种ESD检测方法及装置，利用MIPI接口模块会通过管脚受到ESD干扰的特性，检测ESD是否发生。
如图3所示，是本发明ESD检测方法的一种流程图，包括以下步骤：
步骤301，在MIPI接口退出高速数据传输状态时，分别获取时钟通路高速使能信号发生电平改变的时间和数据通路高速使能信号发生电平改变的时间。
步骤302，根据所述时钟通路高速使能信号和所述数据通路高速使能信号发生电平改变的时间的相对关系，确定是否发生了ESD。
具体地，如果所述时钟通路高速使能信号发生电平改变的时间超前所述数据通路高速使能信号发生电平改变的时间，或者所述时钟通路高速使能信号发生电平改变的时间与所述数据通路高速使能信号发生电平改变的时间相同，则确定发生了ESD。
另外，如果所述时钟通路高速使能信号发生电平改变的时间滞后所述数据通路高速使能信号发生电平改变的时间、并且两者的间隔时间小于第一时间Tmin，则确定发生了ESD。
需要说明的是，在实际应用中，可以采用相应的硬件电路获取所述间隔时间T，比如可以利用采样模块来获取所述间隔时间T，并输出相应的ESD检测信号。根据该ESD检测信号确定是否发生了ESD。
本发明实施例提供的ESD检测方法，利用MIPI接口模块会通过管脚受到ESD干扰的特性，在MIPI接口退出高速数据传输状态时，分别获取时钟通路高速使能信号和数据通路高速使能信号发生电平改变的时间，根据这两个时间的相对关系确定是否发生了ESD。如果时钟通路高速使能信号发生电平改变的时间超前或者等同数据通路高速使能信号发生电平改变的时间，则确定发生了ESD。而在时钟通路高速使能信号发生电平改变的时间滞后数据通路高速使能信号发生电平改变的时间的情况下，还需要进一步检测两者的间隔时间，在所述间隔时间小于第一时间的情况下，确定发生了ESD。
利用本发明实施例提供的ESD检测方法，可以及时、准确判断ESD是否发生，进而可以使相应电子产品或芯片或元件等及时做出应对ESD的措施。
相应地，本发明实施例还提供一种ESD检测装置，如图4所示，是该装置的原理框图。
该ESD检测装置包括：与MIPI接口的数据通路11和时钟通路12信号连接的采样模块40，该采样模块40用于在MIPI接口退出高速数据传输状态时，分别获取时钟通路高速使能信号和数据通路高速使能信号发生电平改变的时间，输出ESD检测信号。具体地，在所述时钟通路高速使能信号发生电平改变的时间超前、等同、或者滞后所述数据通路高速使能信号发生电平改变的时间、并且两者的间隔时间T小于第一时间Tmin的情况下，使输出的ESD检测信号发生电平跳变，即改变所述ESD检测信号电平。这种情况表明由于ESD导致MIPI接口状态异常。
其中，所述ESD检测信号发生电平跳变为由低电平跳变为高电平，或者由高电平跳变为低电平。
在实际应用中，所述采样模块40可以有多种方式来实现，下面举例详细说明。
如图5所示，在一种非限制性实施例中，所述采样模块40包括：延时单元41、以及状态锁存单元43。其中：
所述延时单元41用于输入所述数据通路高速使能信号，在MIPI接口退出高速数据传输状态时对所述数据通路高速使能信号进行延时，产生延时后的数据通路高速使能信号，并且延时时间Tdly小于所述第一时间Tmin；
所述状态锁存单元43用于利用所述时钟通路高速使能信号的跳变沿，对所述延时后的数据通路高速使能信号进行采样锁存，输出ESD检测信号。
在具体应用中，如图6所示，上述状态锁存单元43可以由第一D触发器来实现，所述第一D触发器的输入端输入所述延时后的数据通路高速使能信号，所述第一D触发器的时钟端输入所述时钟通路高速使能信号，所述第一D触发器的输出端输出所述ESD检测信号。
在图6所示ESD检测装置中，当MIPI接口正常工作时，如图7所示，状态锁存单元43输出的信号电平不会发生改变。
基于图6所示实施例，数据通路11和时钟通路12会随机地退出高速数据传输状态，可能出现如图8或者图9或者图10所示的三种异常情况。其中：
图8所示的异常情况是时钟通路高速使能信号提前于数据通路高速使能信号发生跳变；
图9所示的异常情况是时钟通路高速使能信号与数据通路高速使能信号同时发生跳变；
图10所示的异常情况是数据通路高速使能信号提前于时钟通路高速使能信号发生跳变，但两者发生跳变的时间间隔小于所述第一时间Tmin。
在另一种非限制性实施例中，如图11所示，所述采样模块40包括：延时单元41、脉冲产生单元42、以及状态锁存单元43。其中：
所述延时单元41用于输入所述数据通路高速使能信号，在MIPI接口退出高速数据传输状态时对所述数据通路高速使能信号进行延时，产生延时后的数据通路高速使能信号，并且延时时间Tdly小于所述第一时间Tmin；
所述脉冲产生单元42用于输入所述时钟通路高速使能信号和所述延时后的数据通路高速使能信号，并在检测到所述时钟通路高速使能信号提前于所述延时后的数据通路高速使能信号发生跳变时，向所述状态锁存单元43输出脉冲信号；当然，如果没有检测到所述时钟通路高速使能信号提前于所述延时后的数据通路高速使能信号发生跳变，则所述脉冲产生单元42的输出信号电平保持不变。
所述状态锁存单元43用于输出所述ESD检测信号，并在接收到所述脉冲信号时，改变所述ESD检测信号的电平，也就是说，所述ESD检测信号发生电平跳变。
需要说明的是，在上述各实施例中，所述延时单元41对所述数据通路高速使能信号的延时时间Tdly可调，但应保证延时时间Tdly小于所述第一时间Tmin。
下面以图11所示实施例为例，对本发明ESD检测装置的工作原理进行说明。
在图11所示ESD检测装置中，当MIPI接口正常工作时，如图12所示，脉冲产生单元42和状态锁存单元43输出的信号电平不会发生改变。
基于图11所示实施例，当ESD发生时，数据通路11和时钟通路12会随机地退出高速数据传输状态，可能出现如图13或者图14或者图15所示的三种异常情况。其中：
图13所示的异常情况是时钟通路高速使能信号提前于数据通路高速使能信号发生跳变；
图14所示的异常情况是时钟通路高速使能信号与数据通路高速使能信号同时发生跳变；
图15所示的异常情况是数据通路高速使能信号提前于时钟通路高速使能信号发生跳变，但两者发生跳变的时间间隔小于所述第一时间Tmin。
不论发生上述哪种情况，时钟通路高速使能信号都会提前于经过延时单元41延时后的数据通路使能信号发生跳变，相应地，脉冲产生单元42检测到所述时钟通路高速使能信号提前于所述延时后的数据通路高速使能信号发生跳变时，输出脉冲信号。状态锁存单元43在接收到所述脉冲信号时，改变输出的ESD检测信号的电平，使ESD检测信号由低电平跳变为高电平，或者由高电平跳变为低电平，锁存当前的异常状态。
如图16，是本发明实施例提供的ESD检测装置的另一种具体实现结构示意图。
与图11所示实施例比较，该实施例中，所述脉冲产生单元42包括非门和与门；所述非门输入所述时钟通路高速使能信号；所述与门的一个输入端与所述延时单元41的输出端连接，所述与门的另一个输入端与所述非门的输出端连接。
另外，在该实施例中，所述状态锁存单元由第二D触发器来实现，所述第二D触发器的输入端接高电平，所述第二D触发器的时钟端与所述与门的输出端连接，所述第二D触发器的输出端输出所述ESD检测信号。
在另一种非限制性实施例中，所述脉冲产生单元42也可以替换成使用或门构成的同等逻辑结构。相应地，第二D触发器的输入端也可以接地，则ESD发生时，ESD检测信号会由高电平跳变为低电平。
需要说明的是，在实际应用中，上述各模块及单元的具体结构并不仅限于上述举例，也可以采用其它器件实现相同或类似的逻辑，比如，所述状态锁存单元43也可以替换成使用其他触发器实现同样逻辑功能。
本发明实施例提供的ESD检测装置，利用MIPI接口模块会通过管脚受到ESD干扰的特性，在MIPI接口退出高速数据传输状态时，分别获取其时钟通路高速使能信号和其数据通路高速使能信号发生电平改变的时间，输出ESD检测信号。进一步地，在所述时钟通路高速使能信号发生电平改变的时间超前、等同、或者滞后所述数据通路高速使能信号发生电平改变的时间、并且两者的间隔时间T小于第一时间Tmin的情况下，使输出的ESD检测信号发生电平跳变，即确定发生了ESD。利用本发明方案，可以及时、准确判断ESD是否发生，进而可以使相应电子产品或芯片或元件等及时做出应对ESD的措施。
相应地，本发明实施例还提供一种芯片，所述芯片包括前面任一实施例的ESD检测装置。
在具体实施中，关于上述实施例中描述的各个装置、产品包含的各个模块/单元，其可以是软件模块/单元，也可以是硬件模块/单元，或者也可以部分是软件模块/单元，部分是硬件模块/单元。
例如，对于应用于或集成于芯片的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于芯片模组的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于芯片模组的同一组件(例如芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于芯片模组内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现；对于应用于或集成于终端的各个装置、产品，其包含的各个模块/单元可以都采用电路等硬件的方式实现，不同的模块/单元可以位于终端内同一组件(例如，芯片、电路模块等)或者不同组件中，或者，至少部分模块/单元可以采用软件程序的方式实现，该软件程序运行于终端内部集成的处理器，剩余的(如果有)部分模块/单元可以采用电路等硬件方式实现。
应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，表示前后关联对象是一种“或”的关系。
本申请实施例中出现的第一、第二等描述，仅作示意与区分描述对象之用，没有次序之分，也不表示本申请实施例中对设备个数的特别限定，不能构成对本申请实施例的任何限制。
本申请实施例中出现的“连接”是指直接连接或者间接连接等各种连接方式，以实现设备间的通信，本申请实施例对此不做任何限定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (13)
1.一种ESD检测方法，其特征在于，所述方法包括：
在MIPI接口退出高速数据传输状态时，分别获取时钟通路高速使能信号和数据通路高速使能信号发生电平改变的时间；
根据所述时钟通路高速使能信号和所述数据通路高速使能信号发生电平改变的时间的相对关系，确定是否发生了ESD。
2.根据权利要求1所述的方法，其特征在于，所述根据所述时钟通路高速使能信号和所述数据通路高速使能信号发生电平改变的时间的相对关系，确定是否发生了ESD包括：
如果所述时钟通路高速使能信号发生电平改变的时间超前或者等同所述数据通路高速使能信号发生电平改变的时间，则确定发生了ESD；
如果所述时钟通路高速使能信号发生电平改变的时间滞后所述数据通路高速使能信号发生电平改变的时间、并且两者的间隔时间小于第一时间，则确定发生了ESD。
3.一种ESD检测装置，其特征在于，所述装置包括：与MIPI接口的数据通路和时钟通路信号连接的采样模块；
所述采样模块，用于在MIPI接口退出高速数据传输状态时，分别获取时钟通路高速使能信号和数据通路高速使能信号发生电平改变的时间，输出ESD检测信号。
4.根据权利要求3所述的装置，其特征在于，
所述采样模块用于在所述时钟通路高速使能信号发生电平改变的时间超前、等同、或者滞后所述数据通路高速使能信号发生电平改变的时间并且两者的间隔时间小于第一时间的情况下，使输出的ESD检测信号发生电平跳变。
5.根据权利要求4所述的装置，其特征在于，所述ESD检测信号发生电平跳变为由低电平跳变为高电平，或者由高电平跳变为低电平。
6.根据权利要求4所述的装置，其特征在于，所述采样模块包括：延时单元、以及状态锁存单元；
所述延时单元，用于输入所述数据通路高速使能信号，在MIPI接口退出高速数据传输状态时对所述数据通路高速使能信号进行延时，产生延时后的数据通路高速使能信号，并且延时时间小于所述第一时间；
所述状态锁存单元，用于利用所述时钟通路高速使能信号的跳变沿，对所述延时后的数据通路高速使能信号进行采样锁存，输出所述ESD检测信号。
7.根据权利要求6所述的装置，其特征在于，所述状态锁存单元包括第一D触发器，所述第一D触发器的输入端输入所述延时后的数据通路高速使能信号，所述第一D触发器的时钟端输入所述时钟通路高速使能信号，所述第一D触发器的输出端输出所述ESD检测信号。
8.根据权利要求6所述的装置，其特征在于，所述采样模块还包括：脉冲产生单元；
所述脉冲产生单元用于输入所述时钟通路高速使能信号和所述延时后的数据通路高速使能信号，并在检测到所述时钟通路高速使能信号提前于所述延时后的数据通路高速使能信号发生跳变时，向所述状态锁存单元输出脉冲信号；
所述状态锁存单元在接收到所述脉冲信号时，改变所述ESD检测信号的电平。
9.根据权利要求8所述的装置，其特征在于，所述脉冲产生单元包括或门。
10.根据权利要求8所述的装置，其特征在于，所述脉冲产生单元包括非门和与门；所述非门输入所述时钟通路高速使能信号；所述与门的一个输入端与所述延时单元的输出端连接，所述与门的另一个输入端与所述非门的输出端连接。
11.根据权利要求10所述的装置，其特征在于，所述状态锁存单元包括第二D触发器，所述第二D触发器的输入端接高电平或低电平，所述第二D触发器的时钟端与所述与门的输出端连接，所述第二D触发器的输出端输出所述ESD检测信号。
12.根据权利要求6至11任一项所述的装置，其特征在于，所述延时时间可调。
13.一种芯片，其特征在于，所述芯片包括如权利要求3至12中任一项所述的ESD检测装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211349080.2A CN117990999A (zh) | 2022-10-31 | 2022-10-31 | Esd检测方法及装置、芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211349080.2A CN117990999A (zh) | 2022-10-31 | 2022-10-31 | Esd检测方法及装置、芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117990999A true CN117990999A (zh) | 2024-05-07 |
Family
ID=90891541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211349080.2A Pending CN117990999A (zh) | 2022-10-31 | 2022-10-31 | Esd检测方法及装置、芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117990999A (zh) |
-
2022
- 2022-10-31 CN CN202211349080.2A patent/CN117990999A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090108878A1 (en) | High-frequency clock detection circuit | |
| KR20170024223A (ko) | 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템 | |
| US6856158B2 (en) | Comparator circuit for semiconductor test system | |
| CN110311659B (zh) | 一种触发器及集成电路 | |
| US10628356B2 (en) | Transmission apparatus and transmission method | |
| CN212622809U (zh) | 检测电路 | |
| JPH0815380A (ja) | 半導体集積回路装置 | |
| US6597165B2 (en) | Compare path bandwidth control for high performance automatic test systems | |
| CN107533533B (zh) | 集成电路之间的通信 | |
| US20050212550A1 (en) | Semiconductor device incorporating characteristic evaluating circuit operated by high frequency clock signal | |
| US20030005374A1 (en) | Method and apparatus for testing an I/O buffer | |
| CN116860096B (zh) | Mcu芯片的rstn复位引脚功能复用控制方法及电路 | |
| US7788573B2 (en) | Fault detection method, test circuit and semiconductor device | |
| CN117990999A (zh) | Esd检测方法及装置、芯片 | |
| CN108984451B (zh) | 信号驱动方法及通信设备 | |
| US6479985B2 (en) | Compare path bandwidth control for high performance automatic test systems | |
| CN116248111A (zh) | 时钟门控单元 | |
| CN110795900B (zh) | 一种智能毛刺设计电路 | |
| JPWO2007122990A1 (ja) | 信号出力装置、信号検出装置、試験装置、電子デバイスおよびプログラム | |
| US20020060588A1 (en) | Bus capture circuit for single-ended and differential signals | |
| US7246286B2 (en) | Testing methods and chips for preventing asnchronous sampling errors | |
| US6717439B2 (en) | Data transmitting/receiving buffer | |
| KR20110077541A (ko) | 인터페이스 장치 및 방법 | |
| CN111161788A (zh) | 一种存储器的老炼测试装置 | |
| KR20000038589A (ko) | 반도체 장치의 테스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |