CN117854578A - 自动化测试结构及ate设备 - Google Patents

Abstract

本发明涉及自动化测试技术领域，尤其涉及自动化测试结构及ATE设备，该结构包括：中央处理器和FPGA；其中，FPGA与中央处理器连接，FPGA还通过待测物接口板与待测物连接；中央处理器，用于检测待测物，并基于待测物的类型输出测试指令至FPGA；FPGA，用于在接收到测试指令时，基于测试指令将主控代码切换至待测物对应的主控代码，并基于主控代码测试对应的待测物。本发明通过FPGA在接收到测试指令时，基于测试指令将主控代码切换至待测物对应的主控代码，并基于主控代码测试对应的待测物，有效地解决了传统基于特定导向芯片的测试设备功能单一、无法多用途使用的问题。

Description

自动化测试结构及ATE设备

技术领域

本发明涉及自动化测试技术领域，尤其涉及自动化测试结构及ATE设备。

背景技术

目前市场上的NAND FLASH测试设备大多采用专用主控芯片来构建，设计了特定的测试板。由于主控芯片的功能是固定的，因此这些设备不具备可替换功能的能力，导致设备的功能比较单一，不能做到一机多用。

发明内容

本发明的主要目的在于提供一种自动化测试结构及ATE设备，旨在解决现有技术中主控建构的ATE设备功能单一，无法多用途使用的缺点的技术问题。

为实现上述目的，本发明提供一种自动化测试结构，所述自动化测试结构包括：中央处理器和FPGA；

其中，所述FPGA与所述中央处理器连接，所述FPGA还通过待测物接口板与待测物连接；

所述中央处理器，用于检测所述待测物，并基于所述待测物的类型输出测试指令至所述FPGA；

所述FPGA，用于在接收到所述测试指令时，基于所述测试指令将主控代码切换至所述待测物对应的主控代码，并基于所述主控代码测试对应的待测物。

可选地，所述FPGA包括：主控切换模块、芯片测试控制器和存储模块；

其中，所述主控切换模块分别与所述中央处理器、所述芯片测试控制器和所述存储模块连接，所述芯片测试控制器通过所述待测物接口板与所述待测物连接；

所述存储模块，用于存储不同类型待测物测试对应的主控代码；

所述主控切换模块，用于在接收到所述测试指令时，基于所述测试指令调用存储在所述存储模块中的主控代码；

所述主控切换模块，还用于基于所述主控代码重新编排所述芯片测试控制器；

所述芯片测试控制器，用于在编排完成后，通过所述待测物接口板测试对应的待测物。

可选地，所述存储模块包括：NAND闪存控制器；

所述NAND闪存控制器与所述主控切换模块连接；

所述NAND闪存控制器，用于存储NAND闪存测试所需的主控代码。

可选地，所述存储模块包括：eMMC控制器；

所述eMMC控制器与所述主控切换模块连接；

所述eMMC控制器，用于存储eMMC测试所需的主控代码。

可选地，所述存储模块包括：SD卡控制器；

所述SD卡控制器与所述主控切换模块连接；

所述SD卡控制器，用于存储SD卡测试所需的主控代码。

可选地，所述存储模块包括：SPI存储器控制器；

所述SPI存储器控制器与所述主控切换模块连接；

所述SPI存储器控制器，用于存储SPI存储器测试所需的主控代码。

可选地，所述中央处理器还用于检测所述FPGA中的状态寄存器，并基于所述FPGA中的状态寄存器判断所述待测物对应的主控代码的切换是否完成。

此外，为实现上述目的，本发明还提供一种ATE设备，所述ATE设备包括上述任一项所述的自动化测试结构。

本发明公开了一种自动化测试结构，所述结构包括：中央处理器和FPGA；其中，所述FPGA与所述中央处理器连接，所述FPGA还通过待测物接口板与待测物连接；所述中央处理器，用于检测所述待测物，并基于所述待测物的类型输出测试指令至所述FPGA；所述FPGA，用于在接收到所述测试指令时，基于所述测试指令将主控代码切换至所述待测物对应的主控代码，并基于所述主控代码测试对应的待测物。本发明通过FPGA在接收到所述测试指令时，基于所述测试指令将主控代码切换至所述待测物对应的主控代码，并基于所述主控代码测试对应的待测物，有效地解决了传统基于特定导向芯片的测试设备功能单一、无法多用途使用的问题。

附图说明

图1是本发明自动化测试结构第一实施例的结构示意图；

图2是本发明自动化测试结构第二实施例的结构示意图；

图3是本发明自动化测试结构第三实施例的结构示意图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，若本发明实施例中有涉及方向性指示(诸如上、下、左、右、前、后……)，则该方向性指示仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。

本发明实施例提供了一种自动化测试结构，参照图1所示，图1是本发明自动化测试结构第一实施例的结构框图。本发明的自动化测试结构包括：中央处理器和FPGA；

其中，所述FPGA与所述中央处理器连接，所述FPGA还通过待测物接口板与待测物连接；

所述中央处理器，用于检测所述待测物，并基于所述待测物的类型输出测试指令至所述FPGA；

所述FPGA，用于在接收到所述测试指令时，基于所述测试指令将主控代码切换至所述待测物对应的主控代码，并基于所述主控代码测试对应的待测物。

需要说明的是，中央处理器用于执行检测待测物的工作，并根据待测物的类型产生相应的测试指令，输出给FPGA。FPGA与中央处理器相连，并且它通过一个专用的待测物接口板与待测物本身相连。在接收到中央处理器传递的测试指令后，FPGA会根据这些指令，将其储存的主控代码切换到与待测物相应的特定主控代码，以此来进行测试。其中，待测物接口板用作FPGA和待测物件(DUT,Device Under Test)之间的物理连接界面。这个接口板可以根据待测物的电气特性、接口类型和信号需求来定制，以确保信号的正确传输和处理。

应理解的是，该自动化测试设备结构的灵活性提高了其适用范围和效率，因为使用FPGA可以在不更换硬件的情况下，仅通过改编或重新加载主控代码来适应不同类型的待测物。这样的设计解决了传统方法中因主控芯片功能固定而带来的设备功能单一、无法一机多用的问题。

在实际应用中，这种结构可以大幅节省成本和时间，因为它允许同一个测试设备快速转换到适合不同待测物的测试模式。这是通过编程实现的，即软件层面上的调整而非硬件层面上的变更。FPGA的可编程逻辑允许测试工程师或者开发者设计复杂的测试逻辑和测试流程，这些流程可以针对被测试的设备的特殊要求进行定制。例如，如果待测物是一个存储设备，FPGA可以加载专门为该类型存储设备设计的读取、写入、擦除等测试程序。

可理解的是，这种自动化测试结构通过将中央处理器的高级命令处理能力与FPGA的灵活可编程性相结合，为各种电子组件和设备的测试提供了一种快速、高效、经济的测试解决方案。这不仅增强了测试设备的可用性，也简化了在多变的技术环境中应对新型电子元件测试需求的过程。

进一步地，在本实施例中，所述中央处理器还用于检测所述FPGA中的状态寄存器，并基于所述FPGA中的状态寄存器判断所述待测物对应的主控代码的切换是否完成。

需要说明的是，中央处理器(CPU)可以对测试进程的总体控制和监督。在本实施例中，CPU的任务之一是监控FPGA中的状态寄存器。状态寄存器是FPGA内部用来表示其当前状态的寄存器,它可以包括一些比特标志位,这些比特位表示了FPGA的不同功能和状态,如配置过程是否完成,是否在处理错误状态,以及是否准备好接收新的逻辑代码等。

在具体实现中，当需要切换FPGA的主控代码以适应新的待测物时，CPU会发出一个切换命令。FPGA根据CPU的命令开始加载新的主控代码，这可以从外部存储器读取代码并将其编程到FPGA内。一旦FPGA开始加载新代码，它会更新其状态寄存器以反映当前的状态，比如正在进行的加载进度、任何错误指示或代码加载完成。CPU定期检测FPGA中的状态寄存器以获得进度更新。待状态寄存器指示主控代码加载和初始化完成，CPU就会知道FPGA已成功切换到新代码。CPU可以据此进行后续处理，比如开始新一轮的测试，或者在代码加载失败时采取恢复措施。

本实施例公开了一种自动化测试结构，所述结构包括：中央处理器和FPGA；其中，所述FPGA与所述中央处理器连接，所述FPGA还通过待测物接口板与待测物连接；所述中央处理器，用于检测所述待测物，并基于所述待测物的类型输出测试指令至所述FPGA；所述FPGA，用于在接收到所述测试指令时，基于所述测试指令将主控代码切换至所述待测物对应的主控代码，并基于所述主控代码测试对应的待测物。本实施例通过FPGA在接收到所述测试指令时，基于所述测试指令将主控代码切换至所述待测物对应的主控代码，并基于所述主控代码测试对应的待测物，有效地解决了传统基于特定导向芯片的测试设备功能单一、无法多用途使用的问题。

参照图2，是本发明自动化测试结构第二实施例的结构示意图；基于上述第一实施例，提出本发明自动化测试结构的第二实施例。

在本实施例中，所述FPGA包括：主控切换模块、芯片测试控制器和存储模块；

其中，所述主控切换模块分别与所述中央处理器、所述芯片测试控制器和所述存储模块连接，所述芯片测试控制器通过所述待测物接口板与所述待测物连接；

所述存储模块，用于存储不同类型待测物测试对应的主控代码；

所述主控切换模块，用于在接收到所述测试指令时，基于所述测试指令调用存储在所述存储模块中的主控代码；

所述主控切换模块，还用于基于所述主控代码重新编排所述芯片测试控制器；

所述芯片测试控制器，用于在编排完成后，通过所述待测物接口板测试对应的待测物。

需要说明的是，主控切换模块在收到来自CPU的测试指令后，选择并调用适当的主控代码。主控代码是指用于测试特定类型待测物的程序逻辑。主控切换模块根据测试需求选择存储在存储模块中的适当主控代码，并使用这些代码来重新配置(编排)芯片测试控制器。芯片测试控制器作为FPGA内部负责执行具体测试过程的部分，芯片测试控制器被主控切换模块动态配置以针对不同的待测物执行不同的测试流程。一旦编排完成，它通过待测物接口板来直接控制待测物的测试过程，发送测试信号并接收响应以评估待测物的性能和功能。存储模块用于固化存储各种不同类型待测物测试所需的主控代码。这个模块可以包含非易失性存储器，比如闪存，来保持代码在断电后仍能保留。

在具体实现中，当自动测试设备准备测试新的待测物时，CPU发出测试指令。主控切换模块接收到指令，从存储模块调用与指令对应的主控代码。主控切换模块将主控代码加载到FPGA的逻辑配置中去，使得芯片测试控制器根据新代码进行自我配置和编排，从而适配待测物。芯片测试控制器经过重新编排后，开始通过待测物接口板对待测物执行测试流程。测试过程中，芯片测试控制器会持续与CPU通讯，以报告测试进度、结果和可能的异常。通过这种灵活的架构，FPGA能够支持多种类型的待测物，只需从存储模块中调取相应的主控代码进行测试控制器的重新编排，就能快速适配新的测试需求，提供高效率和多样性的自动化测试能力。

参照图3，是本发明自动化测试结构第三实施例的结构示意图；基于上述第二实施例，提出本发明自动化测试结构的第三实施例。

在本实施例中，所述存储模块包括：NAND闪存控制器；

所述NAND闪存控制器与所述主控切换模块连接；

所述NAND闪存控制器，用于存储NAND闪存测试所需的主控代码。

需要说明的是，存储模块包括一个NAND闪存控制器，该NAND闪存控制器可以操作和管理NAND闪存芯片的硬件。NAND闪存是一种非易失性的存储技术，用于存储大量数据，包括同时存储多个不同测试程序的主控代码。

应理解的是，NAND闪存控制器对接NAND闪存，处理与之相关的所有读写操作。它负责从NAND闪存芯片读取主控代码，并在需要时写入新的主控代码。NAND闪存控制器可以包括对NAND闪存的高级命令封装(如擦除、编程和读取操作)以及错误检测和校正(ECC)算法，以确保数据的可靠性。

可理解的是，主控切换模块与NAND闪存控制器连接，通过这个连接，主控切换模块可以请求NAND闪存控制器提供特定的主控代码。当接收到测试指令后，主控切换模块会与NAND闪存控制器通信，索取对应待测物的测试代码。在测试NAND闪存时，需要特定的测试算法和流程来保证测试质量和效率。所以，针对NAND闪存测试的主控代码会预先定义并存储在NAND闪存中。这可以包括一套特定的测试指令和逻辑，用于评估NAND闪存的各项参数，如读写速度、存储单元的耐久性和数据保持性等。

进一步地，所述存储模块包括：eMMC控制器；

所述eMMC控制器与所述主控切换模块连接；

所述eMMC控制器，用于存储eMMC测试所需的主控代码。

需要说明的是，eMMC控制器用于管理eMMC接口，实现数据的读写传输。它负责执行数据与命令的管理，以及eMMC存储设备内部的存储操作，比如数据块的读取、写入和擦除等。主控切换模块通过与eMMC控制器的连接来访问存储在eMMC上的主控代码。当有测试需求传来时，主控切换模块会发出读取指令，eMMC控制器响应这些指令，从eMMC存储介质中拉取特定的主控代码。为了测试eMMC存储设备，需要一套专门的测试程序和算法，这些就是所谓的eMMC测试主控代码。这些代码用于评估eMMC设备的功能和性能，包括速度、可靠性和数据完整性。存储在eMMC上的测试主控代码要预先定义好，每次测试时由eMMC控制器提取。

应理解的是，这种设计使得***运行时可以灵活地根据不同类型的测试需求调用相应的主控代码。如果是要测试外部的eMMC存储设备，FPGA***内的主控切换模块只需从所连接的eMMC控制器中加载适当的主控代码到FPGA的配置逻辑中去，然后该代码能够驱动芯片测试控制器去完成对eMMC设备的测试工作。这个机制同样也适用于***需要升级或添加更多测试支持时，通过更新eMMC中的主控代码即可实现。

进一步地，所述存储模块包括：SD卡控制器；

所述SD卡控制器与所述主控切换模块连接；

所述SD卡控制器，用于存储SD卡测试所需的主控代码。

需要说明的是，SD卡控制器用于管理SD卡操作的控制器，它实现了SD卡协议并提供对SD卡的物理层访问。控制器处理来自处理器或***其他部分的命令，并执行数据读写操作到SD卡存储媒介上。主控切换模块要通过SD卡控制器来存取SD卡上的主控代码，可以通过某种接口协议或是直接的硬件连线，这样当***需要进行SD卡测试时，主控切换模块可以加载必要的主控代码来执行测试任务。为了对SD卡进行测试，需要一套专用的软件程序，即主控代码。这些代码包含了测试流程、算法和指令集合，能够测试SD卡在各种工作条件下的性能和可靠性。这包括速度测试、容量验证、读写循环测试和错误处理等。

应理解的是，借助于SD卡控制器和主控切换模块的组合，***可以高效地管理和执行SD卡测试。当需要进行测试时，主控切换模块会指挥SD卡控制器从SD卡中加载适当的主控代码到测试***的主控单元，然后进行必要的测试操作。这意味着***可以在不需要更换测试硬件的情况下，通过更换或更新存储在SD卡上的测试代码来扩展或更新其测试功能。由于SD卡具有可移除和易于携带的特性，这也大大简化了代码传输和更新过程。

进一步地，所述存储模块包括：SPI存储器控制器；

所述SPI存储器控制器与所述主控切换模块连接；

所述SPI存储器控制器，用于存储SPI存储器测试所需的主控代码。

需要说明的是，SPI存储器控制器是指控制SPI接口通信的硬件，它负责管理与SPI存储设备(如SPI NOR flash存储器)进行数据交换的过程。SPI存储器通常用于存放固件和其他必须持久保存的数据。SPI存储器控制器与主控切换模块的连接:表明***中的主控切换模块可以通过SPI存储器控制器与SPI存储设备进行通信。当***需要对SPI存储器进行测试或程序加载时，主控切换模块将获取SPI控制器来访问存储在SPI设备上的代码。主控代码即是与测试SPI存储器相关的程序，包括测试程序、算法和指令集，这些用于指导***进行SPI存储器的性能测试工作。这些代码包括对存储器的读写速度、耐久度、数据保持性能等方面的测试。

在具体实施中，当需要进行SPI存储器测试时，主控切换模块通过SPI存储器控制器，从SPI存储设备中加载所需的测试主控代码。这些测试代码可以是在制造过程中预装的，或者是通过***更新过程中从外部加载的。加载相应的代码后，***可以运行这些程序来测试和验证SPI存储器的性能。

应理解的是，在本实施例中，自动化测试结构的存储模块还可以包括除上文所述的NAND闪存控制器、eMMC控制器、SD卡控制器以及SPI存储器控制器之外的其他控制器，例如DRAM控制器以及SRAM控制器等等。自动化测试结构的存储模块中芯片功能测试控制器类型和数量可以根据实际需求自行设定，本实施例对此不加以限制，执行过程与上文所述的NAND闪存控制器、eMMC控制器、SD卡控制器以及SPI存储器控制器类似。

本发明还提供一种ATE设备，所述ATE设备包括如上文所述的自动化测试结构。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者***不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者***所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者***中还存在另外的相同要素。

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上述的一个计算机可读存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (8)

1.一种自动化测试结构，其特征在于，所述结构包括：中央处理器和FPGA；

其中，所述FPGA与所述中央处理器连接，所述FPGA还通过待测物接口板与待测物连接；

所述中央处理器，用于检测所述待测物，并基于所述待测物的类型输出测试指令至所述FPGA；

所述FPGA，用于在接收到所述测试指令时，基于所述测试指令将主控代码切换至所述待测物对应的主控代码，并基于所述主控代码测试对应的待测物。

2.如权利要求1所述的自动化测试结构，其特征在于，所述FPGA包括：主控切换模块、芯片测试控制器和存储模块；

其中，所述主控切换模块分别与所述中央处理器、所述芯片测试控制器和所述存储模块连接，所述芯片测试控制器通过所述待测物接口板与所述待测物连接；

所述存储模块，用于存储不同类型待测物测试对应的主控代码；

所述主控切换模块，用于在接收到所述测试指令时，基于所述测试指令调用存储在所述存储模块中的主控代码；

所述主控切换模块，还用于基于所述主控代码重新编排所述芯片测试控制器；

所述芯片测试控制器，用于在编排完成后，通过所述待测物接口板测试对应的待测物。

3.如权利要求2所述的自动化测试结构，其特征在于，所述存储模块包括：NAND闪存控制器；

所述NAND闪存控制器与所述主控切换模块连接；

所述NAND闪存控制器，用于存储NAND闪存测试所需的主控代码。

4.如权利要求2所述的自动化测试结构，其特征在于，所述存储模块包括：eMMC控制器；

所述eMMC控制器与所述主控切换模块连接；

所述eMMC控制器，用于存储eMMC测试所需的主控代码。

5.如权利要求2所述的自动化测试结构，其特征在于，所述存储模块包括：SD卡控制器；

所述SD卡控制器与所述主控切换模块连接；

所述SD卡控制器，用于存储SD卡测试所需的主控代码。

6.如权利要求2所述的自动化测试结构，其特征在于，所述存储模块包括：SPI存储器控制器；

所述SPI存储器控制器与所述主控切换模块连接；

所述SPI存储器控制器，用于存储SPI存储器测试所需的主控代码。

7.如权利要求1所述的自动化测试结构，其特征在于，所述中央处理器还用于检测所述FPGA中的状态寄存器，并基于所述FPGA中的状态寄存器判断所述待测物对应的主控代码的切换是否完成。

8.一种ATE设备，其特征在于，所述ATE设备包括权利要求1至7中任一项所述的自动化测试结构。