CN101477838B - 一种与非快闪记忆体状态检测装置、***及电子设备 - Google Patents

一种与非快闪记忆体状态检测装置、***及电子设备 Download PDF

Info

Publication number
CN101477838B
CN101477838B CN200810241769.7A CN200810241769A CN101477838B CN 101477838 B CN101477838 B CN 101477838B CN 200810241769 A CN200810241769 A CN 200810241769A CN 101477838 B CN101477838 B CN 101477838B
Authority
CN
China
Prior art keywords
flash memory
memory bank
fast flash
cpu
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810241769.7A
Other languages
English (en)
Other versions
CN101477838A (zh
Inventor
王世勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Coship Electronics Co Ltd
Original Assignee
Shenzhen Coship Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Coship Electronics Co Ltd filed Critical Shenzhen Coship Electronics Co Ltd
Priority to CN200810241769.7A priority Critical patent/CN101477838B/zh
Publication of CN101477838A publication Critical patent/CN101477838A/zh
Priority to PCT/CN2009/075939 priority patent/WO2010075746A1/zh
Application granted granted Critical
Publication of CN101477838B publication Critical patent/CN101477838B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明适用于电子技术领域，提供了一种与非快闪记忆体状态检测装置、***及电子设备，所述与非快闪记忆体状态检测装置包括CPU，所述CPU包括状态检测引脚、BOOT 0引脚和BOOT 1引脚，所述CPU配置为大容量与非快闪记忆体模式，将所述CPU的状态检测引脚置为准备就绪状态，所述CPU还包括检测单元，用于通过状态查询命令检测小容量与非快闪记忆体的工作状态；和/或将所述CPU的状态检测引脚与外部的大容量与非快闪记忆体连接，检测所述大容量与非快闪记忆体的工作状态。在本发明中，CPU通过检测状态检测引脚或者通过状态查询命令得到与非快闪记忆体的工作状态，对硬件平台使用的局限性较小、便于扩展。

Description

一种与非快闪记忆体状态检测装置、***及电子设备
技术领域
本发明属于电子技术领域，尤其涉及一种与非快闪记忆体状态检测装置、***、电子设备及方法。
背景技术
现有的CPU大多支持与非快闪记忆体(NAND Flash)启动模式，机器上电后能从NAND Flash中读取启动执行代码到内存执行，完成***锁相环、时钟、内存、外设等初始化，这就要求在CPU上电时就可以对启动代码的存储器进行读写操作。
NAND Flash按容量区分有小容量(Small Block)和大容量(Large Block)两种类型，一般定义容量大于等于1G bytes的NAND Flash为大容量NANDFlash，容量小于1G bytes的NAND Flash为小容量NAND Flash。针对不同容量的NAND Flash对寻址长度有不同需求，对于小容量NAND Flash，读写时需要采用四个循环(Circle)寻址命令来寻址，而对于大容量NAND Flash，读写时需要采用五个循环寻址命令来寻址。
针对不同容量的NAND Flash，先试探发出32位的4个循环寻址命令，如果是小容量NAND Flash，检测到Flash处于准备就绪(Ready)状态就可以读写；如果是大容量NAND Flash，由于寻址未完成，CPU延后发出8位的第5个循环寻址命令，NAND Flash在检测到正确的寻址命令后，通知CPU其处于Ready状态，可以读写。
并且，NAND Boot启动方式是***通过Nand Flash上的引导程序实现上电启动的一种启动方式，NAND Boot的寻址命令是固化到CPU里面的，由CPU端来控制第5个循环寻址命令的发出，CPU会通过检测NAND Flash是否处于Ready状态来决定第5个循环寻址命令发出的时序。而随着Flash工艺的进步，Flash对于寻址命令的判断也日趋严格，对于一些小容量NAND Flash，它在完成读写准备后如果意外收到第5个循环寻址命令，会自动中断读写，导致CPU无法读取NAND Flash中的数据，***启动失败。这样一来，CPU的NAND Boot功能就依赖于Flash厂商自身的检测约束，导致Flash选型局限到某种批次的Flash才能使用。当前，新工艺的NAND Flash已经成为市场主流，原有批次的NAND Flash都慢慢退出市场，例如市面上主流的三星和现代的NAND Flash都会出现此类不兼容。另外，由于CPU和NAND Flash的控制操作流程都是固化到芯片内部，一旦两者出现不兼容，对于使用此类硬件方案的开发商是无法逾越的缺陷，替换任意一种硬件都可能导致方案的重大修改。而这种缺陷往往都是平台开发后期才暴露出来的，会导致整个平台设计方案面临重新设计的局面。
综上所述，现有基于NAND Flash的***启动方法不能兼容两种不同容量的NAND Flash，对硬件平台使用的局限性较大、不便扩展。
发明内容
本发明实施例的目的在于提供一种基于NAND Flash的***启动方法，旨在解决现有基于NAND Flash的***启动方法对硬件平台使用的局限性较大、不便扩展的问题。
本发明实施例是这样实现的，一种与非快闪记忆体状态检测装置，包括CPU，所述CPU包括状态检测引脚、BOOT 0引脚和BOOT 1引脚，所述CPU配置为大容量与非快闪记忆体模式，
将所述CPU的状态检测引脚置为准备就绪状态，所述CPU还包括检测单元，用于通过状态查询命令检测小容量与非快闪记忆体的工作状态；和/或
将所述CPU的状态检测引脚与外部的大容量与非快闪记忆体连接，检测所述大容量与非快闪记忆体的工作状态。
本发明实施例的另一目的在于提供一种包含上述与非快闪记忆体状态检测装置的基于与非快闪记忆体启动的***，所述***还包括与非快闪记忆体；
在所述与非快闪记忆体为大容量与非快闪记忆体时，所述CPU的状态检测引脚经第二电阻R2接所述与非快闪记忆体的状态检测引脚；
在所述与非快闪记忆体为小容量与非快闪记忆体时，将所述CPU的状态检测引脚置为准备就绪状态，所述CPU还包括检测单元，用于通过状态查询命令检测所述与非快闪记忆体的工作状态；
所述CPU通过状态检测引脚检测到与非快闪记忆体处于准备就绪时，向所述与非快闪记忆体发送地址，读取所述与非快闪记忆体中存储的数据以启动***。
所述与非快闪记忆体，用于存储***启动所需的数据，根据接收到的地址读取存储的数据，并向所述CPU返回读取到的数据。
本发明实施例的另一目的在于提供一种包含上述基于与非快闪记忆体启动的***的电子设备。
本发明实施例的另一目的在于提供一种小容量与非快闪记忆体状态检测方法，所述方法包括下述步骤：
发送查询小容量与非快闪记忆体工作状态的查询命令；
接收返回的状态值；
根据接收到的状态值判断小容量与非快闪记忆体的工作状态；
在判断所述小容量与非快闪记忆体的工作状态为忙碌时，延时预设的时间。
在本发明实施例中，CPU通过检测状态检测引脚或者通过状态查询命令得到与非快闪记忆体的工作状态，实现了一种与非快闪记忆体状态检测装置，对于不同容量的NAND Flash，硬件设计改动小，并且无需修改CPU端内嵌的NAND Boot启动代码就可以对工艺升级后NAND Flash进行相应读写操作，对硬件平台使用的局限性较小、便于扩展。
附图说明
图1是本发明实施例提供的NAND Flash状态检测装置的结构示意图；
图2是本发明实施例提供的管脚电平示意图；
图3是本发明实施例提供的基于与非快闪记忆体启动的***的结构示意图；
图4是本发明实施例提供的与非快闪记忆体状态检测方法的实现流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在本发明实施例中，CPU通过检测状态检测引脚或者通过状态查询命令得到与非快闪记忆体的工作状态。
图1示出了本发明实施例提供的NAND Flash状态检测装置的结构，为了便于说明仅示出了与本发明实施例相关的部分。
该装置可以用于基于NAND Flash启动的***，也可以用于电子设备，例如移动终端、个人数码助理(Personal Digital Assistant，PDA)、便携导航设备(Portable Navigation Devices，PND)等，可以是运行于这些电子设备内的软件单元、硬件单元或者软硬件相结合的单元，也可以作为独立的挂件集成到这些电子设备中或者运行于这些电子设备的应用***中，其中：
CPU 101配置为大容量NAND Flash模式。在本发明实施例中，CPU 101的BOOT 1引脚经电容C接地，BOOT 0引脚经第一电阻R1接工作电压。
对于大容量NAND Flash，CPU 101的状态检测引脚与外部的大容量与非快闪记忆体连接，检测外部大容量NAND Flash的工作状态。在本发明实施例中，CPU101的状态检测引脚，即R/B#引脚，接第二电阻R2。在使用时，第二电阻R2的另一端接外部大容量Nand Flash的R/B#引脚，CPU 101通过检测R/B#引脚的电压得到大容量NAND Flash的工作状态，在检测到大容量NAND Flash为ready状态时，对大容量NAND Flash进行相应的读、写操作。其中，工作电压为3.3V，电容C为0.01-0.1微法，第一电阻R1可以为10K欧姆，第二电阻R2为0-10欧姆。当然，电容C、第一电阻R1和第二电阻R2的取值还可以根据实际情况进行修改、选择。
对于小容量NAND Flash，将CPU 101的状态检测引脚置为准备就绪状态，即CPU 101的R/B#引脚悬空或者接上拉电阻到电源，并且，CPU 101还包括：
检测单元1011，通过状态查询命令检测外部小容量NAND Flash的工作状态。
其中，检测单元1011包括：
命令发送模块10111，发送NAND Flash状态查询命令。在本发明实施例中，CPU 101将状态查询命令发送到命令端口，该命令端口为内嵌到CPU中的NAND Flash控制器的CMD端口。
状态判断模块10112，判断查询到的NAND Flash的工作状态。
状态处理模块10113，在状态判断模块10112判断NAND Flash的工作状态为忙碌(busy)时，延时预设的时间，并控制命令发送模块10111继续检测；在状态判断模块10112判断NAND Flash的工作状态为ready时，结束检测。
在本发明实施例中，命令发送模块10111将状态查询命令(即0x70)发送到命令端口，NAND Flash接收到状态查询命令后响应该命令，查询其自身的状态，并通过数据线向CPU 101返回送查询到的状态值。然后，状态判断模块10112通过数据端口保存接收到的状态值，并判断该状态值的第6位是否为0，若为0则判断NAND Flash为Busy状态，状态处理模块10113延时50μs，返回步骤1继续查询；若为1则判断NAND Flash为Ready状态，状态处理模块10113结束检测，CPU 101可以对NAND Flash进行相应读、写操作。当然，在检测到NAND Flash为Busy状态时，状态处理模块10113的延时时间可以根据NAND Flash数据读写的实际耗时精度来确定，一般为微秒单位，例如可以为30-100微秒。从而使得本实施例提供的与非快闪记忆体状态检测装置可无需更换硬件设计、无需修改CPU 101端内嵌的NAND Boot启动代码就可以对工艺升级后NAND Flash进行相应读写操作。
另外，CPU 101通过状态查询命令检测NAND Flash的工作状态时，NANDFlash查询其自身状态的时间间隔需要达到微秒级别，需要修改NAND Flash驱动程序中对于状态监测部分的代码，以通过微秒级的单位去查询其自身状态。这样，CPU 101才能获得正确的时序，以对NAND Flash进行正常读、写操作。其中，NAND Flash的驱动程序可以由开发人员任意修改或替换，所以实现起来比较方便。
图2示出了对于小容量NAND Flash，管脚电平示意图，由上可知，对于小容量NAND Flash，隔断开CPU 101R/B#引脚与小容量NAND Flash R/B#引脚间的连接，保持CPU 101 R/B#引脚的上拉状态，CPU 101会认为小容量NANDFlash一直都处于Ready状态，那么CPU 101的WE#引脚会紧随前4个循环寻址命令发送第5个循环寻址命令，CPU 101发送的前4个循环寻址命令如图2中WE#引脚对应的实线椭圆中的时序，第5个循环寻址命令如图2中WE#引脚对应的虚线椭圆中的时序。由于小容量NAND Flash接收到CPU 101发送的前4个循环寻址命令后处理数据需要耗时，那么在CPU 101发送第5个循环寻址命令时，小容量NAND Flash实际处于Busy状态。这样，小容量NAND Flash就不会响应接收到的第5个循环寻址命令，因此不会中断读写操作，待小容量NAND Flash端完成正常的数据准备延时后，通过IO引脚正确送出数据，避免了其在接收到第5个循环寻址命令时自动中断读写而导致***启动失败。
图3示出了基于NAND Flash启动的***的结构，为了便于说明仅示出了与本发明实施例相关的部分。
其中，基于NAND Flash启动的***包含上述NAND Flash状态检测装置和NAND Flash 102。
在NAND Flash 102为大容量NAND Flash时，CPU 101的R/B#引脚接经第二电阻R2接NAND Flash 102的R/B#引脚，CPU 101通过检测R/B#引脚的电压得到NANS Flash的工作状态。
在NAND Flash 102为小容量NAND Flash时，CPU 101的R/B#引脚与NAND Flash 102的R/B#引脚之间断开，将CPU 101的R/B#引脚置为ready状态，可以将CPU 101的R/B#引脚悬空或者接上拉电阻到电源。并且，CPU 101还包括：
检测单元1011，通过状态查询命令检测NAND Flash 102的工作状态。
其中，检测单元1011包括：
命令发送模块10111，发送NAND Flash状态查询命令。在本发明实施例中，CPU 101将状态查询命令发送到命令端口，其实现方式如上所述，不再赘述。
状态判断模块10112，判断查询到的NAND Flash的工作状态，其实现方式如上所述，不再赘述。
状态处理模块10113，在状态判断模块10112判断NAND Flash 102的工作状态为忙碌(busy)时，延时预设的时间，并控制命令发送模块10111继续检测；在状态判断模块10112判断NAND Flash 102的工作状态为ready时，结束检测，其实现方式如上所述，不再赘述。
另外，对于小容量NAND Flash 102，还需要修改其驱动程序中对于状态监测部分的代码，以使小容量NAND Flash 102查询其自身状态的频率为微秒级的单位。
CPU 101通过R/B#引脚检测到NAND Flash 102处于准备就绪时，向NANDFlash 102发送地址，读取NAND Flash 102中存储的数据以启动***。
NAND Flash 102中存储***启动所需的数据，根据接收到的地址读取存储的数据，并向CPU101返回读取到的数据。
图4示出了本发明实施例提供的与非快闪记忆体状态检测方法的实现流程，详述如下：
在步骤S401中，发送查询与非快闪记忆体工作状态的查询命令；
在步骤S402中，接收返回的状态值；
在步骤S403中，根据接收到的状态值判断与非快闪记忆体的工作状态；
在步骤S404中，在判断与非快闪记忆体的工作状态为忙碌时，延时预设的时间。
在本发明实施例中，通过命令端口将状态查询命令(即0x70)发送给相应NAND Flash，并接收相应NAND Flash返回的状态值。然后，判断该状态值的第6位是否为0，若为0则判断相应NAND Flash为Busy状态，延时50μs后返回步骤S401继续查询；若为1则判断相应NAND Flash为Ready状态，结束检测。延时时间可以根据相应NAND Flash数据读写的实际耗时精度来确定，一般为微秒单位，例如可以为30-100微秒。
在本发明实施例中，CPU通过检测状态检测引脚或者通过状态查询命令得到与非快闪记忆体的工作状态，实现了一种NAND Flash状态检测装置，对于不同容量的NAND Flash，硬件设计改动小，并且无需修改CPU端内嵌的NANDBoot启动代码就可以对工艺升级后NAND Flash进行相应读写操作，对硬件平台使用的局限性较小、便于扩展。
本领域普通技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以在存储于一计算机可读取存储介质中，所述的存储介质，如ROM/RAM、磁盘、光盘等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种与非快闪记忆体状态检测装置，包括CPU，所述CPU包括状态检测引脚、BOOT0引脚和BOOT1引脚，所述CPU的BOOT1引脚经电容接地，所述CPU配置为大容量与非快闪记忆体模式，其特征在于，
将所述CPU的状态检测引脚悬空或者接上拉电阻到所述BOOT0引脚，所述CPU还包括检测单元，用于通过状态查询命令检测外部小容量与非快闪记忆体的工作状态；和/或
将所述CPU的状态检测引脚与外部的大容量与非快闪记忆体连接，检测所述大容量与非快闪记忆体的工作状态；
所述检测单元包括：
命令发送模块，用于发送与非快闪记忆体状态查询命令；
状态判断模块，用于判断查询到的与非快闪记忆体的工作状态；以及
状态处理模块，用于在所述状态判断模块判断与非快闪记忆体的工作状态为忙碌时，延时预设的时间，并控制所述命令发送模块继续检测。
2.如权利要求1所述的装置，其特征在于，所述CPU配置为大容量与非快闪记忆体模式为将所述CPU的BOOT0引脚经第一电阻接工作电压，将所述CPU的BOOT1引脚经电容接地。
3.如权利要求1所述的装置，其特征在于，所述CPU的状态检测引脚经第二电阻与外部的大容量与非快闪记忆体连接。
4.如权利要求3所述的装置，其特征在于，所述预设的时间为30-100微秒。
5.一种包含权利要求1至4任一项所述与非快闪记忆体状态检测装置的基于与非快闪记忆体启动的***，其特征在于，所述***还包括与非快闪记忆体；
在所述与非快闪记忆体为大容量与非快闪记忆体时，所述CPU的状态检测引脚经第二电阻R2接所述与非快闪记忆体的状态检测引脚；
在所述与非快闪记忆体为小容量与非快闪记忆体时，将所述CPU的状态检测引脚置为准备就绪状态，所述CPU还包括检测单元，用于通过状态查询命令检测所述与非快闪记忆体的工作状态；
所述CPU通过状态检测引脚检测到与非快闪记忆体处于准备就绪状态时，向所述与非快闪记忆体发送地址，读取所述与非快闪记忆体中存储的数据以启动***；
所述与非快闪记忆体，用于存储***启动所需的数据，根据接收到的地址读取存储的数据，并向所述CPU返回读取到的数据。
6.如权利要求5所述的***，其特征在于，所述小容量与非快闪记忆体查询其自身状态的频率为微秒级。
7.一种包含权利要求5所述基于与非快闪记忆体启动的***的电子设备。
8.一种包含权利要求6所述基于与非快闪记忆体启动的***的电子设备。
CN200810241769.7A 2008-12-31 2008-12-31 一种与非快闪记忆体状态检测装置、***及电子设备 Expired - Fee Related CN101477838B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200810241769.7A CN101477838B (zh) 2008-12-31 2008-12-31 一种与非快闪记忆体状态检测装置、***及电子设备
PCT/CN2009/075939 WO2010075746A1 (zh) 2008-12-31 2009-12-24 与非快闪记忆体状态检测装置、***、电子设备及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810241769.7A CN101477838B (zh) 2008-12-31 2008-12-31 一种与非快闪记忆体状态检测装置、***及电子设备

Publications (2)

Publication Number Publication Date
CN101477838A CN101477838A (zh) 2009-07-08
CN101477838B true CN101477838B (zh) 2014-07-30

Family

ID=40838526

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810241769.7A Expired - Fee Related CN101477838B (zh) 2008-12-31 2008-12-31 一种与非快闪记忆体状态检测装置、***及电子设备

Country Status (2)

Country Link
CN (1) CN101477838B (zh)
WO (1) WO2010075746A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477838B (zh) * 2008-12-31 2014-07-30 深圳市同洲电子股份有限公司 一种与非快闪记忆体状态检测装置、***及电子设备
CN102279823B (zh) * 2011-06-13 2013-09-18 杭州华三通信技术有限公司 可实现Nand Flash状态检测的装置及方法
TWI494944B (zh) 2013-10-25 2015-08-01 Phison Electronics Corp 記憶體模組偵測方法、記憶體控制電路單元及儲存裝置
CN104615554B (zh) * 2013-11-04 2018-11-23 群联电子股份有限公司 存储器模块检测方法、存储器控制电路单元及储存装置
KR20190018326A (ko) * 2017-08-14 2019-02-22 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
CN110993012B (zh) * 2019-11-12 2023-07-25 山东华芯半导体有限公司 一种统计nand flash busy时间的装置和方法
CN111857599A (zh) * 2020-07-29 2020-10-30 浪潮(北京)电子信息产业有限公司 一种数据读写方法、装置、设备及可读存储介质
CN112130789B (zh) * 2020-08-06 2024-05-10 许继集团有限公司 片内RAM空间不足转片内flash存储的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778440A (en) * 1994-10-26 1998-07-07 Macronix International Co., Ltd. Floating gate memory device and method for terminating a program load cycle upon detecting a predetermined address/data pattern
CN1362708A (zh) * 2001-01-02 2002-08-07 吴秀林 一种闪存芯片的读写方法
CN1873619A (zh) * 2005-05-30 2006-12-06 株式会社东芝 存储装置
CN101064192A (zh) * 2007-06-15 2007-10-31 华为技术有限公司 一种访问与非型闪存的***及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101477838B (zh) * 2008-12-31 2014-07-30 深圳市同洲电子股份有限公司 一种与非快闪记忆体状态检测装置、***及电子设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5778440A (en) * 1994-10-26 1998-07-07 Macronix International Co., Ltd. Floating gate memory device and method for terminating a program load cycle upon detecting a predetermined address/data pattern
CN1362708A (zh) * 2001-01-02 2002-08-07 吴秀林 一种闪存芯片的读写方法
CN1873619A (zh) * 2005-05-30 2006-12-06 株式会社东芝 存储装置
CN101064192A (zh) * 2007-06-15 2007-10-31 华为技术有限公司 一种访问与非型闪存的***及方法

Also Published As

Publication number Publication date
WO2010075746A1 (zh) 2010-07-08
CN101477838A (zh) 2009-07-08

Similar Documents

Publication Publication Date Title
CN101477838B (zh) 一种与非快闪记忆体状态检测装置、***及电子设备
US9245634B2 (en) Initialization of flash storage via an embedded controller
US6851018B2 (en) Exchanging operation parameters between a data storage device and a controller
CN110795027A (zh) 固态存储设备及包括该固态存储设备的电子***
CN108037938B (zh) 一种eMMC的开卡方法
US8285920B2 (en) Memory device with dynamic controllable physical logical mapping table loading
JP7179073B2 (ja) 初期化法と関連するコントローラ、メモリデバイス、およびホスト
CN111459557B (zh) 一种缩短服务器开机时间的方法及***
KR102678655B1 (ko) 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
GB2463809A (en) Peripheral device operation method, peripheral device and host
WO2022105595A1 (zh) 嵌入式设备的***升级方法、装置及嵌入式设备
CN102915209B (zh) 一种存储控制芯片、存储设备及其***数据写入方法
CN111522602B (zh) 通信装置的启动方法
CN1332306C (zh) 控制装置
CN108628621A (zh) 一种从设备的固件升级方法及固件升级的从设备、***
CN101667133B (zh) 固件更新方法和使用该方法更新固件的芯片
TWI467579B (zh) 電子裝置及其記憶體控制方法以及相關電腦可讀取儲存媒體
CN103902301A (zh) 读取bios的方法、装置以及处理器
CN112306536B (zh) 一种主板及其芯片以及芯片升级方法
KR101542353B1 (ko) Ａｓｉｃ 코어를 위한 다중 레귤레이터 전력 전달 시스템
US8341334B2 (en) Flash memory apparatus and method for operating the same and data storage system
CN113590153A (zh) 一种cpld的固件升级方法、***、设备以及介质
CN112350888B (zh) 启动状态检测***及其方法
CN108052337A (zh) 一种eMMC量产工具的固件升级方法及装置
CN101526910A (zh) 一种BootRom备份方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1132833

Country of ref document: HK

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1132833

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140730

Termination date: 20211231

CF01 Termination of patent right due to non-payment of annual fee