CN111221701A - 一种芯片及其电路逻辑重构*** - Google Patents
一种芯片及其电路逻辑重构*** Download PDFInfo
- Publication number
- CN111221701A CN111221701A CN201911122480.8A CN201911122480A CN111221701A CN 111221701 A CN111221701 A CN 111221701A CN 201911122480 A CN201911122480 A CN 201911122480A CN 111221701 A CN111221701 A CN 111221701A
- Authority
- CN
- China
- Prior art keywords
- read
- preset
- circuit
- logic
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000002159 abnormal effect Effects 0.000 claims abstract description 46
- 230000008439 repair process Effects 0.000 claims abstract description 18
- 238000012545 processing Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3055—Monitoring arrangements for monitoring the status of the computing system or of the computing system component, e.g. monitoring if the computing system is on, off, available, not available
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
- G06F11/3072—Monitoring arrangements determined by the means or processing involved in reporting the monitored data where the reporting involves data filtering, e.g. pattern matching, time or event triggered, adaptive or policy-based reporting
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Microcomputers (AREA)
Abstract
本发明公开了一种电路逻辑重构***，本申请中，处理器可以持续地监听电路的异常状态，并在监听到异常状态时通过改写读写寄存器的数值而控制芯片的核心控制模块执行对应的电路修复逻辑，提高了发现问题以及解决问题的速度，不会遗漏瞬间出现的异常状态，且无需工作人员通过调试终端进行操作，节省了人力成本。本发明还公开了一种芯片，具有如上电路逻辑重构***相同的有益效果。
Description
技术领域
本发明涉及电子技术领域，特别是涉及一种电路逻辑重构***，本发明还涉及一种芯片。
背景技术
随着电子技术的发展，各种各样的芯片也层出不穷，芯片包括诸多电路、只读寄存器、读写寄存器、核心处理模块以及总线接口，只读寄存器可以获取并存储芯片中各个电路的电路状态，而核心处理模块可以根据读写寄存器中的数值来更改自身所要执行的电路逻辑，以实现不同的功能；工作人员可以将调试终端连接于总线接口并通过总线接口将预设寄存器值写入读写寄存器，以便核心处理模块根据预设寄存器值更改自身执行的电路逻辑，例如当工作人员发现只读寄存器中的电路状态异常时，可以通过调试接口将预设寄存器值写入读写寄存器，以便核心处理模块执行用于修复电路异常状态的电路逻辑等。
但是通过调试终端来读取只读寄存器中的数值并进行电路异常判断毕竟不能一直进行，效率较低，工作人员很可能在电路异常状态出现许久之后才通过调试终端发现，或者根本无法通过调试终端发现只读寄存器中只存在了很短时间的用以表征电路异常的寄存器值，无法及时发现芯片中电路的异常状态以便进行及时修复，很可能导致芯片的损坏，且人力成本较高。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本发明的目的是提供一种电路逻辑重构***，提高了发现问题以及解决问题的速度，不会遗漏瞬间出现的异常状态，且无需工作人员通过调试终端进行操作，节省了人力成本；本发明的另一目的是提供一种包括上述电路逻辑重构***的芯片，提高了发现问题以及解决问题的速度，不会遗漏瞬间出现的异常状态，且无需工作人员通过调试终端进行操作，节省了人力成本。
为解决上述技术问题，本发明提供了一种电路逻辑重构***，包括：
读写寄存器；
只读寄存器，用于获取并存储芯片中电路的电路状态；
处理器，用于监听并判定所述电路状态为异常状态时将预设寄存器值写入所述读写寄存器；
核心处理模块，用于根据预设的寄存器值与电路逻辑的对应关系，在所述芯片中执行与所述预设寄存器值对应的电路修复逻辑。
优选地，所述只读寄存器为多个；
所述判定所述电路状态为异常状态时将预设寄存器值写入读写寄存器具体为：
判定多个所述只读寄存器中的存储数值的组合符合预设异常逻辑时，将与所述预设异常逻辑对应的预设寄存器值写入读写寄存器。
优选地，所述读写寄存器为多个；
所述判定多个所述只读寄存器中的存储数值的组合符合预设异常逻辑时，将与所述预设异常逻辑对应的预设寄存器值写入读写寄存器具体为：
判定多个所述只读寄存器中的存储数值的组合符合预设异常逻辑时，确定出与所述预设异常逻辑对应的预设寄存器值改写方案；
根据所述预设寄存器值改写方案改写多个所述读写寄存器中的存储数值；
则所述核心处理模块具体用于：
判定多个所述读写寄存器的存储数值呈现所述预设寄存器值改写方案中的预设寄存器值组合时，在所述芯片中执行与所述预设寄存器值组合对应的电路修复逻辑。
优选地，所述预设异常逻辑包括：
指定的两个所述只读寄存器存储的大小关系不符合预设正常大小关系。
优选地，所述电路修复逻辑包括：
对于所述芯片内指定电路的故障修复程序。
优选地，所述只读寄存器和/或所述读写寄存器为所述芯片中原有的部分。
优选地，所述处理器为单片机。
优选地，该电路逻辑重构***还包括：
与所述处理器连接的数据接口，用于通过其添加或修改所述预设异常逻辑与预设寄存器值的对应关系。
为解决上述技术问题，本发明还提供了一种芯片，包括如上任一项所述的电路逻辑重构***。
本发明提供了一种电路逻辑重构***，本申请中，处理器可以持续地监听电路的异常状态，并在监听到异常状态时通过改写读写寄存器的数值而控制芯片的核心控制模块执行对应的电路修复逻辑，提高了发现问题以及解决问题的速度，不会遗漏瞬间出现的异常状态，且无需工作人员通过调试终端进行操作，节省了人力成本。
本发明还提供了一种芯片，具有如上电路逻辑重构***相同的有益效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对现有技术和实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的一种电路逻辑重构***的结构示意图；
图2为本发明提供的另一种电路逻辑重构***的结构示意图。
具体实施方式
本发明的核心是提供一种电路逻辑重构***，提高了发现问题以及解决问题的速度，不会遗漏瞬间出现的异常状态，且无需工作人员通过调试终端进行操作，节省了人力成本；本发明的另一核心是提供一种包括上述电路逻辑重构***的芯片，提高了发现问题以及解决问题的速度，不会遗漏瞬间出现的异常状态，且无需工作人员通过调试终端进行操作，节省了人力成本。
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明提供的一种电路逻辑重构***的结构示意图，包括：
读写寄存器1；
只读寄存器2，用于获取并存储芯片中电路的电路状态；
处理器3，用于监听并判定电路状态为异常状态时将预设寄存器值写入读写寄存器1；
核心处理模块4，用于根据预设的寄存器值与电路逻辑的对应关系，在芯片中执行与预设寄存器值对应的电路修复逻辑。
具体的，芯片可以为多种类型，例如可以为SOC(System-on-a-Chip，***级芯片)芯片等，本发明实施例在此不做限定。
具体的，只读寄存器2读取的电路可以为芯片中部分指定的电路，也可以为芯片中所有的电路等，这个需要看芯片的具体特性以及需求，本发明实施例在此不做限定。
其中，读写寄存器1一方面可以用于用户通过其将各种寄存器值写入其中，另一方面可以用于芯片的核心处理模块4读取读写寄存器1中的寄存器值并执行对应的电路逻辑，本发明实施例中通过这两种寄存器，设置了处理器3可以一边读取只读寄存器2中的电路状态，然后可以在电路状态异常时，以“改写读写寄存器1中寄存器值”的方式来改写核心处理模块4执行的电路逻辑，以便达到修复电路的目的，具有自动化程度高、工作效率高以及不会遗漏异常的电路状态的优点。
其中，预设的寄存器值与电路逻辑的对应关系可以进行自主设定，其可以为多种类型，本发明实施例在此不做限定。
值得一提的是，现有技术中的技术人员虽然可以通过芯片的总线接口读取只读寄存器2中的数值以及改写读写寄存器1中的数值，但是技术人员显然不可能做到一直去观测只读寄存器2中的数值并相适应地去改写读写寄存器1中的数值，因此很可能会遗漏或者延误对于一些异常电路状态的处理。
其中，核心处理模块4可以为芯片的核心处理模块4。
本发明提供了一种电路逻辑重构***，本申请中，微型处理器可以持续地监听电路的异常状态，并在监听到异常状态时通过改写读写寄存器的数值而控制芯片的核心控制模块执行对应的电路修复逻辑，提高了发现问题以及解决问题的速度，不会遗漏瞬间出现的异常状态，且无需工作人员通过调试终端进行操作，节省了人力成本。
为了更好地对本发明实施例进行说明，请参考图2，图2为本发明提供的另一种电路逻辑重构***的结构示意图，在上述实施例的基础上：
作为一种优选的实施例，只读寄存器2为多个；
判定电路状态为异常状态时将预设寄存器值写入读写寄存器1具体为：
判定多个只读寄存器2中的存储数值的组合符合预设异常逻辑时，将与预设异常逻辑对应的预设寄存器值写入读写寄存器1。
具体的，芯片中的只读寄存器2可以为多个，以便对于芯片中大量的电路进行状态存储，每个只读寄存器2所对应存储的电路状态所对应的电路数量可以自主设定，本发明实施例在此不做限定。
其中，某些情况下仅仅通过单一寄存器中存储的单个电路的电路状态无法确定出芯片中存在的故障，因此需要进行将多个电路状态进行综合判断，通过判断多个电路状态之间的关系从而进行故障诊断，在诊断出故障以后便可以将与预设异常逻辑对应的预设寄存器值写入读写寄存器1中。
其中，存储数值与电路状态相对应，预设异常逻辑可以进行自主设定，本发明实施例在此不做限定。
具体的，只读寄存器2的数量可以为多种具体数值，本发明实施例在此不做限定。
作为一种优选的实施例，读写寄存器1为多个；
判定多个只读寄存器2中的存储数值的组合符合预设异常逻辑时，将与预设异常逻辑对应的预设寄存器值写入读写寄存器1具体为：
判定多个只读寄存器2中的存储数值的组合符合预设异常逻辑时，确定出与预设异常逻辑对应的预设寄存器值改写方案；
根据预设寄存器值改写方案改写多个读写寄存器1中的存储数值；
则核心处理模块4具体用于：
判定多个读写寄存器1的存储数值呈现预设寄存器值改写方案中的预设寄存器值组合时，在芯片中执行与预设寄存器值组合对应的电路修复逻辑。
具体的，考虑到核心处理模块4在判断读写寄存器1中的存储数值所对应的电路逻辑时，某些情况下需要通过多个读写寄存器1中存储数值呈现的寄存器值组合来确定，因此本发明实施例中在只读寄存器2中的存储数值的组合符合预设异常逻辑时生成对应的预设寄存器值改写方案，如来一来便可以根据预设寄存器值改写方案改写多个读写寄存器1中的寄存器值以便使其呈现出预设寄存器值组合，核心处理模块4在读到该预设寄存器组合时便可以执行与之相对应的电路修复逻辑。
其中，读写寄存器1的具体数量可以进行自主设定，本发明实施例在此不做限定。
具体的，预设寄存器值组合可以进行自主设定，每种预设寄存器值组合对应的有不同的电路修复逻辑，本发明实施例在此不做限定。
作为一种优选的实施例，预设异常逻辑包括：
指定的两个只读寄存器2存储的大小关系不符合预设正常大小关系。
具体的，指定的两个只读寄存器2存储的大小关系不符合预设正常大小关系具体可以为A只读寄存器2的数值大于B只读寄存器2的数值等，本发明实施例在此不做限定。
其中，本发明实施例中提供的预设异常逻辑较为简单，当然，预设异常逻辑还可以为其他多种类型，本发明实施例在此不做限定。
作为一种优选的实施例，电路修复逻辑包括：
对于芯片内指定电路的故障修复程序。
具体的，除了本发明实施例中裂绝的电路修复逻辑外，电路修复逻辑还可以为其他多种类型，本发明实施例在此不做限定。
作为一种优选的实施例，只读寄存器2和/或读写寄存器1为芯片中原有的部分。
具体的，采用芯片中原有的只读寄存器2和/或读写寄存器1可以节省成本，并且不用对芯片结构进行太大的改造。
当然，除了采用芯片中原有的只读寄存器2和/或读写寄存器1外，只读寄存器2和/或读写寄存器1还可以为在芯片的基础上额外添置的，本发明实施例在此不做限定。
作为一种优选的实施例，处理器3为单片机。
具体的，单片机具有体积小、成本低以及寿命长等优点。
其中，处理器3可以支持多个基本指令，包括算术逻辑运算、位运算、跳转以及数据搬移等。
当然，处理器3还可以为其他多种类型，本发明实施例在此不做限定。
作为一种优选的实施例，该电路逻辑重构***还包括：
与处理器3连接的数据接口5，用于通过其添加或修改预设异常逻辑与寄存器值的对应关系。
具体的，考虑到随着时间的变化或者芯片的升级，处理器3中的预设异常逻辑与寄存器值的对应关系可能需要增加或者进行修改，本发明实施例中，工作人员可以数据接口5对于处理器3中的预设异常逻辑与寄存器值的对应关系进行添加或者修改，操作起来比较便捷，提高了工作效率。
其中，数据接口5可以为多种类型，例如可以为多种类型的总线接口等，本发明实施例在此不做限定。
本发明还提供了一种芯片，包括如前述实施例中的电路逻辑重构***。
对于本发明实施例提供的芯片的介绍请参照前述的电路逻辑重构***的实施例，本发明实施例在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。还需要说明的是，在本说明书中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种电路逻辑重构***，其特征在于，包括：
读写寄存器；
只读寄存器，用于获取并存储芯片中电路的电路状态；
处理器，用于监听并判定所述电路状态为异常状态时将预设寄存器值写入所述读写寄存器；
核心处理模块，用于根据预设的寄存器值与电路逻辑的对应关系，在所述芯片中执行与所述预设寄存器值对应的电路修复逻辑。
2.根据权利要求1所述的电路逻辑重构***，其特征在于，所述只读寄存器为多个；
所述判定所述电路状态为异常状态时将预设寄存器值写入读写寄存器具体为：
判定多个所述只读寄存器中的存储数值的组合符合预设异常逻辑时，将与所述预设异常逻辑对应的预设寄存器值写入读写寄存器。
3.根据权利要求2所述的电路逻辑重构***，其特征在于，所述读写寄存器为多个；
所述判定多个所述只读寄存器中的存储数值的组合符合预设异常逻辑时，将与所述预设异常逻辑对应的预设寄存器值写入读写寄存器具体为：
判定多个所述只读寄存器中的存储数值的组合符合预设异常逻辑时，确定出与所述预设异常逻辑对应的预设寄存器值改写方案；
根据所述预设寄存器值改写方案改写多个所述读写寄存器中的存储数值；
则所述核心处理模块具体用于：
判定多个所述读写寄存器的存储数值呈现所述预设寄存器值改写方案中的预设寄存器值组合时，在所述芯片中执行与所述预设寄存器值组合对应的电路修复逻辑。
4.根据权利要求3所述的电路逻辑重构***，其特征在于，所述预设异常逻辑包括：
指定的两个所述只读寄存器存储的大小关系不符合预设正常大小关系。
5.根据权利要求3所述的电路逻辑重构***，其特征在于，所述电路修复逻辑包括：
对于所述芯片内指定电路的故障修复程序。
6.根据权利要求1所述的电路逻辑重构***，其特征在于，所述只读寄存器和/或所述读写寄存器为所述芯片中原有的部分。
7.根据权利要求1所述的电路逻辑重构***，其特征在于，所述处理器为单片机。
8.根据权利要求2至5任一项所述的电路逻辑重构***，其特征在于，该电路逻辑重构***还包括：
与所述处理器连接的数据接口，用于通过其添加或修改所述预设异常逻辑与预设寄存器值的对应关系。
9.一种芯片，其特征在于，包括如权利要求1至8任一项所述的电路逻辑重构***。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911122480.8A CN111221701A (zh) | 2019-11-15 | 2019-11-15 | 一种芯片及其电路逻辑重构*** |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911122480.8A CN111221701A (zh) | 2019-11-15 | 2019-11-15 | 一种芯片及其电路逻辑重构*** |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111221701A true CN111221701A (zh) | 2020-06-02 |
Family
ID=70827677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911122480.8A Withdrawn CN111221701A (zh) | 2019-11-15 | 2019-11-15 | 一种芯片及其电路逻辑重构*** |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111221701A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117453495A (zh) * | 2023-12-26 | 2024-01-26 | 睿思芯科(成都)科技有限公司 | 支持在线纠错和调试的芯片、设计方法及相关设备 |
-
2019
- 2019-11-15 CN CN201911122480.8A patent/CN111221701A/zh not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117453495A (zh) * | 2023-12-26 | 2024-01-26 | 睿思芯科(成都)科技有限公司 | 支持在线纠错和调试的芯片、设计方法及相关设备 |
| CN117453495B (zh) * | 2023-12-26 | 2024-03-26 | 睿思芯科(成都)科技有限公司 | 支持在线纠错和调试的芯片、设计方法及相关设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100388234C (zh) | 一种基于有限状态机的对内存变量改写进行监控的方法 | |
| JP2010044578A (ja) | マルチコアプロセッサ | |
| EP2733613B1 (en) | Controller and program | |
| EP3274839B1 (en) | Technologies for root cause identification of use-after-free memory corruption bugs | |
| CN113672306B (zh) | 服务器组件自检异常恢复方法、装置、***及介质 | |
| CN102043636B (zh) | 现场可编程门阵列位文件下载的方法及装置 | |
| US8464016B2 (en) | Method and device for switching over in a memory for a control device | |
| CN114442930A (zh) | 组磁盘阵列的控制方法、装置、电子设备及可读存储介质 | |
| CN111221701A (zh) | 一种芯片及其电路逻辑重构*** | |
| CN109117299B (zh) | 服务器的侦错装置及其侦错方法 | |
| CN102799479A (zh) | 具有多功能bios的主板及其测试方法 | |
| US20140025870A1 (en) | Computer reprogramming method, data storage medium and motor vehicle computer | |
| CN104678292A (zh) | 一种复杂可编程逻辑器件cpld测试方法和装置 | |
| CN114936135A (zh) | 一种异常检测方法、装置及可读存储介质 | |
| US20100077383A1 (en) | Simulation method and storage medium for storing program | |
| JP2007058450A (ja) | 半導体集積回路 | |
| CN109814888B (zh) | NandFlash控制器EFUSE代替方法及装置 | |
| CN113821240A (zh) | 固件升级方法、电子设备、存储介质及信号锁存电路 | |
| EP3557422A1 (en) | Method for accessing code sram, and electronic device | |
| US6539436B2 (en) | Management of interruptions in a computer platform | |
| CN111078261B (zh) | 闪存升级装置及车辆 | |
| CN106933558A (zh) | 一种电源控制方法及装置 | |
| CN117176606A (zh) | 智能网卡的初始化异常检测方法、***、服务器及介质 | |
| CN113986364A (zh) | 一种芯片驱动方法、装置、电子设备及存储介质 | |
| CN117854578A (zh) | 自动化测试结构及ate设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200602 |