CN117711940A - 一种增强型hemt器件结构及其制作方法 - Google Patents

一种增强型hemt器件结构及其制作方法 Download PDF

Info

Publication number
CN117711940A
CN117711940A CN202311862950.0A CN202311862950A CN117711940A CN 117711940 A CN117711940 A CN 117711940A CN 202311862950 A CN202311862950 A CN 202311862950A CN 117711940 A CN117711940 A CN 117711940A
Authority
CN
China
Prior art keywords
barrier layer
layer
desorption
etching
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311862950.0A
Other languages
English (en)
Inventor
张康
何晨光
吴华龙
刘云洲
赵维
陈志涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Institute of Semiconductors of Guangdong Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of Guangdong Academy of Sciences filed Critical Institute of Semiconductors of Guangdong Academy of Sciences
Priority to CN202311862950.0A priority Critical patent/CN117711940A/zh
Publication of CN117711940A publication Critical patent/CN117711940A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本申请提出一种增强型HEMT器件结构及其制作方法，涉及半导体技术领域。首先提供一衬底；再基于衬底的表面外延生长缓冲层；基于缓冲层的远离衬底的一侧生长沟道层；接着基于沟道层的远离衬底的一侧生长第一势垒层；其中，第一势垒层的厚度小于15nm；然后对第一势垒层进行第一高温脱附处理，并在第一势垒层的表面形成第一脱附层；再基于第一脱附层的表面的生长第二势垒层，其中，第一势垒层的铝组分小于或等于第二势垒层的铝组分，且第一脱附层的铝组分大于第二势垒层的铝组分；之后基于栅极区域对第二势垒层进行沟槽刻蚀，直至露出脱附层；最后基于器件表面制作相互隔离的栅极、源极以及漏极。本申请具有提升了刻蚀均匀性的效果。

Description

一种增强型HEMT器件结构及其制作方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种增强型HEMT器件结构及其制作方法。
背景技术
目前，GaN HEMT器件(High electron mobility transistor，高电子迁移率晶体管)的应用越来越广，由于GaN材料具有更高的临界电场，独有的低导通电阻，更低的电容，因此特别适用于功率半导体器件。
但是由于传统的GaN HEMT器件是为耗尽型器件，在栅极没有加电压时栅极是导通的，这样器件就没有关断，因此耗尽型器件需要和其他器件结合才能在电源灯应用中使用，如耗尽型GaN HEMT和低压增强型Si MOSFET串联封装形成常关的共源共栅型GaN功率器件，虽然可以常关，但是串联器件的封装复杂性大大提升，而且在高频工作时会引入寄生电感，极大的劣化了器件的开关性能。
因此，现有技术中还提供了一些增强型HEMT器件制作方式，第一种是p型GaN盖帽层技术，通过在AlGaN势垒层上生长一层p型GaN，p型GaN产生的空穴会耗尽对应沟道位置的2DEG(二维电子气)，从而提高栅压。第二种是采用离子注入技术，通过对栅极下势垒层进行氟等离子体注入，从而消耗栅极下沟道的2DEG，实现增强型。第三种是凹槽栅技术，通过将栅极位置的AlGaN势垒层刻蚀掉，没有AlGaN势垒层，凹槽处沟道无2DEG，通过绝缘层隔离直接将栅极做到凹槽上，实现常关。
针对凹槽栅技术，由于在栅极位置刻蚀凹槽需要使用ICP干法刻蚀工艺，但ICP干法刻蚀工艺存在均匀性问题，导致在应用上受到了明显限制。
综上，现有技术中通过凹槽栅技术制作增强型HEMT器件时存在刻蚀均匀性问题。
发明内容
本申请的目的在于提供一种增强型HEMT器件结构制作方法，以解决现有技术中存在的凹槽栅技术制作增强型HEMT器件时的刻蚀均匀性问题。
为了实现上述目的，本申请实施例采用的技术方案如下：
第一方面，本申请实施例提供了一种增强型HEMT器件结构制作方法，所述方法包括：
提供一衬底；
基于所述衬底的表面外延生长缓冲层；
基于所述缓冲层的远离所述衬底的一侧生长沟道层；
基于所述沟道层的远离所述衬底的一侧生长第一势垒层；其中，所述第一势垒层的厚度小于15nm；
对所述第一势垒层进行第一高温脱附处理，并在所述第一势垒层的表面形成第一脱附层；
基于所述第一脱附层的表面的生长第二势垒层，其中，第一势垒层的铝组分小于或等于所述第二势垒层的铝组分，且所述第一脱附层的铝组分大于所述第二势垒层的铝组分；
基于栅极区域对所述第二势垒层进行沟槽刻蚀，直至露出所述脱附层；
基于器件表面制作相互隔离的栅极、源极以及漏极。
可选地，在基于器件表面制作相互隔离的栅极、源极以及漏极的步骤之前，所述方法还包括：
对所述第二势垒层进行第二高温脱附处理，其中，所述第二高温脱附的脱附时间比所述第一高温脱附的脱附时间短。
可选地，在基于器件表面制作相互隔离的栅极、源极以及漏极的步骤之前，所述方法还包括：
对所述第二势垒层进行第二高温脱附处理，其中，第二高温脱附的脱附温度比所述第一高温脱附的脱附温度低。
可选地，在基于器件表面制作相互隔离的栅极、源极以及漏极的步骤之前，所述方法还包括：
对所述第二势垒层进行第二高温脱附处理，其中，所述第二高温脱附的脱附时间比所述第一高温脱附的脱附时间短，且第二高温脱附的脱附温度比所述第一高温脱附的脱附温度低。
可选地，对所述第一势垒层进行第一高温脱附处理的步骤包括:
在氨气气氛下对第一势垒层进行第一高温脱附处理，其中，第一高温脱附的氨气流量为生长第一势垒层时的氨气流量的1/18～1/6。
可选地，在基于栅极区域对所述第二势垒层进行沟槽刻蚀的步骤包括：
获取当前铝组分下第二势垒层的最慢刻蚀速率，并依据所述最慢刻蚀速率与第二势垒层的厚度确定目标刻蚀时间；
基于栅极区域对所述第二势垒层进行沟槽刻蚀的步骤包括：
依据所述目标刻蚀时间对栅极区域的第二势垒层进行刻蚀。
可选地，基于栅极区域对所述第二势垒层进行沟槽刻蚀的步骤包括：
在第二势垒层与所述第一脱附层的刻蚀选择比大于3的条件下，对所述第二势垒层进行刻蚀。
可选地，基于栅极区域对所述第二势垒层进行沟槽刻蚀的步骤包括：
在Cl基与F基的刻蚀条件下，对所述第二势垒层进行沟槽刻蚀，以使所述第二势垒层与所述第一脱附层的刻蚀选择比大于3。
另一方面，本申请实施例还提供了一种增强型HEMT器件结构，所述增强型HEMT器件结构包括：
提供一衬底；
位于所述衬底的表面的缓冲层；
位于所述缓冲层的远离所述衬底的一侧的沟道层；
位于所述沟道层的远离所述衬底的一侧的第一势垒层；
位于所述第一势垒层的远离所述衬底一侧的第一脱附层，其中，所述第一势垒层与所述第一脱附层的总厚度小于15nm；
位于所述第一脱附层的表面且处于栅极区外的第二势垒层，第一势垒层的铝组分小于或等于所述第二势垒层的铝组分，且所述第一脱附层的铝组分大于所述第二势垒层的铝组分；
位于器件表面制作相互隔离的栅极、源极以及漏极。
可选地，所述第二势垒层的厚度为15nm～25nm。
相对于现有技术，本申请具有以下有益效果：
本申请实施例提供了一种增强型HEMT器件结构及其制作方法，首先提供一衬底；再基于衬底的表面外延生长缓冲层；基于缓冲层的远离衬底的一侧生长沟道层；接着基于沟道层的远离衬底的一侧生长第一势垒层；其中，第一势垒层的厚度小于15nm；然后对第一势垒层进行第一高温脱附处理，并在第一势垒层的表面形成第一脱附层；再基于第一脱附层的表面的生长第二势垒层，其中，第一势垒层的铝组分小于或等于第二势垒层的铝组分，且第一脱附层的铝组分大于第二势垒层的铝组分；之后基于栅极区域对第二势垒层进行沟槽刻蚀，直至露出脱附层；最后基于器件表面制作相互隔离的栅极、源极以及漏极。本申请通过在第一势垒层的表面形成高铝组分的第一脱附层，使得在进行ICP刻蚀时，利用第一脱附层作为刻蚀阻挡层，进而达到提升刻蚀均匀性的目的。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为现有技术中常见的GaN HEMT器件的剖面示意图。
图2为现有技术中基于凹槽栅技术的GaN HEMT器件的剖面示意图。
图3为本申请实施例提供的增强型HEMT器件结构制作方法示例性路程图。
图4为本申请实施例提供的外延层的剖面示意图。
图5为本申请实施例提供的刻蚀后外延层的剖面示意图。
图6为本申请实施例提供的经过第二高温脱附处理后外延层的剖面示意图。
图7为本申请实施例提供的增强型HEMT器件结构的剖面示意图。
图标：
101-衬底；102-缓冲层；103-沟道层；104-第一势垒层；105-第一脱附层；106-第二势垒层；107-第二脱附层；108-钝化层；109-栅极；110-源极；111-漏极。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
耗尽型器件指在栅极端不加电压时存在导电沟道，属于常关型器件；增强型器件指只有在开启后，才会有导电沟道，属于常开型器件。
目前的GaN HEMT器件，一般为耗尽型器件。例如，请参阅图1，为现有技术中常见的GaN HEMT器件的剖面示意图，其中，势垒层与沟道层的界面处会由于极化效应形成2DEG(二维电子气)。由图1可知，在栅极没有加电压时，2DEG作为导电沟道，器件是导通的，因此在应用过程中，需要与其它器件结合使用，例如串联增强型器件使用，使得在栅极没有加电压时，增强型器件处于断开状态，整个线路断开。
此外，也可以对图1的耗尽型器件进行改进，制作增强型器件。例如，采用p型GaN盖帽层技术，通过在AlGaN势垒层上生长一层p型GaN，p型GaN产生的空穴会耗尽对应沟道位置的2DEG，从而提高栅压，使得在栅极没有加电压时，该器件处于关断状态，只有当在栅极加阈值电压后，才能形成导电沟道。现有的另一种方案为离子注入技术，通过对栅极下势垒层进行氟等离子体注入，从而消耗栅极下沟道的2DEG，实现增强型，其原理与上述增加p型GaN盖帽层的原理类似，在此不做赘述。
此外，还有一种方案为凹槽栅技术，如图2所示，通过将栅极位置的AlGaN势垒层刻蚀掉，没有AlGaN势垒层，在凹槽处沟道无2DEG。图中，1表示栅氧层，2表示栅极，在实际制作中，先利用ICP干法刻蚀工艺刻蚀出栅极沟槽，并将栅极处的AlGaN势垒层完全刻蚀，露出沟道层的表面，之后再形成栅氧层以及栅极。
然而，虽然凹槽栅技术通过缩短栅极与二维电子气沟道层的间距，提高栅极的控制能力，有效降低器件的短沟道效应，提高器件跨导，具有优异的高频特性，使凹槽栅HEMT器件是一种非常理想的增强型HEMT器件，但是凹槽栅技术由于常用的ICP干法刻蚀的均匀性问题，导致在应用上受到明显限制。
具体地，在ICP干法刻蚀凹槽后，露出沟道层的表面(图2中A位置)，由于刻蚀均匀性问题，从微观角度观察沟道层表面，会发现在沟道层表面形成多个坑，带来了整个器件的导通电阻增大等问题，使得其应用受限。
有鉴于此，针对凹槽栅技术制作增强型HEMT器件的上述问题，本申请提供了一种增强型HEMT器件制作方法，通过设置脱附层的方式，达到提升增强型HEMT器件性能的目的。
下面对本申请提供的增强型HEMT器件进行示例性说明：
作为一种可选的实现方式，请参阅图3，该增强型HEMT器件结构制作方法包括：
S102，提供一衬底；
S104，基于衬底的表面外延生长缓冲层；
S106，基于缓冲层的远离衬底的一侧生长沟道层；
S108，基于沟道层的远离衬底的一侧生长第一势垒层；其中，第一势垒层的厚度小于15nm；
S110，对第一势垒层进行第一高温脱附处理，并在第一势垒层的表面形成第一脱附层；
S112，基于第一脱附层的表面的生长第二势垒层，其中，第一势垒层的铝组分小于或等于第二势垒层的铝组分，且第一脱附层的铝组分大于第二势垒层的铝组分；
S114，基于栅极区域对第二势垒层进行沟槽刻蚀，直至露出脱附层；
S116，基于器件表面制作相互隔离的栅极、源极110以及漏极111。
需要说明的是，本申请所述的Al组分，指Al元素所占的摩尔比例或个数比例。本申请所述的“高温脱附”，指在不低于500℃的温度下进行脱附。本申请所述的“脱附”，指利用退火工艺，使AlGaN势垒层中Ga元素析出，进而提升AlGaN势垒层中Al组分数值。
本申请通过在沟道层103上生长第一势垒层104再高温脱附形成第一脱附层105，可以在沟道层103上设置一层高Al组分AlGaN脱附层。并且，可以利用第一脱附层105起到刻蚀阻挡的作用，并作为第二势垒层106的刻蚀停止层，使得在对第二势垒层106进行沟槽刻蚀时，刻蚀后的表面均匀性更好，器件的导通电阻更小，性能更佳。
相比一般采用外延生长的高Al组分AlGaN***层，即在势垒层中间或势垒层与沟道层之间的***高铝组分的AlGaN，本申请通过脱附形成的高Al组分的第一脱附层105至少具有以下优点：
第一，高温脱附工艺可以通过微裂纹释放应力，不会出现生长高Al组分AlGaN因为张应力保持，而导致势垒层上的AlGaN累积张应力而裂掉的问题。
第二，通过外延生长的方式形成的高Al组分的势垒层的厚度不可能太厚，这样可能会出现厚度不均匀的情况，导致在后续的ICP刻蚀时，太薄的高Al组分AlGaN没有很好的阻挡效果而刻蚀到下面的材料，从而导致器件均匀性和一致性较差。但是脱附的高Al组分的第一脱附层105的厚度主要与脱附条件和时间相关，而且到一定时间之后高Al组分的第一脱附层105的厚度不再变化，可以实现厚度均匀且高Al组分的第一脱附层105的制作。
第三，高Al组分的第一脱附层105的实现更为简单，只需要设定好温度和退火时间即可获得均匀分布的Al组分，甚至可以通过直接关闭源和氨气(本申请通过设置氨气流量实现了稳定的脱附，氨气会影响刻蚀的速度)，但是如果采用生长的高Al组分AlGaN***层技术，则会因为AlGaN的组分受晶格失配、温度等生长条件各方面的影响，所以调控起来更为困难，生长的Al组分一致性较差。
下面对本申请提供的工艺进行详细说明：
首先进行外延层的制备，即在衬底101上，采用有机金属化学气相沉积(MOCVD)技术在衬底101上依次生长HEMT器件所需的缓冲层102、沟道层103以及势垒层等层级结构，制备的外延层如图4所示。
其中，本申请并不对衬底101的材料进行限定，例如衬底101的材料可以是硅、蓝宝石、碳化硅、GaN等。
缓冲层102主要是为后面的器件层(沟道层103、势垒层)提供高质量的GaN模板，达到质量好、平整度高、位错少、杂质少，其他缺陷少等效果。一般包括成核层与模板层，其中，衬底101上首先生长AlN、GaN或者AlGaN成核层，生长成核层后再生长GaN、AlGaN模板层。如果采用同质衬底101(即衬底101也采用GaN材料时)则可以直接生长高质量GaN模板层，模板层需要把外延层长平整，而且质量长好。
由于GaN HEMT器件是横向器件，而成核层和模板层一般情况下质量是比较差的，有的是因为在异质衬底101的界面处缺陷多，有的是成核层和模板层杂质多而背景载流子浓度比较高，如果在沟道层103和成核层、模板层之间没有半绝缘层隔离，导致在源极110和漏极111加电压时，容易从成核层和模板层漏电，器件的耐压性能将会很差，因此一般需要在沟道层103生长之前生长一层半绝缘层提高器件的耐压特性并器件减小漏电。
一般地，半绝缘层在要求比较高的射频器件中多采用Fe掺杂，其是外部掺杂源，可以精准控制掺杂浓度，因此半绝缘性能很好。当然地，在具体应用中，也可以掺杂其它元素，例如，半绝缘层也可以采用C掺杂。
需要说明的是，本申请在GaN外延生长过程中Ga元素是由三甲基镓(TMGa)供应的，甲基中含有大量的C元素，在高温生长条件下甲基中的C亦会分解出来并入GaN晶格，通过降低GaN生长反应室压力，减小Ⅴ/Ⅲ(Ⅴ族源氨气和Ⅲ族源三甲基镓的摩尔流量比)，降低反应室温度等条件，可以提高C元素并入GaN晶格的效率，从而提高GaN层的半绝缘性能。
在缓冲层102生长完成后，继续沟道层103的生长。其中，本申请提供的沟道层103为GaN沟道层，势垒层为AlGaN势垒层。沟道层103的厚度一般在100-500nm，例如，沟道层103的厚度可以设置为300nm左右。并且，沟道层103要求表面平整，高平整的GaN/AlGaN界面可以有效减少2DEG在运动过程中的界面粗糙散射，提升器件导电性能。同时，杂质都很容易电离，无序分布的带电的电离杂质会产生局部电场，从而引起2DEG的电离杂质散射，因此GaN沟道层103要求杂质要少，位错也要尽量低，一般GaN中的刃位错会带电荷，沟道层103带电的位错也会对运动的2DEG产生库伦作用，这三种散射都会大大降低2DEG的迁移率，从而劣化器件性能。
并且，在沟道层103上生长势垒层时，为了降低合金散射，可以在生长AlGaN势垒层之前会生长一层1-2nm的薄层AlN，AlN层的引入可以提高GaN沟道层103和AlN势垒层的禁带宽度差，提高2DEG的限制效果，提升器件导电性能。
需要说明的是，本申请中，势垒层包括第一势垒层104与第二势垒层106，生长第一势垒层104的目的是为了在脱附后形成第一脱附层105，第一脱附层105可以作为第二势垒层106刻蚀过程中的停止层，以实现表面均匀性更佳的刻蚀方式。因此，在生长第一势垒层104时，其具有以下关键参数:
第一，关于第一势垒层104的铝组分，第一势垒层104的铝组分不能超过第二势垒层106的铝组分，一般地，第一势垒层104的铝组分范围为5％～第二第一势垒层104的铝组分之间。例如，当第二势垒层106的铝组分为30％时，则第一势垒层104的铝组分需要设置为5％～30％，如第一势垒层104的铝组分设置为20％。
由于第二势垒层106是提供2DEG极化的关键，其组分和厚度是需要根据器件的导通电流等要求进行设计，而设置第一势垒层104主要是为了随意控制凹槽栅器件的阈值电压，如果第一势垒层104长太高Al组分，会增加阈值电压调控的难度。即虽然第一势垒层104较薄，但其也可以与沟道层103之间产生极化效应，因此在栅极109区域处会存在少量的2DEG，只是2DEG的浓度较低，无法形成有效的导电沟道，导电沟道仍然是需要施加栅极109电压时才会建立。但若第一势垒层104的Al组分较高，则栅极109区域的2DEG会增加，进而增大阈值电压调控的难度。并且，更高Al组分的AlGaN长前面很容易导致应变变化降低器件的2DEG浓度，导致在栅极109区域以外的2DEG浓度降低。因此，本申请设置第一势垒层104的铝组分小于或等于第二势垒层106的铝组分。
第二，关于第一势垒层104的厚度，由于若第一势垒层104的厚度过厚，在高温脱附处理后，其厚度仍然会较大，在第二势垒层106刻蚀后，栅极109区域的第一势垒层104较厚，会导致第一势垒层104与沟道层103之间会形成浓度较高的2DEG，会影响增强型HEMT器件的使用。
因此，本申请设定第一势垒层104的厚度小于15nm，一般地，第一势垒层104的厚度范围为4nm～15nm。并且，第一势垒层104的厚度是与Al组分相关，同时，第一势垒层104的厚度需要根据阈值电压进行计算。
在第一势垒层104的生长上，如果其Al组分越低，理论上被脱附掉的AlGaN层就越厚，因此需要设较厚的第一势垒层104，而且为了控制阈值电压，第一势垒层104也会预留一部分，因此总厚度会比较厚，本申请最厚可以设置在15nm。而相对的，如果第一势垒层104组分较高，理论上被脱附掉的AlGaN层就越薄，此时第一势垒层104的厚度可以设置相对较薄。即本申请，第一势垒层104的厚度可以根据其Al组分以及阈值电压设计要求进行调节，且第一势垒层104的Al组分越高，其厚度可以设置更小。
例如，若第一势垒层104的Al组分设置和第二势垒层106差不多(即第一势垒层104的Al组分设置为最大值)，而且第二势垒层106的Al组分在25％左右，在高温脱附后，第一势垒层104表面会形成第一脱附层105，且第一脱附层105中Al组分可以达到50％以上，且当第一脱附层105的厚度保持在1-2nm左右的条件下时，第一势垒层104的厚度可以做到很薄，例如可以将第一势垒层104做到5nm左右。
并且，可以理解地，若需要将阈值电压控制到最大值的话，可以在脱附层和沟道层103直接的AlGaN势垒控制到0，即在第一势垒层104脱附后，第一势垒层104全部脱附并形成脱附层，使得在栅极109区域处，脱附层直接与沟道层103相连，此时总厚度最薄，申请人发现，第一势垒层104的厚度最薄可以设置在4nm，此时在脱附后，可以将第一势垒层104完全脱附。
第三，关于第一势垒层104的生长条件。本申请中，第一势垒层104采用MOCVD外延方法，生长压力范围100-150mbar，生长温度1000-1100℃，氢气气氛，Ⅴ/Ⅲ范围500-2000。
需要说明的是，在第一实现方式中，第一势垒层104中Al组分固定不变；在另一种实现方式中，也可以通过调节生长条件的方式，使得生长的第一势垒层104中Al组分呈渐变，即逐渐升高。
理论上，在经过高温脱附工艺之后，第一脱附层105和GaN沟道层103之间残留的第一势垒层104的Al组分越小，越可以精确的调节凹槽栅GaN HEMT器件的阈值电压(凹槽栅处残留的第一势垒层104组分低，在凹槽栅的沟道层103处产生的2DEG浓度就越低，就越能精确控制阈值电压)。并且，申请人研究发现，较高Al组分的AlGaN在高温脱附过程中能比较好的稳定脱附，而较低Al组分的脱附速度较快，高温脱附掉的AlGaN太多，不利于稳定控制脱附。因此，本申请优选采用Al组分逐渐升高的第一势垒层104，一方面，其与沟道层103相连区域的Al组分较低，因此在高温脱附后，剩余的第一势垒层104的Al组分较低，便于精确的调节凹槽栅GaN HEMT器件的阈值电压；另一方面，在第一势垒层104表面区域的Al组分较高，在高温脱附时，便于脱附过程的稳定控制。
在第一势垒层104生长完成后，需要对其表面进行脱附，例如可以采用MOCVD在位高温脱附工艺，并在第一势垒层104的表面形成第一脱附层105，脱附层的厚度范围1-3nm，第一脱附层105的Al组分范围50％到65％之间，该厚度与Al组分可以根据实际需要进行设定。并且，可以根据需要的表面脱附层厚度和表面脱附层Al组分设计脱附条件，在此不做具体限定。
本申请在反应室有NH3的条件对第一势垒层104进行脱附，其脱附条件为温度范围1000-1100℃，反应室压力为压力范围100-150mbar(与第一势垒层104生长时压力范围相同)。
由于在一定的温度和AlGaN组分条件下，最后脱附完成的表面AlGaN脱附层的Al组分和厚度是稳定且一致，例如，对于Al组分为20％的AlGaN势垒层进行脱附，在脱附100S后，可以形成Al组分为50％的脱附层，且脱附后的势垒层与形成的脱附层的厚度之和，会小于脱附前的势垒层厚度，继续脱附，在脱附150S后，可以形成Al组分为65％的脱附层，脱附后的势垒层与形成的脱附层之和进一步减小。然而，若脱附的极限值为65％，则即使将外延层置于脱附设备中，其Al组分仍不会继续增加，厚度也维持不变，例如，脱附时间设置为300S，则脱附层的Al组分与在脱附150S的Al组分一致，均为65％。
因此，在本申请中，脱附时间一般设置较长。在一种实现方式中，当进行第一势垒层104脱附时，形成的脱附层的Al组分已经达到极限值。在另一种实现方式中，当进行第一势垒层104脱附时，形成的脱附层的Al组分未达到极限值。在后续对第二势垒层106进行脱附时，使脱附层的Al组达到极限值。
基于上述，本申请设定脱附时间大于150S，且由于过长的脱附时间，并不会影响脱附层的Al组分的极限值，因此脱附时间一般不超过300S。
并且，本申请在氨气气氛进行第一势垒层104脱附。申请人研究发现，如果氨气太少，脱附很严重，AlGaN势垒层也会被严重脱附掉，不容易形成稳定的表面脱附层，如果氨气太多，脱附速度很慢，而且表面Al组分的一致性就比较差，因为在较高的氨气气氛中Ga也是脱附比较慢的，而且反应室内氨气分压高，部分脱附的Ga也比较容易并入晶格，导致Al组分比较低，分布一致性也比较差。
因此，本申请中，氨气的流量设定为第一AlGaN势垒层生长的氨气流量的1/18到1/6之间，在该流量范围内，可以获得稳定的表面脱附层，表面Al组分非常一致，利于缓解后续第二势垒层106刻蚀时的均匀性问题。
在具体脱附时，可以根据第一势垒层104中Al组分实时调节脱附参数，例如，若第一势垒层104的Al组分小于10％，为了稳定获得更好的脱附层，脱附温度刚开始设定在1000℃，氨气流量设置较大，可以为生长第一势垒层104时的氨气流量的1/6，然后慢慢升高温度，和/或减少NH3流量，刚开始慢慢脱附，防止初期在Al组分较低的情况下，因为Ga脱附太快导致Al原子也快速脱附掉而导致难以获得高Al组分的AlGaN表面脱附层。
在高温脱附完成后，继续生长第二势垒层106，第二势垒层106是提供沟道层103的关键，组分范围18％-30％，第二势垒层106厚度15nm-25nm，第二势垒层106的生长压力范围100-150mbar，生长温度1000-1100℃，氢气气氛，Ⅴ/Ⅲ范围500-2000，第二势垒层106的生长条件与第一势垒层104生长条件相似，只是相应改变了Al组分和厚度。
在外延片制作完成后，需要对第二势垒层106进行刻蚀，进而将栅极109区域的第二势垒层106去除，使得在栅极109区域处无法形成2DEG。
作为本申请一种可选的实现方式，源极110与漏极111可以直接在第二势垒层106上制作，使得在进行第二势垒层106的刻蚀时，只需对栅极109区域进行刻蚀。作为本申请另一种实现方式，请参阅图5，也可以刻蚀源极110区域与漏极111区域的第二势垒层106后，再制作源极110与漏极111。并且，源极110与漏极111区域的刻蚀深度一般小于栅极109区域的刻蚀深度。
本申请基于源极110与漏极111区域也需要同步刻蚀为例进行说明：
本申请采用ICP刻蚀工艺实现对第二势垒层106的刻蚀。具体地，首先采用光刻工艺制作刻蚀源极110和漏极111区域AlGaN势垒层的掩膜，掩膜可以用光刻胶，也可以先在势垒层上做一层SiO2介质层作为ICP刻蚀的掩膜，然后用光刻工艺将源极110和漏极111的掩膜去掉，再采用ICP工艺刻蚀源极110和漏极111处的AlGaN势垒层，最后去掉SiO2介质层。
在源极110与漏极111区域处理完成后，再采用光刻工艺制作刻蚀栅极109凹槽的掩膜，采用ICP工艺刻蚀栅极109处的AlGaN势垒层，掩膜层可以采用光刻胶或SiO2介质层。在源极110和漏极111的刻蚀深度上，一般深度为10-25nm，剩余的第二AlGaN势垒层厚度为0-15nm。ICP刻蚀AlGaN用Cl基或者F基(包括但不限于Cl2、BCl3、CF4、SF6等)进行ICP刻蚀。
在第二势垒层106刻蚀时，第一势垒层104表面的第一脱附层105会作为刻蚀阻挡层，以保证在栅极109区域的第二势垒层106能够完全被刻蚀。
需要说明的是，本申请将第一脱附层105作为刻蚀阻挡层，但是实际上在ICP刻蚀第二势垒层106时，第一脱附层105也是能被刻蚀的，只是刻蚀速度相对更慢。因此，为了避免在第二势垒层106刻蚀中出现过刻蚀或少刻蚀的情况，可以通过设置ICP刻蚀速度的方式，实现第二势垒层106的刻蚀。
作为一种实现方式，在刻蚀之前可以对当前铝组分的第二势垒层进行ICP刻蚀速度测试，由于ICP刻蚀AlGaN的均匀性相对不好，(深度不均匀性会高达3-5nm)，例如，在栅极109区域中，由于ICP刻蚀的不均匀型，A区域的刻蚀速度比B区域的刻蚀速度快，当A区域已经被刻蚀完后，B区域可能还剩余3nm厚度的AlGaN。
因此，在刻蚀之前，可以测试出针对当前Al组分下第二势垒层106的ICP刻蚀的速度范围，然后根据第二势垒层106的厚度，按照最慢的刻蚀速度计算目标刻蚀时间，并根据计算的目标刻蚀时间进行操作，以保证栅极109区域的第二势垒层106能够完全被刻蚀干净。
并且，根据在第一势垒层104进行脱附后，形成的第一脱附层105的Al组分较高，一般第一脱附层105的Al组分可以达到50％以上，而第二势垒层106的Al组分较低，一般不到30％，二者Al组分差异较大，因此可以通过设定Cl基和F基的ICP工艺进行刻蚀，将第二势垒层106和第一脱附层105表面的选择比控制在3以上，例如3-5。
并且，一般厚度为20nm左右的第二势垒层106的刻蚀深度，其深度不均匀性会高达3-5nm，因此高温脱附实现的1-2nm的50％ Al组分的第一脱附层105，在3-5的选择比的条件下刚好可以实现完全的ICP阻挡，即在栅极109处第二势垒层106完全刻蚀的情况下，栅极109处表面脱附层的厚度不均匀性不到1nm，也就1-2个原子层，可以满足器件的应用需求。
并且，针对1-2个原子层刻蚀厚度不均匀性，由于最大差别为1nm的50％ AlGaN厚度，而且是不完全连续且随机波动分布的，这样对沟道的夹断特性也就是沟道内的2DEG分布特性影响较小，不会影响阈值电压的一致性。
在刻蚀第二势垒层106后，作为一种实现方式，为了提升器件性能，还可以对第二势垒层106进行第二高温脱附处理，第二高温脱附处理后的外延层结构如图6所示，由图可知，在第二高温脱附处理后，可在第二势垒层106的表面形成第二脱附层107。
其中，第二高温脱附处理也采用MOCVD在位高温脱附工艺，脱附修复包括源极110、漏极111和栅极109被ICP刻蚀的势垒层位置，脱附后势垒层和源极110、栅极109表面处形成高Al组分AlGaN。
需要说明的是，在第一高温脱附后，若第一脱附层105已经达到Al组分的极限值，则其不会继续脱附，而是对ICP刻蚀损伤进行修复；若第一脱附层105未达到Al组分的极限值，则其会继续脱附，同时通过第二高温脱附工艺对ICP刻蚀损伤进行修复。
在此基础上，第一高温脱附工艺的条件与第二高温脱附工艺的条件并不完全相同，在第一种实施方式中，第二高温脱附的脱附时间比第一高温脱附的脱附时间更短，且其余脱附条件相同，第二高温脱附工艺的条件为脱附的温度范围为1000-1100℃，压力范围100-150mbar，氨气流量和第一高温脱附时的氨气条件一致。在第二种实现方式中，第二高温脱附的脱附温度比第一高温脱附的脱附温度更低，且其余脱附条件相同。在第三种实现方式中，第二高温脱附的脱附时间比第一高温脱附的脱附时间短，且第二高温脱附的脱附温度比第一高温脱附的脱附温度低，其余脱附条件相同。
通过第二高温脱附处理，可以带来以下有益效果：
第一，第二势垒层106表面Al组分升高，这样可以提高器件区(器件上源极110、漏极111和栅极109之外的区域)势垒层/沟道层103界面极化，从而提高器件区沟道层103的2DEG浓度，进而提高器件性能。
第二，源极110、漏极111和栅极109处AlGaN势垒层是经过ICP刻蚀后存在晶格损伤，导致表面会产生很多表面态，如空位和悬挂键等，在制作电极之后会导致接触电阻变差，并减小器件的导通电流，同时在器件的开关性能上也容易引起电流崩塌，而且在高频动态特性上也会产生不利影响。
并且，ICP刻蚀工艺也可能对势垒层内的晶格产生损伤，晶格损伤产生的内部缺陷会进一步恶化器件导通电流和高频开关性能，因此一般凹槽栅型GaN HEMT在ICP刻蚀完之后正常都有进行凹槽栅的表面修复，目前一般采用的是低温修复，仅仅只能修复表面的刻蚀损伤，如果直接对GaN进行高温修复则会对沟道层103的GaN进行脱附导致栅极109沟道损伤。
而申请中，通过凹槽栅的深度控制进而控制阈值电压，结合高温脱附对ICP刻蚀损伤进行修复的同时，形成高浓度2DEG的器件沟道从而实现高导通电流的GaN HEMT，进而可以提升器件开关性能。
在进行第二高温脱附处理后，请参阅图7，可以在对应区域制作电极，同时可以制作电极层。
具体地，在栅极109和器件区势垒层上制作钝化层108，在源极110和漏极111位置制作电极层。由于栅极109最近已经直接做到沟道上方1-2nm位置，如果直接蒸镀栅极109金属会导致严重的栅极109漏电，因此一般需要蒸镀一层介质层作为钝化层108，介质层材料可以是SiO2、SiNx、AlN、Al2O3等绝缘材料，介质层的蒸镀一般采用气相沉积或者溅射工艺，介质层材料同时可以保护栅极109凹槽和器件区表面，防止器件表面受污染或者表面氧化，也可以减少表面层的表面态，从而提高击穿电压，提高GaN HEMT工作时的动态开关特性。
源极110和漏极111需要做到欧姆接触，一般采用Ti、Al、Ni、Au、Cr、Pt等金属或其合金，栅漏极111电极一般采用电子束蒸发或者溅射工艺制作，并经过电极退火形成欧姆接触，因此源极110和漏极111的电极要先做，欧姆接触电极的退火条件一般是N2环境，温度范围在500℃-800℃，时间在10s-100s。而栅极109金属一般采用Ni、Ag、Cu、Co、Pu、Ni、Pt、Au等金属，一般采用电化学沉积、电子束蒸发或溅射工艺制作，肖特基接触不退火，电极金属制作完成之后即可形成肖特基接触。
需要说明的是，在钝化层108和电极制作上由于材料不同，图形不同，而且不能同时制备，因此每一步工艺均需要制作掩膜、光刻、去除掩膜(掩膜可以用光刻胶)、制作介质层(电极层)，在此不做赘述。
基于上述实现方式，本申请还提供了一种增强型HEMT器件结构，请参阅图7，该增强型HEMT器件结构包括：
衬底101；位于衬底101的表面的缓冲层102；位于缓冲层102的远离衬底101的一侧的沟道层103；位于沟道层103的远离衬底101的一侧的第一势垒层104；位于第一势垒层104的远离衬底101一侧的第一脱附层105，其中，第一势垒层104与第一脱附层105的总厚度小于15nm；位于第一脱附层105的表面且处于栅极109区外的第二势垒层106，第一势垒层104的铝组分小于或等于第二势垒层106的铝组分，且第一脱附层105的铝组分大于第二势垒层106的铝组分；位于器件表面制作相互隔离的栅极109、源极110以及漏极111。其中，第二势垒层106的厚度为15nm～25nm。
综上所述，本申请实施例提供了一种增强型HEMT器件结构及其制作方法，首先提供一衬底101；再基于衬底101的表面外延生长缓冲层102；基于缓冲层102的远离衬底101的一侧生长沟道层103；接着基于沟道层103的远离衬底101的一侧生长第一势垒层104；其中，第一势垒层104的厚度小于15nm；然后对第一势垒层104进行第一高温脱附处理，并在第一势垒层104的表面形成第一脱附层105；再基于第一脱附层105的表面的生长第二势垒层106，其中，第一势垒层104的铝组分小于或等于第二势垒层106的铝组分，且第一脱附层105的铝组分大于第二势垒层106的铝组分；之后基于栅极109区域对第二势垒层106进行沟槽刻蚀，直至露出脱附层；最后基于器件表面制作相互隔离的栅极109、源极110以及漏极111。本申请通过在第一势垒层104的表面形成高铝组分的第一脱附层105，使得在进行ICP刻蚀时，利用第一脱附层105作为刻蚀阻挡层，进而达到提升刻蚀均匀性的目的。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种增强型HEMT器件结构制作方法，其特征在于，所述方法包括：
提供一衬底；
基于所述衬底的表面外延生长缓冲层；
基于所述缓冲层的远离所述衬底的一侧生长沟道层；
基于所述沟道层的远离所述衬底的一侧生长第一势垒层；其中，所述第一势垒层的厚度小于15nm；
对所述第一势垒层进行第一高温脱附处理，并在所述第一势垒层的表面形成第一脱附层；
基于所述第一脱附层的表面的生长第二势垒层，其中，第一势垒层的铝组分小于或等于所述第二势垒层的铝组分，且所述第一脱附层的铝组分大于所述第二势垒层的铝组分；
基于栅极区域对所述第二势垒层进行沟槽刻蚀，直至露出所述脱附层；
基于器件表面制作相互隔离的栅极、源极以及漏极。
2.如权利要求1所述的增强型HEMT器件结构制作方法，其特征在于，在基于器件表面制作相互隔离的栅极、源极以及漏极的步骤之前，所述方法还包括：
对所述第二势垒层进行第二高温脱附处理，其中，所述第二高温脱附的脱附时间比所述第一高温脱附的脱附时间短。
3.如权利要求1所述的增强型HEMT器件结构制作方法，其特征在于，在基于器件表面制作相互隔离的栅极、源极以及漏极的步骤之前，所述方法还包括：
对所述第二势垒层进行第二高温脱附处理，其中，第二高温脱附的脱附温度比所述第一高温脱附的脱附温度低。
4.如权利要求1所述的增强型HEMT器件结构制作方法，其特征在于，在基于器件表面制作相互隔离的栅极、源极以及漏极的步骤之前，所述方法还包括：
对所述第二势垒层进行第二高温脱附处理，其中，所述第二高温脱附的脱附时间比所述第一高温脱附的脱附时间短，且第二高温脱附的脱附温度比所述第一高温脱附的脱附温度低。
5.如权利要求1所述的增强型HEMT器件结构制作方法，其特征在于，对所述第一势垒层进行第一高温脱附处理的步骤包括:
在氨气气氛下对第一势垒层进行第一高温脱附处理，其中，第一高温脱附的氨气流量为生长第一势垒层时的氨气流量的1/18～1/6。
6.如权利要求1所述的增强型HEMT器件结构制作方法，其特征在于，在基于栅极区域对所述第二势垒层进行沟槽刻蚀的步骤包括：
获取当前铝组分下第二势垒层的最慢刻蚀速率，并依据所述最慢刻蚀速率与第二势垒层的厚度确定目标刻蚀时间；
基于栅极区域对所述第二势垒层进行沟槽刻蚀的步骤包括：
依据所述目标刻蚀时间对栅极区域的第二势垒层进行刻蚀。
7.如权利要求1所述的增强型HEMT器件结构制作方法，其特征在于，基于栅极区域对所述第二势垒层进行沟槽刻蚀的步骤包括：
在第二势垒层与所述第一脱附层的刻蚀选择比大于3的条件下，对所述第二势垒层进行刻蚀。
8.如权利要求7所述的增强型HEMT器件结构制作方法，其特征在于，基于栅极区域对所述第二势垒层进行沟槽刻蚀的步骤包括：
在Cl基与F基的刻蚀条件下，对所述第二势垒层进行沟槽刻蚀，以使所述第二势垒层与所述第一脱附层的刻蚀选择比大于3。
9.一种增强型HEMT器件结构，其特征在于，所述增强型HEMT器件结构包括：
衬底；
位于所述衬底的表面的缓冲层；
位于所述缓冲层的远离所述衬底的一侧的沟道层；
位于所述沟道层的远离所述衬底的一侧的第一势垒层；
位于所述第一势垒层的远离所述衬底一侧的第一脱附层，其中，所述第一势垒层与所述第一脱附层的总厚度小于15nm；
位于所述第一脱附层的表面且处于栅极区外的第二势垒层，第一势垒层的铝组分小于或等于所述第二势垒层的铝组分，且所述第一脱附层的铝组分大于所述第二势垒层的铝组分；
位于器件表面制作相互隔离的栅极、源极以及漏极。
10.如权利要求9所述的增强型HEMT器件结构，其特征在于，所述第二势垒层的厚度为15nm～25nm。
CN202311862950.0A 2023-12-29 2023-12-29 一种增强型hemt器件结构及其制作方法 Pending CN117711940A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311862950.0A CN117711940A (zh) 2023-12-29 2023-12-29 一种增强型hemt器件结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311862950.0A CN117711940A (zh) 2023-12-29 2023-12-29 一种增强型hemt器件结构及其制作方法

Publications (1)

Publication Number Publication Date
CN117711940A true CN117711940A (zh) 2024-03-15

Family

ID=90155336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311862950.0A Pending CN117711940A (zh) 2023-12-29 2023-12-29 一种增强型hemt器件结构及其制作方法

Country Status (1)

Country Link
CN (1) CN117711940A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118099208A (zh) * 2024-04-26 2024-05-28 山东大学 一种增强型GaN HEMT器件结构和制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118099208A (zh) * 2024-04-26 2024-05-28 山东大学 一种增强型GaN HEMT器件结构和制造方法

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
US10868134B2 (en) Method of making transistor having metal diffusion barrier
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
WO2017123999A1 (en) Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
US20110233689A1 (en) Semiconductor device, process for producing semiconductor device, semiconductor substrate, and process for producing semiconductor substrate
CN110164769B (zh) 氧化镓场效应晶体管及其制备方法
CN117711940A (zh) 一种增强型hemt器件结构及其制作方法
CN110571275A (zh) 氧化镓mosfet的制备方法
US20070138506A1 (en) Nitride metal oxide semiconductor integrated transistor devices
WO2024007443A1 (zh) 具有多阈值电压的GaN基HEMT结构、其制备方法及应用
CN111653617B (zh) 一种增强型氮化物功率器件及制作方法
CN110648914A (zh) 一种提升氮化镓晶体管击穿电压的方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN113972263B (zh) 一种增强型AlGaN/GaN HEMT器件及其制备方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN116153933A (zh) 一种GaN基CMOS器件及其制备方法
CN114121655B (zh) 一种基于增强型器件的自终止刻蚀方法及器件
He et al. Comparison of two types of recessed-gate normally-off AlGaN/GaN heterostructure field effect transistors
CN113284947B (zh) 半导体晶体管外延结构、其制备方法及半导体晶体管
WO2022031937A1 (en) ENHANCEMENT-MODE GaN HFET

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination