CN117650177A - 一种点状元胞结构的sgt mos器件 - Google Patents

一种点状元胞结构的sgt mos器件 Download PDF

Info

Publication number
CN117650177A
CN117650177A CN202311481875.3A CN202311481875A CN117650177A CN 117650177 A CN117650177 A CN 117650177A CN 202311481875 A CN202311481875 A CN 202311481875A CN 117650177 A CN117650177 A CN 117650177A
Authority
CN
China
Prior art keywords
sgt
mos device
source
punctiform
deep trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311481875.3A
Other languages
English (en)
Inventor
朱开兴
张华春
赖海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Longxia Microelectronics Co ltd
Original Assignee
Wuxi Longxia Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Longxia Microelectronics Co ltd filed Critical Wuxi Longxia Microelectronics Co ltd
Priority to CN202311481875.3A priority Critical patent/CN117650177A/zh
Publication of CN117650177A publication Critical patent/CN117650177A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种点状元胞结构的SGT MOS器件，所述器件包括：衬底、形成于衬底上方的漂移区、形成于漂移区内的深沟槽、形成于漂移区内的浅沟槽；在所述SGT MOS器件的竖直截面上，所述深沟槽间隔排列，所述深沟槽内淀积源极多晶层，所述源极多晶层与所述深沟槽之间隔离有源极场氧层；在所述SGT MOS器件的俯视平面上，所述深沟槽为点状结构，所述点状结构中心为点状源极多晶层，所述源极多晶层环绕有点状源极场氧层，所述源极多晶层形成所述SGT MOS器件的屏蔽栅极，增加有源区面积占比；使得整体器件的导通电阻降低。

Description

一种点状元胞结构的SGT MOS器件
技术领域
本发明涉及SGT MOS器件技术领域，尤其涉及一种点状元胞结构的SGT MOS器件。
背景技术
目前市场上主流的功率器件有：用于大功率的IGBT、用于中低压高频的SGT MOS以及用于高压的超结SJ MOS，功率器件的好坏可以用器件损耗(器件损耗＝导通损耗+开关损耗)来衡量，器件损耗越小，功率器件越优，其中导通损耗与导通电阻Rsp相关，开关损耗与栅极电荷Qg相关。
SGT(Shielded Gate Transistor，屏蔽栅沟槽)MOSFET，主要用于中压和低压领域，SGT MOSFET在栅极下方多了一块多晶硅电极，这个电极称之为屏蔽栅极，屏蔽栅极与源极连接，能够发挥屏蔽栅极与漂移区的作用，降低了米勒电容Cgd以及栅极电荷Qg，因此SGTMOSFET器件的开关速度更快、开关损耗低。
如图4所示，常见的SGT MOSFET的沟槽栅为条形元胞，若干有源深沟槽在整个器件的器件俯视平面上呈现周期条形排列，由于有源深沟槽中具有较厚的氧化层以及源极导电多晶硅淀积，假设其相邻元胞距离pitch为2.8um，相邻沟槽间距mesa为1um，这种结构的SGTMOSFET有源区面积为占为35.71％。这种结构的SGT MOSFET导通电阻较高，进而导致导通损耗较高，在开关损耗相同的情况下，器件损耗较高。
针对上述的现有技术存在的问题设计一种点状元胞结构的SGT MOS器件是本发明研究的目的。
发明内容
有鉴于此，本发明的目的在于提出一种点状元胞结构的SGT MOS器件能够解决上述的问题。
本发明提供一种点状元胞结构的SGT MOS器件，包括：
衬底、形成于衬底上方的漂移区、形成于漂移区内的深沟槽、形成于漂移区内的浅沟槽；
在所述SGT MOS器件的竖直截面上，所述深沟槽间隔排列，所述深沟槽内淀积源极多晶层，所述源极多晶层与所述深沟槽之间隔离有源极场氧层；在所述SGT MOS器件的俯视平面上，所述深沟槽为点状结构，所述点状结构中心为点状源极多晶层，所述源极多晶层环绕有点状源极场氧层，所述源极多晶层形成所述SGT MOS器件的屏蔽栅极，点状元胞相较于条形元胞明显增加有源区面积占比；
在所述SGT MOS器件的竖直截面上，所述浅沟槽位于相邻的所述深沟槽之间，所述浅沟槽与两侧相邻所述深沟槽之间等距设置；在所述SGT MOS器件的俯视平面上，每个所述浅沟槽互相连接，所述浅沟槽上淀积有栅极多晶层，所述栅极多晶层与所述浅沟槽淀积有栅极氧化层，所述栅极多晶层形成所述SGT MOS器件的控制栅极，用于控制所述SGT MOS器件的开关。
进一步，所述深沟槽和浅沟槽之间自下而上层叠有P阱区和N+源极区，所述P阱区厚1.0-1.2um，所述N+源极区厚0.2-0.3um。
进一步，所述漂移区的上表面设置有第一金属接触层，所述栅极多晶通过所述第一金属接触层外接控制栅极引线，所述源极多晶通过所述第一金属接触层外接屏蔽栅极引线，所述N+源极区通过所述第一金属接触层外接源极引线，所述屏蔽栅极引线和源极引线短接，形成所述SGT MOS器件的源极。
进一步，所述衬底下表面制备有第二金属接触层，所述第二金属接触层外接漏极引线，形成所述SGT MOS器件的漏极。
进一步，所述深沟槽纵向等距间隔排列，所述深沟槽横向与相邻深沟槽交错排列。
进一步，任意三个相邻所述深沟槽的圆心连接形成等边三角形，相邻的所述深沟槽间距相同，相邻的所述深沟槽间隔为1.0-1.2um。
进一步，所述源极多晶的直径为0.5-0.6um，所述源极多晶的深度为5.8-6.8um。
进一步，所述深沟槽的直径为1.7-1.8um，所述深沟槽的深度为6.0-7.0um。
进一步，所述浅沟槽的宽度为0.3-0.4um，所述浅沟槽的深度为1.1-1.3um。
进一步，所述栅极多晶的宽度为0.2-0.24um，所述栅极多晶的深度为1.0-1.2um。
本发明的有益效果：
一是利用点状深沟槽淀积源极多晶层形成屏蔽栅极，使得在相同芯片面积下有源区面积增加，漂移区面积进而增加，使得漂移区电阻明显减小，从而在整体设计上带来导通电阻的减小。
二是本申请的点状元胞结构的有源区面积占比更大，假设导通电阻为R，深沟槽间的漂移区电阻为导通电阻的60％，即漂移区电阻为60％R，由此可得优化的导通电阻为R比例为(60％R-1/(1+26.81％)*60％R)/R＝12.69％，即导通电阻阻值相对减少12.69％。
三是由于深沟槽之间相互独立，导致SGT MOS器件无法开启，因此在点状深沟槽之间形成相连的浅沟槽，在浅沟槽内淀积栅极多晶形成控制栅极，用于控制所述SGT MOS器件的开关。
四是本申请将控制栅极制备在窄小的浅沟槽内，减少控制栅极的面积，可以降低了控制栅极和漏极的正对面积，有效减小了输入电容(Ciss)，由此可以带来开关损耗的减小。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是SGT MOS器件的竖直截面图。
图2是SGT MOS器件的俯视平面图。
图3是SGT MOS器件的俯视平面有源区示意图。
图4是条形元胞SGT MOS器件的俯视平面图。
具体实施方式
为了便于本领域技术人员理解，现将实施例结合附图对本发明的结构作进一步详细描述，应了解到，在本实施例中所提及的步骤，除特别说明其顺序的，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。
实施例一
如图1所示，一种点状元胞结构的SGT MOS器件，其特征在于，包括：衬底1、形成于衬底上方的漂移区2、形成于漂移区内的深沟槽3、形成于漂移区内的浅沟槽4；
如图1所示，在所述SGT MOS器件的竖直截面上，所述深沟槽3间隔排列，所述深沟槽内淀积源极多晶层31，所述源极多晶层31与所述深沟槽之间隔离有源极场氧层32；如图2所示，在所述SGT MOS器件的俯视平面上，所述深沟槽为点状结构，所述点状结构中心为点状源极多晶层31，所述源极多晶层环绕有点状源极场氧层32，所述源极多晶层形成所述SGTMOS器件的屏蔽栅极，增加有源区面积占比；
如图1所示，在所述SGT MOS器件的竖直截面上，所述浅沟槽4位于相邻的所述深沟槽3之间，所述浅沟槽4与两侧相邻所述深沟槽3之间等距设置；如图2所示，在所述SGT MOS器件的俯视平面上，每个所述浅沟槽4互相连接，所述浅沟槽4上淀积有栅极多晶层41，所述栅极多晶层41与所述浅沟槽淀积有栅极氧化层42，所述栅极多晶层41形成所述SGT MOS器件的控制栅极，用于控制所述SGT MOS器件的开关。
在本实施例中，在SGT MOS器件结构中屏蔽栅极可以作为场板来降低体内漂移区电场，从而提高漂移区浓度以降低其电阻，在相同击穿电压下获得比普通沟槽MOS器件更低的导通电阻。本申请利用点状深沟槽淀积源极多晶层形成屏蔽栅极，使得在相同芯片面积下有源区面积增加，漂移区面积进而增加，使得漂移区电阻明显减小，从而在整体设计上带来导通电阻的减小。此时，由于深沟槽之间相互独立，导致SGT MOS器件无法开启，因此在点状深沟槽之间形成相连的浅沟槽，在浅沟槽内淀积栅极多晶形成控制栅极，用于控制所述SGT MOS器件的开关，使得SGT MOS器件可以通过浅沟槽内淀积栅极多晶开启。
如图3所示，所述深沟槽纵向等距间隔排列，所述深沟槽横向与相邻深沟槽交错排列；任意三个相邻所述深沟槽的圆心连接形成等边三角形，相邻的所述深沟槽间距相同，相邻的所述深沟槽间隔为1.0-1.2um。
在本实施例中，如图3所示，纵向相邻的两个深沟槽和横向交错排列的两个深沟槽构成一个SGT MOS器件元胞区，pitch为相邻元胞距离，mesa为相邻沟槽间距，沟槽内间距为CD，由于三个相邻所述深沟槽的圆心连接形成等边三角形，可以利用三角形定理计算，其有源区面积占比计算如下：
如图4所示，pitch为相邻元胞距离，mesa为相邻沟槽间距，沟槽内间距为CD，沟槽长度L，其有源区面积占比计算如下：
条状元胞有源区面积＝mesa×L＝(pitch-CD)×L；
条状元胞元胞区面积＝pitch×L；
条状元胞有源区面积占比＝条状元胞有源区面积/条状元胞元胞区面积＝(pitch-CD)/pitch；
假设其相邻元胞距离pitch为2.8um，相邻沟槽间距mesa为1.0um，可以计算得到点状元胞结构的有源区面积占比为62.52％，条状元胞结构的有源区面积占比为35.71％，由此可见，本申请的点状元胞结构的有源区面积占比更大，进一步，假设导通电阻为R，漂移区电阻为导通电阻的60％，即漂移区电阻为60％R，由此可得优化的导通电阻为R比例为(60％R-1/(1+26.81％)*60％R)/R＝12.69％，即导通电阻阻值相对减少12.69％。
进一步，所述源极多晶的直径为0.5-0.6um，所述源极多晶的深度为5.8-6.8um。
进一步，所述深沟槽的直径为1.7-1.8um，所述深沟槽的深度为6.0-7.0um。
进一步，所述浅沟槽的宽度为0.3-0.4um，所述浅沟槽的深度为1.1-1.3um。
进一步，所述栅极多晶的宽度为0.2-0.24um，所述栅极多晶的深度为1.0-1.2um。
在本实施例中，上述尺寸结合仿真数据分析及实际流片经验所得。点状元胞结构的SGT MOS器件由于控制栅极和屏蔽栅极是分离，因此无需像常规SGT MOS器件制备控制栅极和屏蔽栅极中间的极间氧化层，在实际制备过程中，减少了极间氧化层的制备过程中，减少了制备复杂度和制备流程。
如图1所示，所述深沟槽3和浅沟槽4之间自下而上层叠有P阱区5和N+源极区6，所述P阱区厚1.0-1.2um，所述N+源极区厚0.2-0.3um。
所述漂移区2的上表面设置有第一金属接触层7，所述栅极多晶41通过所述第一金属接触层7外接控制栅极引线，所述源极多晶31通过所述第一金属接触层7外接屏蔽栅极引线，所述N+源极区6通过所述第一金属接触层7外接源极引线，所述屏蔽栅极引线和源极引线短接，形成所述SGT MOS器件的源极。
如图1所示，所述衬底下表面制备有第二金属接触层8，所述第二金属接触层8外接漏极引线，形成所述SGT MOS器件的漏极。
在本实施例中，由于SGT MOS器件的屏蔽栅极与源极相接，因此将屏蔽栅极引线与源极引线短接，形成所述SGT MOS器件的源极。本申请将控制栅极制备在窄小的浅沟槽内，减少控制栅极的面积，可以降低了控制栅极和漏极的正对面积，有效减小了输入电容(Ciss)，由此可以带来开关损耗的减小。SGT MOS器件与普通沟槽MOS器件有相似的工作原理，都是通过栅极施加电压来控制纵向沟道的开启，通过P阱区/漂移区结承担反向耐压。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不应理解为必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

Claims (10)

1.一种点状元胞结构的SGT MOS器件，其特征在于，包括：衬底、形成于衬底上方的漂移区、形成于漂移区内的深沟槽、形成于漂移区内的浅沟槽；
在所述SGT MOS器件的垂直于芯片表面的截面上，所述深沟槽间隔排列，所述深沟槽内淀积源极多晶层，所述源极多晶层与所述深沟槽之间隔离有源极场氧层；在所述SGT MOS器件的俯视平面上，所述深沟槽为点状结构，所述点状结构中心为点状源极多晶层，所述源极多晶层环绕有点状源极场氧层，所述浅沟槽内淀积多晶层形成所述SGT MOS器件的屏蔽栅极，增加有源区面积占比；
在所述SGT MOS器件的垂直于芯片表面的截面上，所述浅沟槽位于相邻的所述深沟槽之间，所述浅沟槽与两侧相邻所述深沟槽之间等距设置；在所述SGT MOS器件的俯视平面上，每个所述浅沟槽互相连接，所述浅沟槽上淀积有栅极多晶层，所述栅极多晶层与所述浅沟槽间有淀积栅极氧化层，所述栅极多晶层形成所述SGT MOS器件的控制栅极，用于控制所述SGT MOS器件的开关。
2.如权利要求1所述点状元胞结构的SGT MOS器件，其特征在于，所述深沟槽和浅沟槽之间自下而上层叠有P阱区和N+源极区，所述P阱区厚1.0-1.2um，所述N+源极区厚0.2-0.3um。
3.如权利要求2所述点状元胞结构的SGT MOS器件，其特征在于，所述漂移区的上表面设置有第一金属接触层，所述栅极多晶通过所述第一金属接触层外接控制栅极引线，所述源极多晶通过所述第一金属接触层外接屏蔽栅极引线，所述N+源极区通过所述第一金属接触层外接源极引线，所述屏蔽栅极引线和源极引线短接，形成所述SGT MOS器件的源极。
4.如权利要求1所述点状元胞结构的SGT MOS器件，其特征在于，所述衬底下表面制备有第二金属接触层，所述第二金属接触层外接漏极引线，形成所述SGT MOS器件的漏极。
5.如权利要求1所述点状元胞结构的SGT MOS器件，其特征在于，所述深沟槽纵向等距间隔排列，所述深沟槽横向与相邻深沟槽交错排列。
6.如权利要求5所述点状元胞结构的SGT MOS器件，其特征在于，任意三个相邻所述深沟槽的圆心连接形成等边三角形，相邻的所述深沟槽间距相同，相邻的所述深沟槽间隔为1.0-1.2um。
7.如权利要求1所述点状元胞结构的SGT MOS器件，其特征在于，所述源极多晶的直径为0.5-0.6um，所述源极多晶的深度为5.8-6.8um。
8.如权利要求1所述点状元胞结构的SGT MOS器件，其特征在于，所述深沟槽的直径为1.7-1.8um，所述深沟槽的深度为6-7um。
9.如权利要求1所述点状元胞结构的SGT MOS器件，其特征在于，所述浅沟槽的宽度为0.3-0.4um，所述浅沟槽的深度为1.1-1.3um。
10.如权利要求1所述点状元胞结构的SGT MOS器件，其特征在于，所述栅极多晶的宽度为0.2-0.24um，所述栅极多晶的深度为1.0-1.2um。
CN202311481875.3A 2023-11-08 2023-11-08 一种点状元胞结构的sgt mos器件 Pending CN117650177A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311481875.3A CN117650177A (zh) 2023-11-08 2023-11-08 一种点状元胞结构的sgt mos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311481875.3A CN117650177A (zh) 2023-11-08 2023-11-08 一种点状元胞结构的sgt mos器件

Publications (1)

Publication Number Publication Date
CN117650177A true CN117650177A (zh) 2024-03-05

Family

ID=90042473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311481875.3A Pending CN117650177A (zh) 2023-11-08 2023-11-08 一种点状元胞结构的sgt mos器件

Country Status (1)

Country Link
CN (1) CN117650177A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244381A (zh) * 2014-05-28 2016-01-13 株式会社东芝 半导体装置
US20160149028A1 (en) * 2014-11-26 2016-05-26 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
CN115148826A (zh) * 2022-09-06 2022-10-04 深圳平创半导体有限公司 一种深沟槽碳化硅jfet结构的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105244381A (zh) * 2014-05-28 2016-01-13 株式会社东芝 半导体装置
US20160149028A1 (en) * 2014-11-26 2016-05-26 Infineon Technologies Austria Ag Semiconductor device with charge compensation region underneath gate trench
CN115148826A (zh) * 2022-09-06 2022-10-04 深圳平创半导体有限公司 一种深沟槽碳化硅jfet结构的制作方法

Similar Documents

Publication Publication Date Title
US6008520A (en) Trench MOSFET with heavily doped delta layer to provide low on- resistance
US7663186B2 (en) Semiconductor device
CN101752423B (zh) 沟槽型大功率mos器件及其制造方法
US11450763B2 (en) IGBT power device and fabrication method therefor
CN111403341B (zh) 降低窄控制栅结构栅电阻的金属布线方法
US8445958B2 (en) Power semiconductor device with trench bottom polysilicon and fabrication method thereof
US20190097005A1 (en) Semiconductor Device Having Termination Trench
CN112382658B (zh) 具有阶梯分立屏蔽槽的低栅电荷器件及其制造方法
US20220052170A1 (en) Mosfet with distributed doped p-shield zones under trenches
US20230010328A1 (en) Shielded gate trench mosfet with multiple stepped epitaxial structures
CN105633137A (zh) 一种槽栅功率mosfet器件
WO2001065607A2 (en) Trench gate dmos field-effect transistor
CN109065620B (zh) 一种具有低米勒电容的igbt器件
CA1121516A (en) Power metal-oxide-semiconductor-field-effect- transistor
CN115513298A (zh) 沟槽型晶体管及其形成方法
CN115274849A (zh) Ldmos器件
CN110416309B (zh) 一种超结功率半导体器件及其制作方法
CN219513109U (zh) 一种中高压屏蔽栅极功率mosfet版图
CN117650177A (zh) 一种点状元胞结构的sgt mos器件
JP2022529411A (ja) トレンチ型電界効果トランジスタの構造及びその製造方法
CN116230773A (zh) 一种场效应晶体管
CN116093163A (zh) 一种屏蔽栅沟槽mosfet
CN107104149B (zh) 一种功率半导体器件
CN108511341B (zh) 屏蔽栅沟槽功率器件及其制造方法
CN111916502A (zh) 一种具有高掺杂层的***栅功率mosfet器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination