CN117577677A - 一种具备双栅极结构的igbt芯片及其制备方法 - Google Patents
一种具备双栅极结构的igbt芯片及其制备方法 Download PDFInfo
- Publication number
- CN117577677A CN117577677A CN202410061217.7A CN202410061217A CN117577677A CN 117577677 A CN117577677 A CN 117577677A CN 202410061217 A CN202410061217 A CN 202410061217A CN 117577677 A CN117577677 A CN 117577677A
- Authority
- CN
- China
- Prior art keywords
- gate structure
- igbt chip
- double
- region
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 39
- 230000009977 dual effect Effects 0.000 claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 4
- 239000000243 solution Substances 0.000 description 3
- 238000002513 implantation Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供一种具备双栅极结构的IGBT芯片及其制备方法，涉及半导体器件制造技术领域。IGBT芯片包括基本结构部分，基本结构部分上设有双栅极结构部分，双栅极结构部分上方设有绝缘层部分和金属层部分；双栅极结构部分由平面栅部分和沟槽栅部分结合而成。制备方法包括步骤S1：形成基本结构部分；步骤S2：在基本结构部分上形成双栅极结构部分；步骤S3：在双栅极结构部分的上方形成绝缘层部分和金属层部分。本发明使得IGBT芯片的平面栅结构和沟槽栅结构相结合，从而实现平面栅结构IGBT芯片和沟槽栅结构IGBT芯片的相互转换，解决了现有IGBT芯片的平面栅结构或者沟槽栅结构在实际使用中均存在着较大局限性的问题。
Description
技术领域
本发明涉及半导体器件制造技术领域，具体为一种具备双栅极结构的IGBT芯片及其制备方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)是由金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，MOSFET)和双极结型晶体管(Bipolar Junction Transistor，BJT)组成的复合全控型电压驱动式功率半导体器件，集成了MOSFET的栅极电压驱动简单和BJT的低导通电阻两方面的优点。IGBT凭借其所具备的阻断电压高、电流容量大、驱动功率小等优势，已广泛应用于通信、交通、家电、工业、新能源等领域。IGBT的工作原理是通过激活或停用其栅极端子来开启或关闭，如果正输入电压通过栅极，发射器保持驱动电路开启；如果 IGBT 的栅极端电压为零或略为负，则会关闭电路应用。
目前，IGBT芯片的栅极结构主要有平面栅和沟槽栅两种，具体地：
IGBT芯片的平面栅结构如图1所示，该结构中栅极形成于芯片表面，沟道平行于芯片表面并占用芯片表面积。平面栅结构的IGBT芯片的耐压性较好，并且制造工艺相对简单、成本低；但是，由于两个相邻元胞之间存在结型场效应晶体管区域（JFET区域），所以其导通电阻较大；另外，平面栅结构的IGBT芯片的关断损耗也较大。
IGBT芯片的沟槽栅结构如图2所示，该结构中栅极形成于芯片内部，沟槽垂直于芯片表面且不占用芯片表面积。与平面栅结构的IGBT芯片相比，沟槽栅结构的IGBT芯片中相当于挖掉了两个相邻元胞之间所存在着的结型场效应晶体管区域，所以饱和压降低（约为平面栅结构的30%）；并且，由于沟槽栅结构的IGBT芯片中元胞尺寸较小，所以沟道密度会增加，进而使得电流容量增大；但是，随着沟槽栅密度的增加，IGBT芯片的饱和电流过大，由此会弱化芯片的短路性能，进而会影响芯片的安全工作区，同时也会降低芯片的耐压能力。
综上可知，两种传统栅极结构的IGBT芯片在实际使用中都存在着较大的局限性。现有技术中，虽然研发出了改进后的平面栅结构或者沟槽栅结构，但是效果让仍然不够理想。例如公开号为CN111129131A的中国专利提供了一种平面栅IGBT器件，包括第一关断通路和第二关断通路，虽然通过增加一条额外的关断通路，可缩短关断时间，从而减少关断损耗；但是，却无法有效降低平面栅结构所造成的较大导通电阻。又例如公开号为CN116230760A的中国专利提供了一种沟槽栅型IGBT，至少包括第一类沟槽和P型掺杂深结区，在第一类沟槽与P型掺杂深结区之间还额外设置有第二类沟槽；基于此，能够在保证延迟时间增加在可接受范围内的情况下，去大幅减小IGBT的功耗；但是，未着眼于沟槽栅结构所造成的芯片耐压能力低、安全工作区受影响的问题。
发明内容
本发明的目的在于提供一种具备双栅极结构的IGBT芯片及其制备方法，使得IGBT芯片的平面栅结构和沟槽栅结构相结合，从而实现平面栅结构IGBT芯片和沟槽栅结构IGBT芯片的相互转换，以解决现有IGBT芯片的平面栅结构或者沟槽栅结构在实际使用中均存在着较大局限性的问题。
本发明是采用以下技术方案实现的：
一种具备双栅极结构的IGBT芯片，包括基本结构部分，所述基本结构部分上设有双栅极结构部分，所述双栅极结构部分的上方设有绝缘层部分和金属层部分；其中，所述双栅极结构部分由平面栅部分和沟槽栅部分相结合而形成。
进一步地，所述基本结构部分包括由下至上依次设置的P型注入区、N型缓冲区和N型漂移区，所述N型漂移区的上部间隔设有若干个P-body型区。
进一步地，每相邻两个所述P-body型区之间设有沟槽，每个所述沟槽的内表面均形成有栅氧化层且栅氧化层内部填充有多晶硅，所述栅氧化层和多晶硅伸出所在沟槽的上端后延伸至与该沟槽相邻近的P-body型区的边缘位置。
进一步地，位于所述沟槽内部的栅氧化层和多晶硅组成沟槽栅部分，伸出所述沟槽上端的栅氧化层和多晶硅组成平面栅部分。
进一步地，每个所述P-body型区的两侧均设有N+型区，所述N+型区和双栅极结构部分的上方设有ILD绝缘层Ⅰ，所述其中一部分ILD绝缘层Ⅰ和部分P-body型区的上方淀积有金属层Ⅰ，所述金属层Ⅰ的上方覆盖有ILD绝缘层Ⅱ，整个IGBT芯片结构的上方覆盖有金属层Ⅱ；所述ILD绝缘层Ⅰ和ILD绝缘层Ⅱ形成绝缘层部分，所述金属层Ⅰ和金属层Ⅱ形成金属层部分。
一种具备双栅极结构的IGBT芯片的制备方法，用于制备以上所述的具备双栅极结构的IGBT芯片，包括如下步骤：
步骤S1：形成基本结构部分；
步骤S2：在所述基本结构部分上形成双栅极结构部分；
步骤S3：在所述双栅极结构部分的上方形成绝缘层部分和金属层部分。
进一步地，所述步骤S1中，首先形成P型注入区，而后在P型注入区的上方按照由下至上的顺序依次形成N型缓冲区和N型漂移区，再在N型漂移区的上部间隔形成若干个P-body型区。
进一步地，所述步骤S2中，在每相邻两个P-body型区之间设置沟槽，在每个沟槽的内表面均形成栅氧化层后，在栅氧化层的内部填充多晶硅，并使栅氧化层和多晶硅伸出所在沟槽的上端后延伸至与该沟槽相邻近的P-body型区的边缘位置，形成由平面栅部分和沟槽栅部分相结合而形成的双栅极结构部分。
进一步地，所述步骤S3包括如下子步骤：
步骤S3-1：在形成了双栅极结构部分的基础上，在每个P-body型区的两侧均形成N+型区；
步骤S3-2：在N+型区和双栅极结构部分的上方形成ILD绝缘层Ⅰ；
步骤S3-3：在其中一部分ILD绝缘层Ⅰ和部分P-body型区的上方淀积金属层Ⅰ；
步骤S3-4：在金属层Ⅰ的上方覆盖ILD绝缘层Ⅱ；
步骤S3-5：在整个IGBT芯片结构的上方覆盖金属层Ⅱ。
进一步地，所述步骤S3-3中，金属层Ⅰ自相邻两个沟槽间的间隙向下延伸至P-body型区的上方。
本发明实现的有益效果是：
本发明提供一种具备双栅极结构的IGBT芯片及其制备方法，通过设置由平面栅部分和沟槽栅部分相结合而形成的双栅极结构部分，使得IGBT芯片同时具备平面栅结构和沟槽栅结构，可实现平面栅结构IGBT芯片与沟槽栅结构IGBT芯片的相互转换；从而使得IGBT芯片既具备良好的耐压性，也具备较低的饱和压降、较高的电流容量，并且制备工艺简单、所需成本较低，由此克服了现有IGBT芯片的平面栅结构或者沟槽栅结构在实际使用中的较大局限性。
附图说明
图1是现有IGBT芯片的平面栅结构示意图；
图2是现有IGBT芯片的沟槽栅结构示意图；
图3是本发明实施例所述具备双栅极结构的IGBT芯片的剖视结构示意图；
图4是本发明实施例所述具备双栅极结构的IGBT芯片的俯视结构示意图；
图5是本发明实施例所述步骤S1中所形成的IGBT芯片的结构示意图；
图6是本发明实施例所述步骤S2中所形成的IGBT芯片的结构示意图；
图7是本发明实施例所述步骤S3-2中所形成的IGBT芯片的结构示意图；
图中：1、平面栅部分；2、沟槽栅部分；3、P型注入区；4、N型缓冲区；5、N型漂移区；6、P-body型区；7、沟槽；8、N+型区；9、ILD绝缘层Ⅰ；10、ILD绝缘层Ⅱ；11、金属层Ⅰ；12、金属层Ⅱ。
具体实施方式
为清楚说明本发明中的方案，下面结合附图做进一步说明：
实施例
本实施例第一方面提供一种具备双栅极结构的IGBT芯片，请参照图3和图4，包括基本结构部分，基本结构部分上设有双栅极结构部分，双栅极结构部分由平面栅部分1和沟槽栅部分2相结合而形成，双栅极结构部分的上方设有绝缘层部分和金属层部分。图3至图7中，N-表示的是N型漂移区，N是表示N型缓冲区，N+表示N+型区（发射区），P表示P型注入区，P-body表示P-body型区。
具体地：
基本结构部分包括由下至上依次设置的P型注入区3、N型缓冲区4和N型漂移区5，N型漂移区5的上部间隔设有若干个P-body型区6，若干个P-body型区6均匀排列，每相邻两个所述P-body型区6之间设有沟槽7。特别的，如图 3所示，多个沟槽7按照“相邻间隔大→小→大→小……”的方式排列。
每个所述沟槽7的内表面均形成有栅氧化层且栅氧化层内部填充有多晶硅，所述栅氧化层和多晶硅伸出所在沟槽7的上端后有方向性地延伸至与该沟槽7相邻近的P-body型区6的边缘位置。位于所述沟槽7内部的栅氧化层和多晶硅组成沟槽栅部分2，伸出所述沟槽7上端的栅氧化层和多晶硅组成平面栅部分1。
每个P-body型区6的两侧均设有N+型区，所述N+型区和双栅极结构部分的上方设有ILD绝缘层Ⅰ9，所述其中一部分ILD绝缘层Ⅰ9和部分P-body型区6（具体地，如图3所示，相邻沟槽7间间隔为“小”所对应的那部分P-body型区6）的上方淀积有金属层Ⅰ11，所述金属层Ⅰ11的上方覆盖有ILD绝缘层Ⅱ10，整个IGBT芯片结构的上方覆盖有金属层Ⅱ12；所述ILD绝缘层Ⅰ9和ILD绝缘层Ⅱ10形成绝缘层部分，所述金属层Ⅰ11和金属层Ⅱ12形成金属层部分。
本实施例第二方面提供一种具备双栅极结构的IGBT芯片的制备方法，用于制备以上所述的具备双栅极结构的IGBT芯片，包括如下步骤：
步骤S1：形成基本结构部分；
如图5所示，首先形成重掺杂的P型注入区3，而后在P型注入区3的上方按照由下至上的顺序依次形成N型缓冲区4和N型漂移区5，再在N型漂移区5的上部间隔形成若干个P-body型区6。
步骤S2：在所述基本结构部分上形成双栅极结构部分；
如图6所示，在每相邻两个P-body型区6之间设置沟槽7，在每个沟槽7的内表面均形成栅氧化层后，在栅氧化层的内部填充多晶硅，并使栅氧化层和多晶硅伸出所在沟槽7的上端后延伸至与该沟槽7相邻近的P-body型区6的边缘位置，形成由平面栅部分1和沟槽栅部分2相结合而形成的双栅极结构部分。
步骤S3：在所述双栅极结构部分的上方形成绝缘层部分和金属层部分；
具体包括如下子步骤：
步骤S3-1：在形成了双栅极结构部分的基础上，在每个P-body型区6的两侧均形成N+型区；
步骤S3-2：如图7所示，在N+型区和双栅极结构部分的上方形成ILD绝缘层Ⅰ9，其中ILD绝缘层Ⅰ9的材质为硼磷硅玻璃；
步骤S3-3：在其中部分ILD绝缘层Ⅰ9和部分P-body型区6的上方淀积金属层Ⅰ11，其中金属层Ⅰ11自相邻两个沟槽7间的间隙向下延伸至P-body型区6的上方；
步骤S3-4：在金属层Ⅰ11的上方覆盖ILD绝缘层Ⅱ10；
步骤S3-5：在上述形成的IGBT芯片结构的上方覆盖金属层Ⅱ12。
综上所述，本实施例所提供的一种具备双栅极结构的IGBT芯片及其制备方法，通过设置由平面栅部分1和沟槽栅部分2相结合而形成的双栅极结构部分，使得IGBT芯片同时具备平面栅结构和沟槽栅结构，可实现平面栅结构IGBT芯片与沟槽栅结构IGBT芯片的相互转换。
要特别说明的是，上述方案中未详细或展开描述的部分均为现有技术，不属于本发明针对现有技术所做的改进，亦不属于本发明技术方案的保护范围，因此本文中不再进行赘述。
当然，上述内容仅为本发明的较佳实施例，不能被认为用于限定对本发明的实施例范围。本发明也并不仅限于上述举例，本技术领域的普通技术人员在本发明的实质范围内所做出的均等变化与改进等，均应归属于本发明的专利涵盖范围内。
Claims (10)
1.一种具备双栅极结构的IGBT芯片，其特征在于：包括基本结构部分，所述基本结构部分上设有双栅极结构部分，所述双栅极结构部分的上方设有绝缘层部分和金属层部分；其中，所述双栅极结构部分由平面栅部分(1)和沟槽栅部分(2)相结合而形成。
2.根据权利要求1所述的一种具备双栅极结构的IGBT芯片，其特征在于：所述基本结构部分包括由下至上依次设置的P型注入区(3)、N型缓冲区(4)和N型漂移区(5)，所述N型漂移区(5)的上部间隔设有若干个P-body型区(6)。
3.根据权利要求2所述的一种具备双栅极结构的IGBT芯片，其特征在于：每相邻两个所述P-body型区(6)之间设有沟槽(7)，每个所述沟槽(7)的内表面均形成有栅氧化层且栅氧化层内部填充有多晶硅，所述栅氧化层和多晶硅伸出所在沟槽(7)的上端后延伸至与该沟槽(7)相邻近的P-body型区(6)的边缘位置。
4.根据权利要求3所述的一种具备双栅极结构的IGBT芯片，其特征在于：位于所述沟槽(7)内部的栅氧化层和多晶硅组成沟槽栅部分(2)，伸出所述沟槽(7)上端的栅氧化层和多晶硅组成平面栅部分(1)。
5.根据权利要求2所述的一种具备双栅极结构的IGBT芯片，其特征在于：每个所述P-body型区(6)的两侧均设有N+型区，所述N+型区和双栅极结构部分的上方设有ILD绝缘层Ⅰ(9)，其中一部分ILD绝缘层Ⅰ(9)和部分P-body型区(6)的上方淀积有金属层Ⅰ(11)，其中金属层Ⅰ(11)的上方覆盖有ILD绝缘层Ⅱ(10)，整个IGBT芯片结构的上方覆盖有金属层Ⅱ(12)；所述ILD绝缘层Ⅰ(9)和ILD绝缘层Ⅱ(10)形成绝缘层部分，所述金属层Ⅰ(11)和金属层Ⅱ(12)形成金属层部分。
6.一种具备双栅极结构的IGBT芯片的制备方法，用于制备权利要求1-5任一所述的具备双栅极结构的IGBT芯片，其特征在于，包括如下步骤：
步骤S1：形成基本结构部分；
步骤S2：在所述基本结构部分上形成双栅极结构部分；
步骤S3：在所述双栅极结构部分的上方形成绝缘层部分和金属层部分。
7.根据权利要求6所述的一种具备双栅极结构的IGBT芯片的制备方法，其特征在于：所述步骤S1中，首先形成P型注入区(3)，而后在P型注入区(3)的上方按照由下至上的顺序依次形成N型缓冲区(4)和N型漂移区(5)，再在N型漂移区(5)的上部间隔形成若干个P-body型区(6)。
8.根据权利要求7所述的一种具备双栅极结构的IGBT芯片的制备方法，其特征在于：所述步骤S2中，在每相邻两个P-body型区(6)之间设置沟槽(7)，在每个沟槽(7)的内表面均形成栅氧化层后，在栅氧化层的内部填充多晶硅，并使栅氧化层和多晶硅伸出所在沟槽(7)的上端后延伸至与该沟槽(7)相邻近的P-body型区(6)的边缘位置，形成由平面栅部分(1)和沟槽栅部分(2)相结合而形成的双栅极结构部分。
9.根据权利要求8所述的一种具备双栅极结构的IGBT芯片的制备方法，其特征在于，所述步骤S3包括如下子步骤：
步骤S3-1：在形成了双栅极结构部分的基础上，在每个P-body型区(6)的两侧均形成N+型区；
步骤S3-2：在N+型区和双栅极结构部分的上方形成ILD绝缘层Ⅰ(9)；
步骤S3-3：在其中一部分ILD绝缘层Ⅰ(9)和部分P-body型区(6)的上方淀积金属层Ⅰ(11)；
步骤S3-4：在金属层Ⅰ(11)的上方覆盖ILD绝缘层Ⅱ(10)；
步骤S3-5：在整个IGBT芯片结构的上方覆盖金属层Ⅱ(12)。
10.根据权利要求9所述的一种具备双栅极结构的IGBT芯片的制备方法，其特征在于：所述步骤S3-3中，金属层Ⅰ(11)自相邻两个沟槽(7)间的间隙向下延伸至P-body型区(6)的上方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410061217.7A CN117577677A (zh) | 2024-01-16 | 2024-01-16 | 一种具备双栅极结构的igbt芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410061217.7A CN117577677A (zh) | 2024-01-16 | 2024-01-16 | 一种具备双栅极结构的igbt芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117577677A true CN117577677A (zh) | 2024-02-20 |
Family
ID=89864806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410061217.7A Pending CN117577677A (zh) | 2024-01-16 | 2024-01-16 | 一种具备双栅极结构的igbt芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117577677A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010272741A (ja) * | 2009-05-22 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| CN108336133A (zh) * | 2018-02-09 | 2018-07-27 | 电子科技大学 | 一种碳化硅绝缘栅双极型晶体管及其制作方法 |
| CN108511521A (zh) * | 2018-02-13 | 2018-09-07 | 株洲中车时代电气股份有限公司 | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 |
| CN108598160A (zh) * | 2018-02-13 | 2018-09-28 | 株洲中车时代电气股份有限公司 | 一种具有折叠型复合栅结构的igbt芯片 |
| CN114464675A (zh) * | 2021-12-31 | 2022-05-10 | 上海功成半导体科技有限公司 | 复合栅igbt器件结构及其制备方法 |
-
2024
- 2024-01-16 CN CN202410061217.7A patent/CN117577677A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010272741A (ja) * | 2009-05-22 | 2010-12-02 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| CN108336133A (zh) * | 2018-02-09 | 2018-07-27 | 电子科技大学 | 一种碳化硅绝缘栅双极型晶体管及其制作方法 |
| CN108511521A (zh) * | 2018-02-13 | 2018-09-07 | 株洲中车时代电气股份有限公司 | 一种具有含虚栅的复合栅结构的igbt芯片的制作方法 |
| CN108598160A (zh) * | 2018-02-13 | 2018-09-28 | 株洲中车时代电气股份有限公司 | 一种具有折叠型复合栅结构的igbt芯片 |
| CN114464675A (zh) * | 2021-12-31 | 2022-05-10 | 上海功成半导体科技有限公司 | 复合栅igbt器件结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI453919B (zh) | 用於快速開關的帶有可控注入效率的二極體結構 | |
| CN102832216B (zh) | 包括绝缘栅双极晶体管和二极管的半导体设备 | |
| EP2342753B1 (en) | Insulated gate bipolar transistor | |
| JPH08316479A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| CN110379852B (zh) | 能降低米勒电容的沟槽型igbt器件 | |
| CN108461537B (zh) | 一种沟槽栅电荷存储型igbt及其制作方法 | |
| CN108682688B (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
| CN102856352A (zh) | 绝缘栅双极晶体管终端及其制作方法 | |
| CN108231878A (zh) | 一种双向沟槽栅电荷存储型igbt及其制作方法 | |
| EP3025373B1 (en) | Mos-bipolar device | |
| CN110504310A (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN115881797A (zh) | 一种碳化硅器件及其制备方法 | |
| CN104319287A (zh) | 一种沟槽栅型半导体器件结构及其制作方法 | |
| CN114823886A (zh) | 提升转换效率的沟槽型rc-igbt器件及制备方法 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN107134488B (zh) | 一种载流子存储增强的绝缘栅双极型晶体管 | |
| CN109461769B (zh) | 一种沟槽栅igbt器件结构及其制作方法 | |
| WO2022252654A1 (zh) | 逆导型横向绝缘栅双极型晶体管 | |
| CN117577677A (zh) | 一种具备双栅极结构的igbt芯片及其制备方法 | |
| CN203288596U (zh) | 绝缘栅双极型晶体管 | |
| CN109994549B (zh) | 半导体功率器件 | |
| US8759911B2 (en) | Semiconductor device | |
| CN112018174A (zh) | 一种半导体器件及其制作方法、家用电器 | |
| CN111276537A (zh) | 一种具有多晶硅耐压层的逆导型rc-ligbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |