CN117559925B - 一种多模高效率功率放大器 - Google Patents

Abstract

本发明公开了一种多模高效率功率放大器，属于集成电路设计技术领域，包括输入匹配分路网络、第一共源放大网络、自适应线性偏置网络、第二共源放大网络以及输出匹配合路网络；本发明采用共源放大网络和一种新型四路合成结构实现高功率输出，遏制了传统功率合成结构放大器各分路之间的阻抗牵引现象，简化了输出匹配网络，使得放大器可以实现多种功率等级输出的多模式工作，同时还可以兼顾阻抗匹配和输出低插损，具有多模工作、高效率、高功率输出能力、高功率增益、良好的输入输出匹配特性等优点。

Description

一种多模高效率功率放大器

技术领域

本发明属于集成电路设计技术领域，具体涉及一种多模高效率功率放大器。

背景技术

随着有高速卫星通信、宽带数字传输等需求的卫星通信市场快速发展，射频前端收发器也向着高集成度、低功耗、小型化、价格低廉的方向迭代。

功率放大器作为发射机的重要模块，影响着整个通信信号质量，也是收发机中能量消耗最大的部分，传统大功率放大器采用集成电路工艺设计实现，其功能性能受到了一定制约，主要体现在以下几方面：

（1）不同输出功率模式的兼容性受限：通信终端设备发展趋势逐渐偏向小型化和多功能化，需要功率放大器能提供两种及以上的功率模式，传统功率放大器合成的各分路间受限于合成结构，存在严重的阻抗牵引现象，无法实现多种功率模式，这就导致在有此应用需求时需要更加复杂的电路设计，成本也成倍增加。

（2）高效率高功率能力受限：传统功率放大器合成结构无法完全兼容合成功能和匹配功能，导致放大器的输出结构复杂、插损大，不利于放大器的小型化和低成本，高效率和高功率能力也受到了限制。

目前，高效率高功率的放大器结构很多，要想实现满足各项参数的同时，兼顾多模式工作，往往以保全某一种功率模式牺牲其余功率模式的性能为代价，如会恶化功率或效率指标，无法满足实际应用需求。

由此可以看出，基于集成电路工艺的多模式高效率、高功率放大器的设计难点为：（1）多模式工作功能实现难度较大；（2）达到多模式高效率高功率难度较大。

发明内容

针对现有技术中的上述不足，本发明提供了一种多模高效率功率放大器解决了现有的放大器多模式工作功能实现难度较大，以及达到多模式高效率高功率难度较大的问题。

为了达到上述发明目的，本发明采用的技术方案为：一种多模高效率功率放大器，包括输入匹配分路网络、第一共源放大网络、自适应线性偏置网络、第二共源放大网络以及输出匹配合路网络；

所述输入匹配分路网络的输入端作为所述多模高效率功率放大器的输入端，所述输入匹配分路网络的第一输出端和第二输出端分别与所述第一共源放大网络的第一输入端和第二共源放大网络的第一输入端连接；

所述自适应线性偏置网络的第一输出端和第二输出端分别与所述第一共源放大网络的第一输入端和第二共源放大网络的第一输入端连接；

所述自适应线性偏置网络的第三输出端和第四输出端分别与所述第一共源放大网络的第二输入端和第二共源放大网络的第二输入端连接；

所述自适应线性偏置网络的第五输出端和第六输出端分别与所述第一共源放大网络的第三输入端和第二共源放大网络的第三输入端连接；

所述第一共源放大网络的第一输出端和第二输出端分别与输出匹配合路网络的第一输入端和第二输入端连接，所述第二共源放大网络的第一输出端和第二输出端分别与输出匹配合路网络的第三输入端和第四输出端连接；

所述输出匹配合路网络的输出端作为所述多模高效率功率放大器的输出端。

进一步地，所述第一共源放大网络包括驱动级放大单元P1、驱动级放大单元P3、驱动级放大单元P5、第一级间匹配分路网络；第二共源放大网络包括驱动级放大单元P2、驱动级放大单元P4、驱动级放大单元P6、第二级间匹配分路网络；

所述驱动级放大单元P1的输入端作为所述第一共源放大网络的第一输入端，驱动级放大单元P1连接第一级间匹配分路网络的输入端，所述第一级间匹配分路网络的输出端连接驱动级放大单元P3和驱动级放大单元P5的输入端，驱动级放大单元P3和驱动级放大单元P5的输入端分别作为第一共源放大网络的第二输入端和第三输入端；驱动级放大单元P3和驱动级放大单元P5的输出端分别作为第一共源放大网络的第二输出端和第一输出端；

所述驱动级放大单元P2的输入端作为所述第二共源放大网络的第一输入端，驱动级放大单元P2连接第二级间匹配分路网络的输入端，第二级间匹配分路网络的输出端连接驱动级放大单元P4和驱动级放大单元P6的输入端，驱动级放大单元P4和驱动级放大单元P6的输入端分别作为第二共源放大网络的第二输入端和第三输入端；驱动级放大单元P4和驱动级放大单元P6的输出端分别作为第二共源放大网络的第一输出端和第二输出端。

进一步地，所述输入匹配分路网络包括电容C1、电容C2、电容C3；微带线TL1、微带线TL2、微带线TL3、微带线TL4、微带线TL5、微带线TL6、微带线TL7、微带线TL8、微带线TL9；电阻R1、电阻R2；变压器T1；

所述电容C1的一端做为输入匹配分路网络的输入端，另一端与微带线TL1的一端连接，所述微带线TL1的另一端与微带线TL2的一端和悬空微带线TL3的一端连接，所述微带线TL2的另一端与变压器T1输入侧的一端连接，所述变压器T1输入侧的另一端接地；

所述变压器T1输出侧的一端与微带线TL9的一端连接，所述微带线TL9的另一端分别与微带线TL7和悬空微带线TL8的一端连接，所述微带线TL7的另一端分别与电容C2的一端和电阻R1的一端连接，所述电容C2的另一端和电阻R1的另一端相互连接，并作为所述输入匹配合路网络的第一输出端；

所述变压器T1输出侧的另一端与微带线TL4的一端连接，所述微带线TL4的另一端分别与微带线TL6和悬空微带线TL5的一端连接，所述微带线TL6的另一端分别与电容C3的一端和电阻R2的一端连接，所述电容C3的另一端和电阻R2的另一端相互连接，并作为所述输入匹配合路网络的第二输出端。

上述进一步方案的有益效果为：

本发明采用的输入匹配分路网络除了能对射频输入信号进行阻抗匹配以及宽带等功率分配以外，还能实现信号自激抑制功能从而提高电路的稳定性，其中电容C1、微带线TL1、微带线TL2、微带线TL3实现第一次阻抗变换，T1变压器和微带线TL4~TL9实现等功率分配和第二次阻抗变换，两次阻抗变换提升了带宽性能；第一RC抑制电路(电阻R1、电容C2)和第二RC抑制电路(电阻R2、电容C3)实现对晶体管的潜在不稳定信号进行抑制。

进一步地，所述自适应线性偏置网络包括晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24；电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20；电容C16、电容C17、电容C18、电容C19、电容C20、电容C21；

所述晶体管M9的发射极与接地电阻R4连接，所述晶体管M9的基极分别与晶体管M9的集电极连接和晶体管M7的发射极连接，所述晶体管M7的集电极分别与电阻R3的一端、晶体管M7的基极、接地电容C16以及晶体管M8的基极连接，所述电阻R3的另一端和晶体管M8的集电极均与电源VCC连接，所述晶体管M8的发射极与接地电阻R5连接，并作为所述自适应线性偏置网络的第一输出端；

所述晶体管M12的发射极与接地电阻R7连接，所述晶体管M12的基极分别与晶体管M12的集电极和晶体管M10的发射极连接，所述晶体管M10的集电极分别与电阻R6的一端、晶体管M10的基极、接地电容C17和晶体管M11的基极连接，所述电阻R6的另一端和晶体管M11的集电极均与电源VCC连接，所述晶体管M11的发射极与接地电阻R8连接，并作为所述自适应线性偏置网络的第三输出端；

所述晶体管M15的发射极与接地电阻R10连接，所述晶体管M15的基极分别与晶体管M15的集电极和晶体管M13的发射极连接，所述晶体管M13的集电极分别与电阻R9的一端、晶体管M13的基极、接地电容C18和晶体管M14的基极连接，所述电阻R9的另一端和晶体管M14的集电极均与电源VCC连接，所述晶体管M14的发射极与接地电阻R11连接，并作为所述自适应线性偏置网络的第五输出端；

所述晶体管M18的发射极与接地电阻R13连接，所述晶体管M18的基极分别与晶体管M18的集电极和晶体管M16的发射极连接，所述晶体管M16的集电极分别与电阻R12的一端、晶体管M16的基极、接地电容C19和晶体管M17的基极连接，所述电阻R12的另一端和晶体管M17的集电极均与电源VCC连接，所述晶体管M17的发射极与接地电阻R14连接，并作为所述自适应线性偏置网络的第二输出端；

所述晶体管M21的发射极与接地电阻R16连接，所述晶体管M21的基极分别与晶体管M21的集电极和晶体管M19的发射极连接，所述晶体管M19的集电极分别与电阻R15的一端、晶体管M19的基极、接地电容C20和晶体管M20的基极连接，所述电阻R15的另一端和晶体管M20的集电极均与电源VCC连接，所述晶体管M20的发射极与接地电阻R17连接，并作为所述自适应线性偏置网络的第四输出端；

所述晶体管M24的发射极与接地电阻R19连接，所述晶体管M24的基极分别与晶体管M24的集电极和晶体管M22的发射极连接，所述晶体管M22的集电极分别与电阻R18的一端、晶体管M22的基极、接地电容C21和晶体管M23的基极连接，所述电阻R18的另一端和晶体管M23的集电极均与电源VCC连接，所述晶体管M23的发射极与接地电阻R20连接，并作为所述自适应线性偏置网络的第六输出端。

上述进一步方案的有益效果为：

本发明采用了自适应线性偏置网络，该网络由两组各三个偏置电路单元，共六个单元组成，每组偏置电路分别给第一和第二共源放大网络的各个放大器提供偏置，各个偏置单元可以选择相互独立的加电方式，这样便可单独控制各个放大器的开启或关闭，通过开启或关闭末级合成的各路放大器，实现不同功率等级输出的多模工作；同时各偏置单元加入的线性电容(C16~C21)可起到随输入功率变化实时调整放大网络偏置点的作用，提升了放大器的线性度；晶体管M9、晶体管M12、晶体管M15、晶体管M18、晶体管M21、晶体管M24作为偏置电路的温度补偿，可根据温度变化实时调整供电偏置，降低了放大器随温度波动而带来的性能恶化。而常规放大器的偏置网络多采用简单的***分压网络，工作模式单一。

进一步地，所述第一共源放大网络包括晶体管M1、晶体管M2、晶体管M3；电容C4、电容C6、电容C8、电容C9；微带线TL13、微带线TL14、微带线TL15、微带线TL28；变压器T2；

所述晶体管M1的基极作为所述第一共源放大网络的第一输入端，所述晶体管M1的发射极接地，所述晶体管M1的集电极分别与电源VCC和电容C4的一端连接，所述电容C4的另一端分别与电容C6的一端和微带线TL13的一端连接，所述电容C6的另一端与接地微带线TL28连接，所述微带线TL13的另一端分别与悬空微带线TL15和微带线TL14的一端连接，所述微带线TL14的另一端与变压器T2输入侧的一端连接，所述变压器T2输入侧的另一端接地；

所述变压器T2输出侧的一端与电容C9的一端连接，所述变压器T2输出侧的另一端与电容C8连接，所述电容C9的另一端与晶体管M3的基极连接，并作为所述第一共源放大网络的第二输入端，所述电容C8的另一端与晶体管M2的基极连接，并作为所述第一共源放大网络的第三输入端；

所述晶体管M2的发射极接地，所述晶体管M2的集电极作为所述第一共源放大网络的第一输出端，所述晶体管M3的发射极接地，所述晶体管M3的集电极作为所述第一共源放大网络的第二输出端。

进一步地，所述第二共源放大网络包括晶体管M4、晶体管M5、晶体管M6；电容C5、电容C10、电容C11；变压器T3；微带线TL10、微带线TL11、微带线TL12、微带线TL29；

所述晶体管M4的基极作为所述第二共源放大网络的第一输入端，所述晶体管M4的发射极接地，所述晶体管M4的集电极分别与电源VCC和电容C5的一端连接，所述电容C5的另一端分别与电容C7的一端和微带线TL10的一端连接，所述电容C7的另一端与接地微带线TL29连接，所述微带线TL10的另一端分别与悬空微带线TL12和微带线TL11的一端连接，所述微带线TL11的另一端与变压器T3输入侧的一端连接，所述变压器T3输入侧的另一端接地；

所述变压器T3输出侧的一端与电容C10的一端连接，所述变压器T3输出侧的另一端与电容C11连接，所述电容C10的另一端与晶体管M5的基极连接，并作为所述第二共源放大网络的第二输入端，所述电容C11的另一端与晶体管M6的基极连接，并作为所述第二共源放大网络的第三输入端；

所述晶体管M5的发射极接地，所述晶体管M5的集电极作为所述第二共源放大网络的第一输出端，所述晶体管M6的发射极接地，所述晶体管M6的集电极作为所述第二共源放大网络的第二输出端。

上述进一步方案的有益效果为：

本发明采用的共源放大网络，与常规放大网络相比，级间匹配采用了变压器进行阻抗变换并实现信号等功率分配，改善了传统共源放大器网络级间匹配插损高、带宽窄的缺点，使得共源放大网络可以实现良好的功率输出，同时还兼顾阻抗匹配和功率分配；在放大网络的第一级输出加入了LC谐振电路(电容C7、微带线TL29和电容C6、微带线TL28)，用于对二次输出谐振频率的抑制，提升了第一级放大器(晶体管M1、晶体管M4)的效率，而常规放大网络级间匹配并未采用此网络、级间功率分配电路并无阻抗匹配的作用且带宽较窄。

进一步地，所述输出匹配合路网络包括多路合成变压器T4；微带线TL16、微带线TL17、微带线TL18、微带线TL19、微带线TL20、微带线TL21、微带线TL22、微带线TL23、微带线TL24、微带线TL25、微带线TL26、微带线TL27、微带线TL30、微带线TL31、微带线TL32、微带线TL33；电容C12、电容C13、电容C14、电容C15；

所述多路合成变压器T4第一输入侧与第二输入侧连接电源VCC；

所述多路合成变压器T4第一输入侧的一端与微带TL27的一端连接，所述微带线TL27的另一端分别与微带线TL25的一端和悬空微带线TL26的一端连接，所述微带线TL25的另一端与电容C12的一端连接，并作为所述输出匹配合路网络的第一输入端，所述电容C12的另一端与接地微带线TL32连接；

所述多路合成变压器T4第一输入侧的另一端与微带TL24的一端连接，所述微带线TL24的另一端分别与微带线TL22的一端和悬空微带线TL23的一端连接，所述微带线TL22的另一端与电容C13的一端连接，并作为所述输出匹配合路网络的第二输入端，所述电容C13的另一端与接地微带线TL33连接；

所述多路合成变压器T4第二输入侧的一端与微带TL17的一端连接，所述微带线TL17的另一端分别与微带线TL16的一端和悬空微带线TL18的一端连接，所述微带线TL16的另一端与电容C14的一端连接，并作为所述输出匹配合路网络的第三输入端，所述电容C14的另一端与接地微带线TL30连接；

所述多路合成变压器T4第二输入侧的另一端与微带TL20的一端连接，所述微带线TL20的另一端分别与微带线TL19的一端和悬空微带线TL21的一端连接，所述微带线TL19的另一端与电容C15的一端连接，并作为所述输出匹配合路网络的第四输入端，所述电容C15的另一端与接地微带线TL31连接；

所述多路合成变压器T4输出侧的一端接地，所述多路合成变压器T4输出侧的另一端作为所述输出匹配合路网络的输出端。

上述进一步方案的有益效果为：

本发明采用的输出匹配合路网络对四路输出信号进行了等功率合成，采用了T型匹配网络完成第一次阻抗变换，多路合成变压器T4完成第二次阻抗变换和信号合路，末级各路放大器集电极供电也是通过多路合成变压器T4馈入，节省了扼流圈电感位；经过第一次阻抗变换再采用多路合成变压器T4进行功率合成，遏制了传统功率合成结构放大器各分路之间的阻抗牵引现象，这样可以开启或关闭末级合成的各路放大器，不同数量的开启放大器，对应了不同的功率等级输出，这样便实现了多模工作；此外四路末级放大器LC谐振电路(电容C12、微带线TL32)、(电容C13、微带线TL33)、(电容C14、微带线TL30)和(电容C15、微带线TL31)，用于对二次输出谐振频率的抑制，进一步提升末级放大器(M2、M3、M5、M6)的效率。本发明采用的输出匹配合路网络不仅节省了扼流圈电感位，减小了输出网络面积，而且可支持不同功率等级的多模式工作，阻抗匹配网络带宽宽、插损低。

本发明的有益效果为：

本发明采用共源放大网络和一种新型四路合成结构实现高功率输出，遏制了传统功率合成结构放大器各分路之间的阻抗牵引现象，简化了输出匹配网络，使得放大器可以实现多种功率等级输出的多模式工作，同时还可以兼顾阻抗匹配和输出低插损，具有多模工作、高效率、高功率输出能力、高功率增益、良好的输入输出匹配特性等优点。

附图说明

图1为本发明提供的多模高效率功率放大器结构框图。

图2为本发明提供的多模高效率功率放大器电路原理图。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

本发明实施例提供了一种多模高效率功率放大器，如图1所示，包括输入匹配分路网络、第一共源放大网络、自适应线性偏置网络、第二共源放大网络以及输出匹配合路网络；

所述输入匹配分路网络的输入端作为多模高效率功率放大器的输入端，所述输入匹配分路网络的第一输出端和第二输出端分别与所述第一共源放大网络的第一输入端和第二共源放大网络的第一输入端连接；

所述自适应线性偏置网络的第一输出端和第二输出端分别与所述第一共源放大网络的第一输入端和第二共源放大网络的第一输入端连接；

所述自适应线性偏置网络的第三输出端和第四输出端分别与所述第一共源放大网络的第二输入端和第二共源放大网络的第二输入端连接；

所述自适应线性偏置网络的第五输出端和第六输出端分别与所述第一共源放大网络的第三输入端和第二共源放大网络的第三输入端连接；

所述第一共源放大网络的第一输出端和第二输出端分别与输出匹配合路网络的第一输入端和第二输入端连接，所述第二共源放大网络的第一输出端和第二输出端分别与输出匹配合路网络的第三输入端和第四输入端连接；

所述输出匹配合路网络的输出端作为所述多模高效率功率放大器的输出端。

如图1所示，所述第一共源放大网络包括驱动级放大单元P1、驱动级放大单元P3、驱动级放大单元P5、第一级间匹配分路网络；第二共源放大网络包括驱动级放大单元P2、驱动级放大单元P4、驱动级放大单元P6、第二级间匹配分路网络；

所述驱动级放大单元P1的输入端作为所述第一共源放大网络的第一输入端，驱动级放大单元P1连接第一级间匹配分路网络的输入端，所述第一级间匹配分路网络的输出端连接驱动级放大单元P3和驱动级放大单元P5的输入端，驱动级放大单元P3和驱动级放大单元P5的输入端分别作为第一共源放大网络的第二输入端和第三输入端；驱动级放大单元P3和驱动级放大单元P5的输出端分别作为第一共源放大网络的第二输出端和第一输出端；

所述驱动级放大单元P2的输入端作为所述第二共源放大网络的第一输入端，驱动级放大单元P2连接第二级间匹配分路网络的输入端，第二级间匹配分路网络的输出端连接驱动级放大单元P4和驱动级放大单元P6的输入端，驱动级放大单元P4和驱动级放大单元P6的输入端分别作为第二共源放大网络的第二输入端和第三输入端；驱动级放大单元P4和驱动级放大单元P6的输出端分别作为第二共源放大网络的第一输出端和第二输出端。

如图2所示，本发明实施例中的输入匹配分路网络包括电容C1、电容C2、电容C3；微带线TL1、微带线TL2、微带线TL3、微带线TL4、微带线TL5、微带线TL6、微带线TL7、微带线TL8、微带线TL9；电阻R1、电阻R2；变压器T1；

所述电容C1的一端做为输入匹配分路网络的输入端，另一端与微带线TL1的一端连接，所述微带线TL1的另一端与微带线TL2的一端和悬空微带线TL3的一端连接，所述微带线TL2的另一端与变压器T1输入侧的一端连接，所述变压器T1输入侧的另一端接地；

所述变压器T1输出侧的一端与微带线TL9的一端连接，所述微带线TL9的另一端分别与微带线TL7和悬空微带线TL8的一端连接，所述微带线TL7的另一端分别与电容C2的一端和电阻R1的一端连接，所述电容C2的另一端和电阻R1的另一端相互连接，并作为所述输入匹配合路网络的第一输出端；

所述变压器T1输出侧的另一端与微带线TL4的一端连接，所述微带线TL4的另一端分别与微带线TL6和悬空微带线TL5的一端连接，所述微带线TL6的另一端分别与电容C3的一端和电阻R2的一端连接，所述电容C3的另一端和电阻R2的另一端相互连接，并作为所述输入匹配合路网络的第二输出端。

如图2所示，本发明实施例中的自适应线性偏置网络包括晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24；电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20；电容C16、电容C17、电容C18、电容C19、电容C20、电容C21；

所述晶体管M9的发射极与接地电阻R4连接，所述晶体管M9的基极分别与晶体管M9的集电极连接和晶体管M7的发射极连接，所述晶体管M7的集电极分别与电阻R3的一端、晶体管M7的基极、接地电容C16以及晶体管M8的基极连接，所述电阻R3的另一端和晶体管M8的集电极均与电源VCC连接，所述晶体管M8的发射极与接地电阻R5连接，并作为所述自适应线性偏置网络的第一输出端；

所述晶体管M12的发射极与接地电阻R7连接，所述晶体管M12的基极分别与晶体管M12的集电极和晶体管M10的发射极连接，所述晶体管M10的集电极分别与电阻R6的一端、晶体管M10的基极、接地电容C17和晶体管M11的基极连接，所述电阻R6的另一端和晶体管M11的集电极均与电源VCC连接，所述晶体管M11的发射极与接地电阻R8连接，并作为所述自适应线性偏置网络的第三输出端；

所述晶体管M15的发射极与接地电阻R10连接，所述晶体管M15的基极分别与晶体管M15的集电极和晶体管M13的发射极连接，所述晶体管M13的集电极分别与电阻R9的一端、晶体管M13的基极、接地电容C18和晶体管M14的基极连接，所述电阻R9的另一端和晶体管M14的集电极均与电源VCC连接，所述晶体管M14的发射极与接地电阻R11连接，并作为所述自适应线性偏置网络的第五输出端；

所述晶体管M18的发射极与接地电阻R13连接，所述晶体管M18的基极分别与晶体管M18的集电极和晶体管M16的发射极连接，所述晶体管M16的集电极分别与电阻R12的一端、晶体管M16的基极、接地电容C19和晶体管M17的基极连接，所述电阻R12的另一端和晶体管M17的集电极均与电源VCC连接，所述晶体管M17的发射极与接地电阻R14连接，并作为所述自适应线性偏置网络的第二输出端；

所述晶体管M21的发射极与接地电阻R16连接，所述晶体管M21的基极分别与晶体管M21的集电极和晶体管M19的发射极连接，所述晶体管M19的集电极分别与电阻R15的一端、晶体管M19的基极、接地电容C20和晶体管M20的基极连接，所述电阻R15的另一端和晶体管M20的集电极均与电源VCC连接，所述晶体管M20的发射极与接地电阻R17连接，并作为所述自适应线性偏置网络的第四输出端；

所述晶体管M24的发射极与接地电阻R19连接，所述晶体管M24的基极分别与晶体管M24的集电极和晶体管M22的发射极连接，所述晶体管M22的集电极分别与电阻R18的一端、晶体管M22的基极、接地电容C21和晶体管M23的基极连接，所述电阻R18的另一端和晶体管M23的集电极均与电源VCC连接，所述晶体管M23的发射极与接地电阻R20连接，并作为所述自适应线性偏置网络的第六输出端。

如图2所示，本发明实施例中的第一共源放大网络包括晶体管M1、晶体管M2、晶体管M3；电容C4、电容C6、电容C8、电容C9；微带线TL13、微带线TL14、微带线TL15、微带线TL28；变压器T2；

所述晶体管M1的基极作为所述第一共源放大网络的第一输入端，所述晶体管M1的发射极接地，所述晶体管M1的集电极分别与电源VCC和电容C4的一端连接，所述电容C4的另一端分别与电容C6的一端和微带线TL13的一端连接，所述电容C6的另一端与接地微带线TL28连接，所述微带线TL13的另一端分别与悬空微带线TL15和微带线TL14的一端连接，所述微带线TL14的另一端与变压器T2输入侧的一端连接，所述变压器T2输入侧的另一端接地；

所述变压器T2输出侧的一端与电容C9的一端连接，所述变压器T2输出侧的另一端与电容C8连接，所述电容C9的另一端与晶体管M3的基极连接，并作为所述第一共源放大网络的第二输入端，所述电容C8的另一端与晶体管M2的基极连接，并作为所述第一共源放大网络的第三输入端；

所述晶体管M2的发射极接地，所述晶体管M2的集电极作为所述第一共源放大网络的第一输出端，所述晶体管M3的发射极接地，所述晶体管M3的集电极作为所述第一共源放大网络的第二输出端。

如图2所示，本发明实施例中的第二共源放大网络包括晶体管M4、晶体管M5、晶体管M6；电容C5、电容C10、电容C11；变压器T3；微带线TL10、微带线TL11、微带线TL12、微带线TL29；

所述晶体管M4的基极作为所述第二共源放大网络的第一输入端，所述晶体管M4的发射极接地，所述晶体管M4的集电极分别与电源VCC和电容C5的一端连接，所述电容C5的另一端分别与电容C7的一端和微带线TL10的一端连接，所述电容C7的另一端与接地微带线TL29连接，所述微带线TL10的另一端分别与悬空微带线TL12和微带线TL11的一端连接，所述微带线TL11的另一端与变压器T3输入侧的一端连接，所述变压器T3输入侧的另一端接地；

所述变压器T3输出侧的一端与电容C10的一端连接，所述变压器T3输出侧的另一端与电容C11连接，所述电容C10的另一端与晶体管M5的基极连接，并作为所述第二共源放大网络的第二输入端，所述电容C11的另一端与晶体管M6的基极连接，并作为所述第二共源放大网络的第三输入端；

所述晶体管M5的发射极接地，所述晶体管M5的集电极作为所述第二共源放大网络的第一输出端，所述晶体管M6的发射极接地，所述晶体管M6的集电极作为所述第二共源放大网络的第二输出端。

如图2所示，本发明实施例中的输出匹配合路网络包括多路合成变压器T4；微带线TL16、微带线TL17、微带线TL18、微带线TL19、微带线TL20、微带线TL21、微带线TL22、微带线TL23、微带线TL24、微带线TL25、微带线TL26、微带线TL27、微带线TL30、微带线TL31、微带线TL32、微带线TL33；电容C12、电容C13、电容C14、电容C15；

所述多路合成变压器T4第一输入侧与第二输入侧连接电源VCC；

所述多路合成变压器T4第一输入侧的一端与微带TL27的一端连接，所述微带线TL27的另一端分别与微带线TL25的一端和悬空微带线TL26的一端连接，所述微带线TL25的另一端与电容C12的一端连接，并作为所述输出匹配合路网络的第一输入端，所述电容C12的另一端与接地微带线TL32连接；

所述多路合成变压器T4第一输入侧的另一端与微带TL24的一端连接，所述微带线TL24的另一端分别与微带线TL22的一端和悬空微带线TL23的一端连接，所述微带线TL22的另一端与电容C13的一端连接，并作为所述输出匹配合路网络的第二输入端，所述电容C13的另一端与接地微带线TL33连接；

所述多路合成变压器T4第二输入侧的一端与微带TL17的一端连接，所述微带线TL17的另一端分别与微带线TL16的一端和悬空微带线TL18的一端连接，所述微带线TL16的另一端与电容C14的一端连接，并作为所述输出匹配合路网络的第三输入端，所述电容C14的另一端与接地微带线TL30连接；

所述多路合成变压器T4第二输入侧的另一端与微带TL20的一端连接，所述微带线TL20的另一端分别与微带线TL19的一端和悬空微带线TL21的一端连接，所述微带线TL19的另一端与电容C15的一端连接，并作为所述输出匹配合路网络的第四输入端，所述电容C15的另一端与接地微带线TL31连接；

所述多路合成变压器T4输出侧的一端接地，所述多路合成变压器T4输出侧的另一端作为所述输出匹配合路网络的输出端。

在本发明的一个实施例中，提供了上述多模高效率功率放大器的工作原理及过程介绍：

射频输入信号通过输入端IN进入功率放大器的输入匹配分路网络，经输入匹配分路网络进行阻抗匹配后等功率分配为两路信号，分别进入第一共源放大网络和第二共源放大网络进行功率放大及再次分路，放大并分路后的四路信号进入输出匹配合成网络进行阻抗匹配，等功率合成后最终形成射频输出信号到达输出端OUT；

两路共源放大网络的放大器均采用的共源连接方式，级间匹配采用T型结构完成第一次阻抗匹配，用变压器进行第二次阻抗变换并实现信号等功率分配，改善了传统共源放大器网络级间匹配插损高、带宽窄的缺点，使得共源放大网络可以实现良好的功率输出，同时还兼顾阻抗匹配和功率分配；在放大网络的第一级输出加入了LC谐振电路用于对二次输出谐振频率的抑制，提升了第一级放大器的效率。

输入匹配网络中由微带线TL1、微带线TL3和微带线TL2组成的T型支路能够完成输入阻抗的第一次匹配，电容C1为隔直电容，变压器和微带线TL4~TL9组成的电路先进行信号等功率分配再阻抗匹配，完成功率分配和阻抗第二次变换，同时第一RC抑制电路(电阻R1、电容C2)和第二RC抑制电路(电阻R2、电容C3)实现对晶体管的潜在不稳定信号进行抑制。

输出匹配网络中，由微带线TL16~27构成的T型结构电抗匹配网络完成各路输出的第一次阻抗匹配，多路合成变压器T4完成等功率信号的合成，LC谐振电路(电容C12、微带线TL32)、(电容C13、微带线TL33)、(电容C14、微带线TL30)和(电容C15、微带线TL31)，用于对二次输出谐振频率进行抑制。

自适应线性偏置网络，该网络由两组各三个偏置电路单元，共六个单元组成，每组偏置电路分别给第一和第二共源放大网络的放大器提供偏置，各个偏置单元可以选择相互独立的加电方式，这样便可单独控制各个放大器的开启或关闭，实现不同功率等级输出的多模工作。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种多模高效率功率放大器，其特征在于，包括输入匹配分路网络、第一共源放大网络、自适应线性偏置网络、第二共源放大网络以及输出匹配合路网络；

所述输入匹配分路网络的输入端作为所述多模高效率功率放大器的输入端，所述输入匹配分路网络的第一输出端和第二输出端分别与所述第一共源放大网络的第一输入端和第二共源放大网络的第一输入端连接；

所述自适应线性偏置网络的第一输出端和第二输出端分别与所述第一共源放大网络的第一输入端和第二共源放大网络的第一输入端连接；所述自适应线性偏置网络的第三输出端和第四输出端分别与所述第一共源放大网络的第二输入端和第二共源放大网络的第二输入端连接；所述自适应线性偏置网络的第五输出端和第六输出端分别与所述第一共源放大网络的第三输入端和第二共源放大网络的第三输入端连接；

所述第一共源放大网络的第一输出端和第二输出端分别与输出匹配合路网络的第一输入端和第二输入端连接，所述第二共源放大网络的第一输出端和第二输出端分别与输出匹配合路网络的第三输入端和第四输出端连接；

所述输出匹配合路网络的输出端作为所述多模高效率功率放大器的输出端；

所述输入匹配分路网络包括电容C1、电容C2、电容C3；微带线TL1、微带线TL2、微带线TL3、微带线TL4、微带线TL5、微带线TL6、微带线TL7、微带线TL8、微带线TL9；电阻R1、电阻R2；变压器T1；

所述电容C1的一端做为输入匹配分路网络的输入端，另一端与微带线TL1的一端连接，所述微带线TL1的另一端与微带线TL2的一端和悬空微带线TL3的一端连接，所述微带线TL2的另一端与变压器T1输入侧的一端连接，所述变压器T1输入侧的另一端接地；

所述变压器T1输出侧的一端与微带线TL9的一端连接，所述微带线TL9的另一端分别与微带线TL7和悬空微带线TL8的一端连接，所述微带线TL7的另一端分别与电容C2的一端和电阻R1的一端连接，所述电容C2的另一端和电阻R1的另一端相互连接，并作为所述输入匹配分路网络的第一输出端；

所述变压器T1输出侧的另一端与微带线TL4的一端连接，所述微带线TL4的另一端分别与微带线TL6和悬空微带线TL5的一端连接，所述微带线TL6的另一端分别与电容C3的一端和电阻R2的一端连接，所述电容C3的另一端和电阻R2的另一端相互连接，并作为所述输入匹配分路网络的第二输出端；

所述自适应线性偏置网络包括晶体管M7、晶体管M8、晶体管M9、晶体管M10、晶体管M11、晶体管M12、晶体管M13、晶体管M14、晶体管M15、晶体管M16、晶体管M17、晶体管M18、晶体管M19、晶体管M20、晶体管M21、晶体管M22、晶体管M23、晶体管M24；电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R12、电阻R13、电阻R14、电阻R15、电阻R16、电阻R17、电阻R18、电阻R19、电阻R20；电容C16、电容C17、电容C18、电容C19、电容C20、电容C21；

所述晶体管M9的发射极与接地电阻R4连接，所述晶体管M9的基极分别与晶体管M9的集电极连接和晶体管M7的发射极连接，所述晶体管M7的集电极分别与电阻R3的一端、晶体管M7的基极、接地电容C16以及晶体管M8的基极连接，所述电阻R3的另一端和晶体管M8的集电极均与电源VCC连接，所述晶体管M8的发射极与接地电阻R5连接，并作为所述自适应线性偏置网络的第一输出端；

所述晶体管M12的发射极与接地电阻R7连接，所述晶体管M12的基极分别与晶体管M12的集电极和晶体管M10的发射极连接，所述晶体管M10的集电极分别与电阻R6的一端、晶体管M10的基极、接地电容C17和晶体管M11的基极连接，所述电阻R6的另一端和晶体管M11的集电极均与电源VCC连接，所述晶体管M11的发射极与接地电阻R8连接，并作为所述自适应线性偏置网络的第三输出端；

所述晶体管M15的发射极与接地电阻R10连接，所述晶体管M15的基极分别与晶体管M15的集电极和晶体管M13的发射极连接，所述晶体管M13的集电极分别与电阻R9的一端、晶体管M13的基极、接地电容C18和晶体管M14的基极连接，所述电阻R9的另一端和晶体管M14的集电极均与电源VCC连接，所述晶体管M14的发射极与接地电阻R11连接，并作为所述自适应线性偏置网络的第五输出端；

所述晶体管M18的发射极与接地电阻R13连接，所述晶体管M18的基极分别与晶体管M18的集电极和晶体管M16的发射极连接，所述晶体管M16的集电极分别与电阻R12的一端、晶体管M16的基极、接地电容C19和晶体管M17的基极连接，所述电阻R12的另一端和晶体管M17的集电极均与电源VCC连接，所述晶体管M17的发射极与接地电阻R14连接，并作为所述自适应线性偏置网络的第二输出端；

所述晶体管M21的发射极与接地电阻R16连接，所述晶体管M21的基极分别与晶体管M21的集电极和晶体管M19的发射极连接，所述晶体管M19的集电极分别与电阻R15的一端、晶体管M19的基极、接地电容C20和晶体管M20的基极连接，所述电阻R15的另一端和晶体管M20的集电极均与电源VCC连接，所述晶体管M20的发射极与接地电阻R17连接，并作为所述自适应线性偏置网络的第四输出端；

所述晶体管M24的发射极与接地电阻R19连接，所述晶体管M24的基极分别与晶体管M24的集电极和晶体管M22的发射极连接，所述晶体管M22的集电极分别与电阻R18的一端、晶体管M22的基极、接地电容C21和晶体管M23的基极连接，所述电阻R18的另一端和晶体管M23的集电极均与电源VCC连接，所述晶体管M23的发射极与接地电阻R20连接，并作为所述自适应线性偏置网络的第六输出端；

所述输出匹配合路网络包括多路合成变压器T4；微带线TL16、微带线TL17、微带线TL18、微带线TL19、微带线TL20、微带线TL21、微带线TL22、微带线TL23、微带线TL24、微带线TL25、微带线TL26、微带线TL27、微带线TL30、微带线TL31、微带线TL32、微带线TL33；电容C12、电容C13、电容C14、电容C15；

所述多路合成变压器T4第一输入侧与第二输入侧连接电源VCC；

所述多路合成变压器T4第一输入侧的一端与微带TL27的一端连接，所述微带线TL27的另一端分别与微带线TL25的一端和悬空微带线TL26的一端连接，所述微带线TL25的另一端与电容C12的一端连接，并作为所述输出匹配合路网络的第一输入端，所述电容C12的另一端与接地微带线TL32连接；

所述多路合成变压器T4第一输入侧的另一端与微带TL24的一端连接，所述微带线TL24的另一端分别与微带线TL22的一端和悬空微带线TL23的一端连接，所述微带线TL22的另一端与电容C13的一端连接，并作为所述输出匹配合路网络的第二输入端，所述电容C13的另一端与接地微带线TL33连接；

所述多路合成变压器T4第二输入侧的一端与微带TL17的一端连接，所述微带线TL17的另一端分别与微带线TL16的一端和悬空微带线TL18的一端连接，所述微带线TL16的另一端与电容C14的一端连接，并作为所述输出匹配合路网络的第三输入端，所述电容C14的另一端与接地微带线TL30连接；

所述多路合成变压器T4第二输入侧的另一端与微带TL20的一端连接，所述微带线TL20的另一端分别与微带线TL19的一端和悬空微带线TL21的一端连接，所述微带线TL19的另一端与电容C15的一端连接，并作为所述输出匹配合路网络的第四输入端，所述电容C15的另一端与接地微带线TL31连接；

所述多路合成变压器T4输出侧的一端接地，所述多路合成变压器T4输出侧的另一端作为所述输出匹配合路网络的输出端。

2.根据权利要求1所述的多模高效率功率放大器，其特征在于，所述第一共源放大网络包括驱动级放大单元P1、驱动级放大单元P3、驱动级放大单元P5、第一级间匹配分路网络；第二共源放大网络包括驱动级放大单元P2、驱动级放大单元P4、驱动级放大单元P6、第二级间匹配分路网络；

所述驱动级放大单元P1的输入端作为所述第一共源放大网络的第一输入端，驱动级放大单元P1连接第一级间匹配分路网络的输入端，所述第一级间匹配分路网络的输出端连接驱动级放大单元P3和驱动级放大单元P5的输入端，驱动级放大单元P3和驱动级放大单元P5的输入端分别作为第一共源放大网络的第二输入端和第三输入端；驱动级放大单元P3和驱动级放大单元P5的输出端分别作为第一共源放大网络的第二输出端和第一输出端；

所述驱动级放大单元P2的输入端作为所述第二共源放大网络的第一输入端，驱动级放大单元P2连接第二级间匹配分路网络的输入端，第二级间匹配分路网络的输出端连接驱动级放大单元P4和驱动级放大单元P6的输入端，驱动级放大单元P4和驱动级放大单元P6的输入端分别作为第二共源放大网络的第二输入端和第三输入端；驱动级放大单元P4和驱动级放大单元P6的输出端分别作为第二共源放大网络的第一输出端和第二输出端。

3.根据权利要求1所述的多模高效率功率放大器，其特征在于，所述第一共源放大网络包括晶体管M1、晶体管M2、晶体管M3；电容C4、电容C6、电容C8、电容C9；微带线TL13、微带线TL14、微带线TL15、微带线TL28；变压器T2；

所述晶体管M1的基极作为所述第一共源放大网络的第一输入端，所述晶体管M1的发射极接地，所述晶体管M1的集电极分别与电源VCC和电容C4的一端连接，所述电容C4的另一端分别与电容C6的一端和微带线TL13的一端连接，所述电容C6的另一端与接地微带线TL28连接，所述微带线TL13的另一端分别与悬空微带线TL15和微带线TL14的一端连接，所述微带线TL14的另一端与变压器T2输入侧的一端连接，所述变压器T2输入侧的另一端接地；

所述变压器T2输出侧的一端与电容C9的一端连接，所述变压器T2输出侧的另一端与电容C8连接，所述电容C9的另一端与晶体管M3的基极连接，并作为所述第一共源放大网络的第二输入端，所述电容C8的另一端与晶体管M2的基极连接，并作为所述第一共源放大网络的第三输入端；

所述晶体管M2的发射极接地，所述晶体管M2的集电极作为所述第一共源放大网络的第一输出端，所述晶体管M3的发射极接地，所述晶体管M3的集电极作为所述第一共源放大网络的第二输出端。

4.根据权利要求1所述的多模高效率功率放大器，其特征在于，所述第二共源放大网络包括晶体管M4、晶体管M5、晶体管M6；电容C5、电容C10、电容C11；变压器T3；微带线TL10、微带线TL11、微带线TL12、微带线TL29；

所述晶体管M4的基极作为所述第二共源放大网络的第一输入端，所述晶体管M4的发射极接地，所述晶体管M4的集电极分别与电源VCC和电容C5的一端连接，所述电容C5的另一端分别与电容C7的一端和微带线TL10的一端连接，所述电容C7的另一端与接地微带线TL29连接，所述微带线TL10的另一端分别与悬空微带线TL12和微带线TL11的一端连接，所述微带线TL11的另一端与变压器T3输入侧的一端连接，所述变压器T3输入侧的另一端接地；

所述变压器T3输出侧的一端与电容C10的一端连接，所述变压器T3输出侧的另一端与电容C11连接，所述电容C10的另一端与晶体管M5的基极连接，并作为所述第二共源放大网络的第二输入端，所述电容C11的另一端与晶体管M6的基极连接，并作为所述第二共源放大网络的第三输入端；

所述晶体管M5的发射极接地，所述晶体管M5的集电极作为所述第二共源放大网络的第一输出端，所述晶体管M6的发射极接地，所述晶体管M6的集电极作为所述第二共源放大网络的第二输出端。