CN117559769A - 一种外接电源的芯片内部电压生成电路 - Google Patents

Abstract

本发明实施例公开了一种外接电源的芯片内部电压生成电路，通过设置电流发生电路、外部电源检测电路以及输出电路，电流发生电路为外部电源检测电路以及输出电路的工作提供了基础，外部电源检测电路的第五端能够接入外接电源，当电流发生电路导通工作，且外部电源检测电路检测到接入外接电源时，外接电源的芯片内部电压生成电路能够输出外接电源的电压值，该电压值可以是预设范围内的任意值，由此使得芯片内部电压生成电路得到不同的输出电压，从而适用于多场景的开关电源电路中。

Description

一种外接电源的芯片内部电压生成电路

技术领域

本发明涉及电池充电技术领域，具体涉及一种外接电源的芯片内部电压生成电路。

背景技术

现有技术中的开关电源电路通常包括功率电路和集成电路控制芯片，该集成电路控制芯片内部各个模块的供电电压或参考电压通常由芯片内部电压生成电路直接产生，如图1所示为现有技术中的芯片内部电压生成电路。由附图1可知，现有技术中的芯片内部电压生成电路由芯片内部电源VDD作为输入，通过运算放大器U1和第二十二开关管M22等配合工作，得到相应的输出电压VOUT1。

但是，由于芯片内部电源VDD通常为固定值，故此时，输出电压VOUT1也为固定值，而当该芯片用于不同应用场景的开关电源电路中时，芯片内部各个模块需要不同的供电电压或参考电压，因此，现有技术中的芯片内部电压生成电路无法适用于多场景的开关电源电路中。

发明内容

有鉴于此，本发明实施例提供一种外接电源的芯片内部电压生成电路，以解决现有技术中芯片内部电压生成电路无法适用于多场景的开关电源电路中的技术问题。

本发明实施例提供的技术方案如下：

本发明实施例第一方面提供一种外接电源的芯片内部电压生成电路，包括：电流发生电路、外部电源检测电路以及输出电路；

电流发生电路的第一端连接芯片内部电源，电流发生电路的第二端接地，电流发生电路的第三端连接外部电源检测电路的第一端，电流发生电路的第四端连接输出电路的第一端，电流发生电路用于在芯片上电后，根据芯片内部电源提供的电压导通工作；

外部电源检测电路的第二端连接芯片内部电源，外部电源检测电路的第三端连接基准电压，外部电源检测电路的第四端连接输出电路的第二端，外部电源检测电路的第五端连接输出电路的第三端以及外接电源，外部电源检测电路的第六端接地，外部电源检测电路用于在芯片上电后检测到接入外接电源，且接入的外接电源大于基准电压的预设倍数时，根据外接电源的电压、基准电压和导通工作的电流发生电路生成低电平信号；

输出电路的第四端连接芯片内部电源，输出电路的第五端接地，输出电路的第六端连接输出端，输出电路用于在接入的外接电源大于基准电压的预设倍数时，根据低电平信号以及导通工作的电流发生电路输出外接电源的电压值，外接电源的电压值为预设范围内的任意值。

在一种可选的实施方式中，外部电源检测电路还用于在芯片上电后，且外接电源未接入或者接入的外接电源小于基准电压的预设倍数时，根据基准电压和导通工作的电流发生电路生成高电平信号；输出电路还用于在外接电源未接入或者接入的外接电源小于基准电压的预设倍数时，根据高电平信号以及导通工作的电流发生电路输出非工作电压。

在一种可选的实施方式中，电流发生电路包括电流源、第一开关管、第二开关管和第十九开关管；电流源的一端连接芯片内部电源，电流源的另一端连接第一开关管的第一端、第一开关管的第二端、第二开关管的第一端以及第十九开关管的第一端，第一开关管的第三端连接第二开关管的第二端、第十九开关管的第二端并接地，第二开关管的第三端连接外部电源检测电路的第一端，第十九开关管的第三端连接输出电路的第一端。

在一种可选的实施方式中，外部电源检测电路包括第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第九开关管、第十开关管、第十一开关管、第一电阻、第二电阻以及第一反相器；

第五开关管的第一端连接第九开关管的第一端以及电流发生电路的第三端，第五开关管的第二端连接基准电压，第五开关管的第三端连接第四开关管的第一端、第四开关管的第二端以及第三开关管的第一端，第三开关管的第二端连接第四开关管的第三端、第六开关管的第一端、第七开关管的第一端以及芯片内部电源，第三开关管的第三端连接第十开关管的第一端、第十开关管的第二端以及第十一开关管的第一端，第十开关管的第三端连接第十一开关管的第二端、第二电阻的一端并接地，第九开关管的第二端连接第二电阻的另一端以及第一电阻的一端，第九开关管的第三端连接第六开关管的第二端、第六开关管的第三端以及第七开关管的第二端，第七开关管的第三端连接第十一开关管的第三端以及第一反相器的一端，第一反相器的另一端连接输出电路的第二端，第一电阻的另一端连接输出电路的第三端以及外接电源。

在一种可选的实施方式中，输出电路包括第二反相器、第三反相器、第四反相器、齐纳二极管、第一电容、第十四开关管、第十五开关管、第十六开关管、第十七开关管、第十八开关管、第二十开关管和第二十一开关管；

第二反相器的一端连接外部电源检测电路的第四端，第二反相器的另一端连接第三反相器的一端以及第十七开关管的第一端，第三反相器的另一端连接第十六开关管的第一端，第十六开关管的第二端连接第十七开关管的第二端并接地，第十六开关管的第三端连接第四反相器的一端、第十四开关管的第一端以及第十五开关管的第一端，第十七开关管的第三端连接第十四开关管的第二端以及第十五开关管的第二端，第十四开关管的第三端连接第十五开关管的第三端、第十八开关管的第一端、齐纳二极管的阴极、第一电容的一端、第二十一开关管的第一端以及输出端，第四反相器的另一端连接第十八开关管的第二端，第十八开关管的第三端连接外部电源检测电路的第五端以及外接电源，第二十开关管的第一端连接第二十一开关管的第二端以及芯片内部电源，第二十开关管的第二端连接第二十开关管的第三端、第二十一开关管的第三端以及电流发生电路的第四端。

在一种可选的实施方式中，芯片内部电压生成电路还包括：第一迟滞电路和第二迟滞电路；

第一迟滞电路的第一端连接芯片内部电源，第一迟滞电路的第二端连接第七开关管的第二端，第一迟滞电路的第三端连接第七开关管的第三端，第一迟滞电路的第四端连接第二迟滞电路的第一端以及第一反相器的另一端；

第二迟滞电路的第二端接地，第二迟滞电路的第三端连接第二电阻的一端；

第一迟滞电路和第二迟滞电路用于在芯片上电后且接入的外接电源大于基准电压的预设倍数时，若外接电源在基准电压的预设倍数附近波动，输出端输出的电压不会反复切换状态。

在一种可选的实施方式中，第一迟滞电路包括第八开关管和第十二开关管，第二迟滞电路包括第三电阻和第十三开关管；

第八开关管的第一端连接芯片内部电源，第八开关管的第二端连接第七开关管的第二端，第八开关管的第三端连接第十二开关管的第一端，第十二开关管的第二端连接第七开关管的第三端，第十二开关管的第三端连接第一反相器的另一端以及第十三开关管的第一端；

第三电阻的一端连接第二电阻的一端以及第十三开关管的第二端，第三电阻的另一端连接第十三开关管的第三端并接地。

在一种可选的实施方式中，预设范围内的任意值为基准电压的预设倍数和第一电压之间的任意值，第一电压为芯片内部电源的工作电压和第二十一开关管的体二极管的正向导通电压之和与齐纳二极管的反向击穿电压二者中的较小值；预设倍数由第一电阻和第二电阻阻值之和与第二电阻阻值的比值确定。

在一种可选的实施方式中，非工作电压为芯片内部电源的工作电压和齐纳二极管的反向击穿电压二者中的较小值；当接入的外接电源小于基准电压的预设倍数时，基准电压的预设倍数小于第二电压，第二电压为芯片内部电源的工作电压和第十八开关管的体二极管的正向导通电压之和与齐纳二极管的反向击穿电压和第十八开关管的体二极管的正向导通电压之和二者中的较小值。

本发明实施例第二方面提供一种集成电路控制芯片，包括：本发明实施例第一方面及第一方面任一项的外接电源的芯片内部电压生成电路。

本发明实施例第三方面提供一种开关电源电路，包括：本发明实施例第二方面的集成电路控制芯片。

在一种可选的实施方式中，开关电源电路用于为电池充电。

本发明技术方案，具有如下优点：

本发明实施例提供的外接电源的芯片内部电压生成电路，通过设置电流发生电路、外部电源检测电路以及输出电路，电流发生电路为外部电源检测电路以及输出电路的工作提供了基础，外部电源检测电路的第五端能够接入外接电源，当电流发生电路导通工作，且外部电源检测电路检测到接入外接电源时，外接电源的芯片内部电压生成电路能够输出外接电源的电压值，该电压值可以是预设范围内的任意值，由此使得芯片内部电压生成电路得到不同的输出电压，从而适用于多场景的开关电源电路中。

本发明实施例提供的外接电源的芯片内部电压生成电路，通过设置第一迟滞电路和第二迟滞电路，可以确保外接电源在基准电压的预设倍数附近波动时，不会导致输出电压反复切换状态，从而提高了该外接电源的芯片内部电压生成电路的安全可靠性。

本发明实施例提供的外接电源的芯片内部电压生成电路，输出电压的电流能力全部由外接电源提供，可以大大降低芯片工作时的内部功耗，从而降低了开关电源电路的功耗。

本实施例提供的开关电源电路，包括具有外接电源的芯片内部电压生成电路的集成电路控制芯片，实现了预设范围内任意电压值的输出，由此该开关电源电路能够用于不同的场景中，增大了该开关电源电路的应用范围。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中的芯片内部电压生成电路的结构示意图；

图2为本发明实施例中外接电源的芯片内部电压生成电路的结构框图；

图3为本发明实施例中外接电源的芯片内部电压生成电路的结构示意图；

图4为本发明实施例中又一外接电源的芯片内部电压生成电路的结构示意图；

图5为本发明实施例中集成电路控制芯片的结构框图；

图6为本发明实施例中开关电源电路的结构框图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本发明实施例提供一种外接电源VIN的芯片内部电压生成电路，如图2所示，该电压生成电路包括：电流发生电路100、外部电源检测电路200以及输出电路300。

电流发生电路100的第一端连接芯片内部电源VDD，电流发生电路100的第二端接地，电流发生电路100的第三端连接外部电源检测电路200的第一端，电流发生电路100的第四端连接输出电路300的第一端，电流发生电路100用于在芯片上电后，根据芯片内部电源VDD提供的电压导通工作。

外部电源检测电路200的第二端连接芯片内部电源VDD，外部电源检测电路200的第三端连接基准电压VREF，外部电源检测电路200的第四端连接输出电路300的第二端，外部电源检测电路200的第五端连接输出电路300的第三端以及外接电源VIN，外部电源检测电路200的第六端接地，外部电源检测电路200用于在芯片上电后检测到接入外接电源VIN，且接入的外接电源VIN大于基准电压VREF的预设倍数时，根据外接电源VIN的电压、基准电压VREF和导通工作的电流发生电路100生成低电平信号。

输出电路300的第四端连接芯片内部电源VDD，输出电路300的第五端接地，输出电路300的第六端连接输出端，输出电路300用于在接入的外接电源VIN大于基准电压VREF的预设倍数时，根据低电平信号以及导通工作的电流发生电路100输出外接电源VIN的电压值，外接电源VIN的电压值为预设范围内的任意值。

本发明实施例提供的外接电源的芯片内部电压生成电路，设置电流发生电路、外部电源检测电路以及输出电路，电流发生电路为外部电源检测电路以及输出电路的工作提供了基础，外部电源检测电路的第五端能够接入外接电源，当电流发生电路导通工作，且外部电源检测电路检测到接入外接电源时，外接电源的芯片内部电压生成电路能够输出外接电源的电压值，该电压值可以是预设范围内的任意值，由此使得芯片内部电压生成电路得到不同的输出电压，从而适用于多场景的开关电源电路中。

在一种可选的实施方式中，电流发生电路100包括电流源B1、第一开关管M1、第二开关管M2和第十九开关管M19；电流源B1的一端连接芯片内部电源VDD，电流源B1的另一端连接第一开关管M1的第一端、第一开关管M1的第二端、第二开关管M2的第一端以及第十九开关管M19的第一端，第一开关管M1的第三端连接第二开关管M2的第二端、第十九开关管M19的第二端并接地，第二开关管M2的第三端连接外部电源检测电路200的第一端，第十九开关管M19的第三端连接输出电路300的第一端。

具体地，芯片上电后，芯片内部电源VDD即接入电压生成电路，电流源B1产生第一电流I1，此时，第一电流I1拉高第一开关管M1、第二开关管M2和第十九开关管M19的控制端电压，第一开关管M1、第二开关管M2和第十九开关管M19导通。

如图3所示，在一种可选的实施方式中，外部电源检测电路包括第三开关管M3、第四开关管M4、第五开关管M5、第六开关管M6、第七开关管M7、第九开关管M9、第十开关管M10、第十一开关管M11、第一电阻R1、第二电阻R2以及第一反相器A1。

第五开关管M5的第一端连接第九开关管M9的第一端以及电流发生电路的第三端，第五开关管M5的第二端连接基准电压，第五开关管M5的第三端连接第四开关管M4的第一端、第四开关管M4的第二端以及第三开关管M3的第一端，第三开关管M3的第二端连接第四开关管M4的第三端、第六开关管M6的第一端、第七开关管M7的第一端以及芯片内部电源，第三开关管M3的第三端连接第十开关管M10的第一端、第十开关管M10的第二端以及第十一开关管M11的第一端，第十开关管M10的第三端连接第十一开关管M11的第二端、第二电阻R2的一端并接地，第九开关管M9的第二端连接第二电阻R2的另一端以及第一电阻R1的一端，第九开关管M9的第三端连接第六开关管M6的第二端、第六开关管M6的第三端以及第七开关管M7的第二端，第七开关管M7的第三端连接第十一开关管M11的第三端以及第一反相器A1的一端，第一反相器A1的另一端连接输出电路的第二端，第一电阻R1的另一端连接输出电路的第三端以及外接电源。基准电压VREF由芯片内部电源VDD产生。

输出电路包括第二反相器A2、第三反相器A3、第四反相器A4、齐纳二极管Z1、第一电容C1、第十四开关管M14、第十五开关管M15、第十六开关管M16、第十七开关管M17、第十八开关管M18、第二十开关管M20和第二十一开关管M21。

第二反相器A2的一端连接外部电源检测电路的第四端，第二反相器A2的另一端连接第三反相器A3的一端以及第十七开关管M17的第一端，第三反相器A3的另一端连接第十六开关管M16的第一端，第十六开关管M16的第二端连接第十七开关管M17的第二端并接地，第十六开关管M16的第三端连接第四反相器A4的一端、第十四开关管M14的第一端以及第十五开关管M15的第一端，第十七开关管M17的第三端连接第十四开关管M14的第二端以及第十五开关管M15的第二端，第十四开关管M14的第三端连接第十五开关管M15的第三端、第十八开关管M18的第一端、齐纳二极管Z1的阴极、第一电容C1的一端、第二十一开关管M21的第一端以及输出端，第四反相器A4的另一端连接第十八开关管M18的第二端，第十八开关管M18的第三端连接外部电源检测电路的第五端以及外接电源，第二十开关管M20的第一端连接第二十一开关管M21的第二端以及芯片内部电源，第二十开关管M20的第二端连接第二十开关管M20的第三端、第二十一开关管M21的第三端以及电流发生电路的第四端。

其中，外部电源检测电路200用于在芯片上电后，且外接电源VIN未接入时，根据基准电压VREF和导通工作的电流发生电路100生成高电平信号；输出电路300还用于在外接电源VIN未接入时，根据高电平信号以及导通工作的电流发生电路100输出非工作电压。

具体地，基于上述外部电源检测电路以及输出电路结构，在芯片上电后，基准电压VREF即输入第五开关管M5的控制端，第五开关管M5导通，此时，第三开关管M3和第四开关管M4的控制端电压通过第五开关管M5和第二开关管M2被拉低，第三开关管M3和第四开关管M4导通，因此，第四开关管M4、第五开关管M5和第二开关管M2构成的支路中流过电流；并且，第十开关管M10和第十一开关管M11的控制端电压通过第三开关管M3被拉高，第十开关管M10和第十一开关管M11导通，故此时，第三开关管M3和第十开关管M10构成的支路中也流过电流，同时，由于第十开关管M10和第十一开关管M11构成电流镜结构，故第十一开关管M11中产生A点下拉电流，拉低A点电压。

因此，在芯片上电，且外接电源VIN未接入电压生成电路中时，A点电压为低电平，第一反相器A1输出端B点电压为高电平，第二反相器A2输出端C点电压为低电平，故此时，第三反相器A3输出高电平至第十六开关管M16的控制端，低电平的C点电压输入第十七开关管M17的控制端，第十六开关管M16导通，第十七开关管M17关断，因此，第十五开关管M15的控制端电压被第十六开关管M16拉低，第十五开关管M15导通，此时，第十四开关管M14的控制端被第十五开关管M15拉到输出电压VOUT，又由于第十四开关管M14电流输入端的电压也为输出电压VOUT，故此时，第十四开关管M14关断，并且，由于D点电压第十六开关管M16拉低，因此，第四反相器A4输出高电平，第十八开关管M18处于关断状态；同时，由于第十九开关管M19拉低第二十开关管M20和第二十一开关管M21的控制端电压，故此时，第二十开关管M20和第二十一开关管M21导通，因此，在由芯片内部电源VDD-第二十一开关管M21-第十五开关管M15的电流输入端-第十五开关管M15的控制端-第十六开关管M16-GND构成的支路中产生电流，输出电压VOUT被钳位在非工作电压VDDH或者VZ，其中VDDH为芯片内部电源VDD的工作电压，VZ为齐纳二极管Z1的反向击穿电压，具体地，当VDDH大于VZ时，输出电压VOUT被钳位在非工作电压VZ，当VDDH小于VZ时，输出电压VOUT被钳位在非工作电压VDDH；即非工作电压为芯片内部电源的工作电压和齐纳二极管的反向击穿电压二者中的较小值。

其中，外部电源检测电路200还用于在芯片上电后，且接入的外接电源VIN小于基准电压VREF的预设倍数时，根据基准电压VREF和导通工作的电流发生电路100生成高电平信号；输出电路300还用于在接入的外接电源VIN小于基准电压VREF的预设倍数时，根据高电平信号以及导通工作的电流发生电路100输出非工作电压。

具体地，当外接电源VIN接入电压生成电路后，E点通过第一电阻R1和第二电阻R2得到分压电压，故此时，E点电压拉高第九开关管M9的控制端电压，第九开关管M9导通，之后，第六开关管M6和第七开关管M7的控制端电压通过第九开关管M9和第二开关管M2被拉低，第六开关管M6和第七开关管M7导通，因此，第六开关管M6、第九开关管M9和第二开关管M2构成的支路中流过电流，同时，由于第六开关管M6和第七开关管M7构成电流镜结构，故第七开关管M7中产生A点充电电流，提高A点电压。

此时，记流过第五开关管M5的电流为第二电流，流过第九开关管M9的电流为第三电流，同时，结合附图3结构可知，流过第五开关管M5的第二电流=流过第三开关管M3的电流=流过第十开关管M10的电流=流过第十一开关管M11的电流=A点下拉电流，流过第九开关管M9的第三电流=流过第六开关管M6的电流=流过第七开关管M7的电流=A点充电电流。

根据第一电阻R1和第二电阻R2的分压，E点电压，由此，当E点电压小于基准电压VREF时，即当/>时，由于第五开关管M5和第九开关管M9的电流输出端相连，故此时，第五开关管M5控制端与电流输出端之间的电压差大于第九开关管M9控制端与电流输出端之间的电压差，因此，流过第五开关管M5的第二电流大于流过第九开关管M9的第三电流，即此时，A点下拉电流大于A点充电电流，A点仍为低电平，电路状态保持接入外接电源VIN之前的状态；此时，为了防止第十八开关管M18的体二极管导通，影响电路可靠性，需要将/>设计为小于VOUT+VD18，其中，VD18为第十八开关管M18的体二极管的正向导通电压，VOUT为VDDH与VZ二者中的较小值，由此需要将设计为小于min/>；即当接入的外接电源小于基准电压的预设倍数（/>）时，基准电压/>的预设倍数小于第二电压，第二电压为芯片内部电源VDD的工作电压和第十八开关管M18的体二极管的正向导通电压之和与齐纳二极管Z1的反向击穿电压和第十八开关管M18的体二极管的正向导通电压之和二者中的较小值。

其中，外部电源检测电路200还用于在芯片上电后检测到接入外部电源VIN，且接入的外接电源VIN大于基准电压VREF的预设倍数时，根据外接电源的电压、基准电压和导通工作的电流发生电路生成低电平信号；输出电路300用于在接入的外接电源VIN大于基准电压VREF的预设倍数时，根据低电平信号以及导通工作的电流发生电路100输出外接电源VIN的电压值，外接电源VIN的电压值为预设范围内的任意值。

具体地，当E点电压大于基准电压VREF，即当（接入的外接电源大于基准电压的预设倍数）时，由于第五开关管M5和第九开关管M9的电流输出端相连，故此时，第五开关管M5控制端与电流输出端之间的电压差小于第九开关管M9控制端与电流输出端之间的电压差，因此，流过第五开关管M5的第二电流小于流过第九开关管M9的第三电流，即此时，A点下拉电流小于A点充电电流，A点转换为高电平，第一反相器A1输出端B点电压转换为低电平，第二反相器A2输出端C点电压转换为高电平，故此时，第三反相器A3输出低电平至第十六开关管M16的控制端，高电平的C点电压输入第十七开关管M17的控制端，第十六开关管M16关断，第十七开关管M17导通，因此，第十四开关管M14的控制端电压被第十七开关管M17拉低，第十四开关管M14导通，此时，第十五开关管M15的控制端被第十四开关管M14拉到输出电压VOUT，又由于第十五开关管M15电流输入端的电压也为输出电压VOUT，因此，第十五开关管M15关断，故此时，D点电压被第十四开关管M14拉高，因此，第四反相器A4输出低电平，第十八开关管M18导通，外接电源VIN通过第十八开关管M18接入输出端，此时，虽然在由芯片内部电源VDD-第二十一开关管M21-第十四开关管M14的电流输入端-第十四开关管M14的控制端-第十七开关管M17-GND构成的支路中产生电流，但是该电流为弱电流，远小于外接电源VIN产生的电流，故此时，输出电压VOUT钳位在外接电源VIN，并且，此时为了防止第二十一开关管M21的体二极管导通，影响电路可靠性，外接电源VIN需小于VDDH+VD，其中VD为第二十一开关管M21的体二极管的正向导通电压，同时，为了防止齐纳二极管Z1反向击穿影响电路可靠性，外接电源VIN需小于VZ，故此时可得，/>还需小于min/>。即当接入的外接电源VIN大于基准电压的预设倍数（）时，输出端输出的电压为外接电源VIN的电压值，且该电压值可以是基准电压的预设倍数和第一电压之间的任意值，第一电压为芯片内部电源VDD的工作电压和第二十一开关管M21的体二极管的正向导通电压之和与齐纳二极管Z1的反向击穿电压二者中的较小值。

综上，当外部电源检测电路未检测到外接电源VIN，或者外接电源时，外接电源的芯片内部电压生成电路生成的输出电压VOUT等于芯片内部电源VDD的工作电压或者齐纳二极管Z1的反向击穿电压，该输出电压VOUT电流能力较差，为非工作电压；当外部电源检测电路检测到接入外接电源VIN，且为了防止电压生成电路误触发，当外接电源/>时，外接电源的芯片内部电压生成电路生成输出电压VOUT，该输出电压VOUT等于外接电源VIN，此时，输出电压VOUT可以输出到min/>之间的任意值，使得芯片内部电压生成电路得到不同的输出电压，从而适用于多场景的开关电源电路中；同时，由于输出电压VOUT的电流能力全部由外接电源VIN提供，从而可以大大降低芯片工作时的内部功耗。

在一种可选的实施方式中，为了进一步提高电压生成电路的安全可靠性，芯片内部电压生成电路还包括：第一迟滞电路400和第二迟滞电路500；第一迟滞电路400的第一端连接芯片内部电源，第一迟滞电路400的第二端连接第七开关管的第二端，第一迟滞电路400的第三端连接第七开关管的第三端，第一迟滞电路400的第四端连接第二迟滞电路500的第一端以及第一反相器的另一端；第二迟滞电路500的第二端接地，第二迟滞电路500的第三端连接第二电阻的一端；第一迟滞电路400和第二迟滞电路500用于在芯片上电后且接入的外接电源VIN大于基准电压的预设倍数时，若外接电源VIN在基准电压的预设倍数附近波动，输出端VOUT输出的电压不会反复切换状态。

第一迟滞电路400包括第八开关管M8和第十二开关管M12，第二迟滞电路500包括第三电阻R3和第十三开关管M13；第八开关管M8的第一端连接芯片内部电源，第八开关管M8的第二端连接第七开关管的第二端，第八开关管M8的第三端连接第十二开关管M12的第一端，第十二开关管M12的第二端连接第七开关管的第三端，第十二开关管M12的第三端连接第一反相器的另一端以及第十三开关管M13的第一端；第三电阻R3的一端连接第二电阻的一端以及第十三开关管M13的第二端，第三电阻R3的另一端连接第十三开关管M13的第三端并接地。

具体地，第一迟滞电路400和第二迟滞电路500的工作原理如下：芯片上电后，芯片内部电源VDD即接入电压生成电路，此时，由上述分析可知，第八开关管M8的控制端电压被第九开关管M9和第二开关管M2拉低，第八开关管M8导通，同时，当在芯片上电，且外接电源VIN未接入电压生成电路中时，A点电压为低电平，第一反相器A1输出端B点电压为高电平，此时，第十二开关管M12关断，第十三开关管M13导通。

当外接电源VIN接入电压生成电路，且E点电压大于基准电压VREF，即外接电源/>时，从第七开关管M7流入A点的充电电流大于从A点流入第十一开关管M11的下拉电流，A点转换为高电平，第一反相器A1输出端B点电压转换为低电平，第十二开关管M12导通，第十三开关管M13关断，此时，第八开关管M8和第十二开关管M12构成的支路也产生流入A点的充电电流，进一步确保A点充电电流大于A点下拉电流，从而确保A点处于高电平状态；同时，第三电阻R3接入电路中，使得只有当外接电源时，电压生成电路才停止输出，从而确保当外接电源VIN在附近波动时，不会导致输出电压VOUT反复切换状态，从而提高了电压生成电路的安全可靠性。

需要说明的是，电流发生电路、外部电源检测电路、输出电路、第一迟滞电路以及第二迟滞电路中的开关管即图3和图4中所示的开关管可以采用MOS管也可以采用相应的三极管，本实施例对开关管的具体类型不做限定。

如图5所示，本发明实施例还提供一种集成电路控制芯片，包括：上述实施例的外接电源的芯片内部电压生成电路。需要说明的是，该集成电路控制芯片中除了包括外接电源的芯片内部电压生成电路之外，还可以参照相关技术设置其他能够实现其控制功能的电路结构，本实施例对集成电路控制芯片的具体结构不做限定。

如图6所示，本发明实施例还提供一种开关电源电路，包括：上述实施例的集成电路控制芯片。其中，开关电源电路用于为电池充电。具体地，该开关电源电路中除了集成电路控制芯片还可以包括功率电路，从而实现其为电池充电的功能。

本实施例提供的开关电源电路，包括具有外接电源的芯片内部电压生成电路的集成电路控制芯片，实现了预设范围内任意电压值的输出，由此该开关电源电路能够用于不同的场景中，增大了该开关电源电路的应用范围。

虽然关于示例实施例及其优点已经详细说明，但是本领域技术人员可以在不脱离本发明的精神和所附权利要求限定的保护范围的情况下对这些实施例进行各种变化、替换和修改，这样的修改和变型均落入由所附权利要求所限定的范围之内。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。

此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (12)

1.一种外接电源的芯片内部电压生成电路，其特征在于，包括：电流发生电路、外部电源检测电路以及输出电路；

所述电流发生电路的第一端连接芯片内部电源，所述电流发生电路的第二端接地，所述电流发生电路的第三端连接所述外部电源检测电路的第一端，所述电流发生电路的第四端连接所述输出电路的第一端，所述电流发生电路用于在芯片上电后，根据所述芯片内部电源提供的电压导通工作；

所述外部电源检测电路的第二端连接芯片内部电源，所述外部电源检测电路的第三端连接基准电压，所述外部电源检测电路的第四端连接所述输出电路的第二端，所述外部电源检测电路的第五端连接所述输出电路的第三端以及外接电源，所述外部电源检测电路的第六端接地，所述外部电源检测电路用于在芯片上电后检测到接入外接电源，且接入的外接电源大于基准电压的预设倍数时，根据外接电源的电压、基准电压和导通工作的电流发生电路生成低电平信号；

所述输出电路的第四端连接芯片内部电源，所述输出电路的第五端接地，所述输出电路的第六端连接输出端，所述输出电路用于在接入的外接电源大于基准电压的预设倍数时，根据所述低电平信号以及导通工作的电流发生电路输出外接电源的电压值，所述外接电源的电压值为预设范围内的任意值。

2.根据权利要求1所述的外接电源的芯片内部电压生成电路，其特征在于，所述外部电源检测电路还用于在芯片上电后，且外接电源未接入或者接入的外接电源小于基准电压的预设倍数时，根据基准电压和导通工作的电流发生电路生成高电平信号；所述输出电路还用于在外接电源未接入或者接入的外接电源小于基准电压的预设倍数时，根据所述高电平信号以及导通工作的电流发生电路输出非工作电压。

3.根据权利要求1所述的外接电源的芯片内部电压生成电路，其特征在于，所述电流发生电路包括电流源、第一开关管、第二开关管和第十九开关管；

所述电流源的一端连接芯片内部电源，所述电流源的另一端连接所述第一开关管的第一端、所述第一开关管的第二端、所述第二开关管的第一端以及所述第十九开关管的第一端，所述第一开关管的第三端连接所述第二开关管的第二端、所述第十九开关管的第二端并接地，所述第二开关管的第三端连接所述外部电源检测电路的第一端，所述第十九开关管的第三端连接所述输出电路的第一端。

4.根据权利要求2所述的外接电源的芯片内部电压生成电路，其特征在于，所述外部电源检测电路包括第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第九开关管、第十开关管、第十一开关管、第一电阻、第二电阻以及第一反相器；

所述第五开关管的第一端连接所述第九开关管的第一端以及所述电流发生电路的第三端，所述第五开关管的第二端连接基准电压，所述第五开关管的第三端连接所述第四开关管的第一端、所述第四开关管的第二端以及所述第三开关管的第一端，所述第三开关管的第二端连接所述第四开关管的第三端、所述第六开关管的第一端、所述第七开关管的第一端以及芯片内部电源，所述第三开关管的第三端连接所述第十开关管的第一端、所述第十开关管的第二端以及第十一开关管的第一端，所述第十开关管的第三端连接所述第十一开关管的第二端、所述第二电阻的一端并接地，所述第九开关管的第二端连接所述第二电阻的另一端以及所述第一电阻的一端，所述第九开关管的第三端连接所述第六开关管的第二端、所述第六开关管的第三端以及第七开关管的第二端，所述第七开关管的第三端连接所述第十一开关管的第三端以及所述第一反相器的一端，所述第一反相器的另一端连接所述输出电路的第二端，所述第一电阻的另一端连接所述输出电路的第三端以及外接电源。

5.根据权利要求4所述的外接电源的芯片内部电压生成电路，其特征在于，所述输出电路包括第二反相器、第三反相器、第四反相器、齐纳二极管、第一电容、第十四开关管、第十五开关管、第十六开关管、第十七开关管、第十八开关管、第二十开关管和第二十一开关管；

所述第二反相器的一端连接所述外部电源检测电路的第四端，所述第二反相器的另一端连接所述第三反相器的一端以及第十七开关管的第一端，所述第三反相器的另一端连接所述第十六开关管的第一端，所述第十六开关管的第二端连接所述第十七开关管的第二端并接地，所述第十六开关管的第三端连接所述第四反相器的一端、所述第十四开关管的第一端以及所述第十五开关管的第一端，所述第十七开关管的第三端连接所述第十四开关管的第二端以及所述第十五开关管的第二端，所述第十四开关管的第三端连接所述第十五开关管的第三端、所述第十八开关管的第一端、所述齐纳二极管的阴极、所述第一电容的一端、所述第二十一开关管的第一端以及输出端，所述第四反相器的另一端连接所述第十八开关管的第二端，所述第十八开关管的第三端连接所述外部电源检测电路的第五端以及外接电源，所述第二十开关管的第一端连接所述第二十一开关管的第二端以及芯片内部电源，所述第二十开关管的第二端连接所述第二十开关管的第三端、所述第二十一开关管的第三端以及所述电流发生电路的第四端。

6.根据权利要求4所述的外接电源的芯片内部电压生成电路，其特征在于， 所述芯片内部电压生成电路还包括：第一迟滞电路和第二迟滞电路；

所述第一迟滞电路的第一端连接芯片内部电源，所述第一迟滞电路的第二端连接所述第七开关管的第二端，所述第一迟滞电路的第三端连接所述第七开关管的第三端，所述第一迟滞电路的第四端连接所述第二迟滞电路的第一端以及所述第一反相器的另一端；

所述第二迟滞电路的第二端接地，所述第二迟滞电路的第三端连接所述第二电阻的一端；

所述第一迟滞电路和所述第二迟滞电路用于在芯片上电后且接入的外接电源大于基准电压的预设倍数时，若外接电源在基准电压的预设倍数附近波动，输出端输出的电压不会反复切换状态。

7.根据权利要求6所述的外接电源的芯片内部电压生成电路，其特征在于，所述第一迟滞电路包括第八开关管和第十二开关管，所述第二迟滞电路包括第三电阻和第十三开关管；

所述第八开关管的第一端连接芯片内部电源，所述第八开关管的第二端连接所述第七开关管的第二端，所述第八开关管的第三端连接所述第十二开关管的第一端，所述第十二开关管的第二端连接所述第七开关管的第三端，所述第十二开关管的第三端连接所述第一反相器的另一端以及所述第十三开关管的第一端；

所述第三电阻的一端连接所述第二电阻的一端以及所述第十三开关管的第二端，所述第三电阻的另一端连接所述第十三开关管的第三端并接地。

8.根据权利要求5所述的外接电源的芯片内部电压生成电路，其特征在于，所述预设范围内的任意值为基准电压的预设倍数和第一电压之间的任意值，所述第一电压为芯片内部电源的工作电压和第二十一开关管的体二极管的正向导通电压之和与齐纳二极管的反向击穿电压二者中的较小值；所述预设倍数由第一电阻和第二电阻阻值之和与第二电阻阻值的比值确定。

9.根据权利要求5所述的外接电源的芯片内部电压生成电路，其特征在于：

所述非工作电压为芯片内部电源的工作电压和齐纳二极管的反向击穿电压二者中的较小值；

当接入的外接电源小于基准电压的预设倍数时，所述基准电压的预设倍数小于第二电压，所述第二电压为芯片内部电源的工作电压和第十八开关管的体二极管的正向导通电压之和与齐纳二极管的反向击穿电压和第十八开关管的体二极管的正向导通电压之和二者中的较小值。

10.一种集成电路控制芯片，其特征在于，包括：权利要求1-9任一项所述的外接电源的芯片内部电压生成电路。

11.一种开关电源电路，其特征在于，包括：权利要求10所述的集成电路控制芯片。

12.根据权利要求11所述的开关电源电路，其特征在于，所述开关电源电路用于为电池充电。