CN1175574C - 用以产生与基准时钟脉冲信号频率同步的时钟脉冲信号的电路装置 - Google Patents
用以产生与基准时钟脉冲信号频率同步的时钟脉冲信号的电路装置 Download PDFInfo
- Publication number
- CN1175574C CN1175574C CNB00813362XA CN00813362A CN1175574C CN 1175574 C CN1175574 C CN 1175574C CN B00813362X A CNB00813362X A CN B00813362XA CN 00813362 A CN00813362 A CN 00813362A CN 1175574 C CN1175574 C CN 1175574C
- Authority
- CN
- China
- Prior art keywords
- clock pulse
- pulse signal
- phase
- frequency
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001360 synchronised effect Effects 0.000 title description 16
- 238000003780 insertion Methods 0.000 claims abstract description 9
- 230000037431 insertion Effects 0.000 claims abstract description 9
- 238000000605 extraction Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000012937 correction Methods 0.000 abstract description 6
- 238000004891 communication Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 238000007634 remodeling Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
- H03L7/143—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
为了用第一基准时钟脉冲信号(RT1)同步可控振荡器(VCX0)，设置了含第一相位比较装置(PV1)的第一锁相环路。此外，所述振荡器(VCX0)的频率同步时钟脉冲信号(T0)经由本发明独创的用来***与抽出时钟脉冲相位的相位控制部件(PS)供给第二相位比较装置(PV2)，以跟第二基准时钟脉冲信号(RT2)作相位比较。基于第二相位比较装置(PV2)的输出信号形成一个相位校正数据(ZS)，并基于该数据在相位控制部件(PS)中控制时钟脉冲相位的***与抽出。当第一基准时钟脉冲信号(RT1)中断时，所述振荡器(VCX0)利用第二基准时钟脉冲信号(RT2)并基于先前形成的相位校正数据(ZS)得以稳定。
Description
技术领域
本发明涉及一种用以产生跟基准时钟脉冲信号频率同步的时钟脉冲信号的电路装置。
背景技术
在数字通信***中，各通信***部件需要精确的***时钟脉冲来使通信数据的交换同步。为此，通常将高度精确的基准时钟脉冲信号(例如)通过公共网络提供给各通信***部件。一般情况下，被提供的基准时钟脉冲信号并不直接对某一通信***部件的时钟脉冲进行控制，而是被送至锁相环路，在该环路中形成***时钟脉冲信号向各组件传送。
由于并非每次都能保证外部基准时钟脉冲信号的无干扰传输，所以在一个通信***部件中经常设有一个自身的高稳定基准时钟脉冲源，当外部基准时钟脉冲中断时该时钟脉冲源被用来经由第二锁相环路稳定时钟脉冲发生器。
例如，欧洲专利公报0 262 481就公开了一种此类电路装置。该电路装置包括一个用以接收外部基准时钟脉冲信号的基准信号接收部件，该部件跟第一相位比较装置的第一输入端相连。第一相位比较装置的输出经由一积分装置和滤波器引出，借助一开关元件该滤波器的输出端可以跟后面的压控振荡器相连接。在压控振荡器中形成的频率同步的时钟脉冲信号，不但被经由该振荡器的输出端送至所述电路装置的一个输出端，还被送至所述第一相位比较装置的第二输入端。
这个已知的电路装置还包含一个高稳定基准时钟脉冲源，其输出端跟第二相位比较装置的第一输入端相连。所述第二相位比较装置的第二输入端也跟压控振荡器的输出端相连。通过另一开关元件，第二相位比较装置的输出端可以或者跟一个辅助滤波器相连，或者跟减法器的被减数输入端相连。减法器的输出端(辅助滤波器的输出端被连接至该减法器的减数输入端)经由另一滤波器跟开关元件的另一输入端相连。
这个已知的电路装置因此包括两个锁相环路，其中第一锁相环路与第二锁相环路分别由外部基准时钟脉冲信号与高稳定基准时钟脉冲源的基准时钟脉冲信号控制。通常，所述的压控振荡器由供给的外部基准时钟脉冲信号所同步。当外部基准时钟脉冲信号中断或者超过预先确定的相位差时，就被切换到上述的高稳定的基准时钟脉冲源。在用外部基准时钟脉冲信号同步的期间，在辅助滤波器中采集频率同步的时钟脉冲信号相对于高稳定基准时钟脉冲源的基准时钟脉冲信号的偏差，并形成校正调节数据。在切换到高稳定的基准时钟脉冲源后，用减法器将这些校正调节数据引入压控振荡器调节数据的形成过程。
可是，这种电路装置存在这样的问题，即为了避免过长的调整延迟，高稳定基准时钟脉冲源的频率必须较高。而较高的时钟脉冲频率也会要求有相对较大的电流消耗，以致使这种电路装置不太适合电池供电的要求。再有，在这种电路装置中需要设置开关装置，以识别在第二相位比较装置中周期性出现的相位超出。此处所谓的相位超出，指相位差超出360度。在基准时钟脉冲源的频率和跟外部基准时钟脉冲信号同步的压控振荡器的频率在各自通过分频器后，二者之间可能会出现***性的偏差，如果这样就会周期性地出现相位超出。
发明内容
本发明的课题在于，提供一种用以产生跟基准时钟脉冲信号频率同步的时钟脉冲信号的电路装置，该装置具有经改善的调整特性，特别在被供给时钟脉冲频率相对较低的基准时钟脉冲信号的场合，更是如此。
本发明提供了一种产生与基准时钟脉冲信号(RT1、RT2)频率同步的时钟脉冲信号(TO)的电路装置，其中设有：
形成所述频率同步时钟脉冲信号(TO)的振荡器(VCXO)，
其频率可经由频率控制部件控制；
第一相位比较装置(PV1)，其中设有：连接第一基准时钟
脉冲信号(RT1)的第一输入端(E1)，其上被施加所述振荡器(VCXO)的所述时钟脉冲信号(TO)第二输入端(E2)，以及连至所述振荡器(VCXO)的频率控制输入端的输出端；
第二相位比较装置(PV2)，其中设有：连接第二基准时钟
脉冲信号(RT2)的第一输入端(E1)，以及可依据工作模式经由开关元件(S1)与振荡器(VCXO)的频率控制输入端连接的输出端；
用以***与抽出时钟脉冲相位的相位控制部件(PS)，经
由该部件所述振荡器(VCXO)的所述时钟脉冲信号(TO)被加到所述第二相位比较装置(PV2)的第二输入端(E2)，时钟脉冲相位的***与抽出可经由所述相位控制部件(PS)的控制输入得以控制；以及
调整装置(RE)，该装置可依据工作模式经由开关元件(S1)
与所述第二相位比较装置(PV2)的输出端相连，以根据所述第二相位比较装置(PV2)的输出形成相位校正数据(ZS)，该装置与所述相位控制部件(PS)的控制输入端连接，以根据所形成的相位校正数据(ZS)控制时钟脉冲相位的***与抽出。
本发明的电路装置设有一个振荡器，在该电路装置的第一工作模式中，其时钟脉冲频率通过包括第一相位比较装置的的第一锁相环路，跟所供给的第一基准时钟脉冲信号同步。此外，还设有一个相位控制部件和一个第二相位比较装置，在第一工作模式中它们被用来检测所供给的第二基准时钟脉冲信号相对于振荡器的频率同步时钟脉冲信号的偏差，并形成相位校正数据。在本电路装置的第二工作模式中，例如当第一基准时钟脉冲信号中断时，所述振荡器将不再依据第一基准时钟脉冲信号被同步，而是依据第二基准时钟脉冲信号被同步。这种第二工作模式通常也被称为“Hold-Over-Mode(保持模式)”。在第一工作模式中形成的相位校正数据被引入相位控制。这通过如下方式实现：在跟第二基准时钟脉冲信号进行相位比较之前，由相位控制部件根据相位校正数据，在所述振荡器的时钟脉冲信号中***或抽出时钟脉冲相位。
在跟第二基准时钟脉冲信号进行相位比较前，对振荡器相位或振荡器频率进行这种校正，可以在跟第一基准时钟脉冲信号频率同步的振荡器时钟脉冲信号相对于第二基准时钟脉冲信号存在***偏差的情况下，简单地避免相位比较时周期性出现的相位超出。
本发明电路装置的优点在于其非常优良的调整特性和较短的调整时间常数，特别在频率相对较低的第二基准时钟脉冲信号的情况下这两点也能得到保证。产生低频基准时钟脉冲信号所需的功率一般要低于产生高频基准时钟脉冲信号，因而与低频基准时钟脉冲发生器相结合的本发明的电路装置本身就能很好地适合电池供电的要求。这种良好的调整特性是通过相位控制部件对振荡器的时钟脉冲信号进行相位校正的结果。由于振荡器的时钟脉冲信号的频率通常要大大高于第二基准时钟脉冲信号的频率，因此通过将单个时钟脉冲相位抽出或***振荡器的时钟脉冲信号，使这些时钟脉冲信号的频率可在相位比较之前得到非常精细的调整。特别是，通过这种模式只会引起非常微小的相位与脉冲抖动。
本发明的电路装置的又一优点在于，不需要采用处理器，而可用价格适当的ASIC组件(专用集成电路)代替处理器加以实现。
第一相位比较装置的输出端可经由一开关元件(如晶体管、逻辑门或多路复用器件)跟振荡器的频率控制输入端相连。可使该开关元件这样动作：当它处于第一工作模式时被接通，处于第二工作模式时被断开。
在振荡器的频率控制输入端之前还可连接一个滤波器，例如一种简单的低通滤波器，以对供给振荡器的频率控制信号进行积分。振荡器的频率控制输入端往往本身可以承担这种滤波器的功能。
此外可以设置一个存储器，只要所述电路装置处于第二工作模式，在第一工作模式中形成的相位校正数据就一直保存在该存储器中。在第二工作模式中，相位控制部件根据所存储的相位校正数据控制时钟脉冲相位的***与抽出。
为了能用相位比较装置对两个不同的时钟脉冲信号进行比较，通常进行比较的时钟脉冲信号须有同样的标称频率。为了比较具有不同标称频率的时钟脉冲信号，这些时钟脉冲信号可分别经由分频器送至相位比较装置。在这种场合，各分频器的分频系数被加以分配，使得送至相位比较装置输入端的经分频的标称频率相等。
根据本发明的一个具有效益的改型例，提供了一个用以检测是否存在第一基准时钟脉冲信号的检测装置。该检测装置的一个输出端可跟一个或多个开关元件连接，以控制和/或改变工作模式。
按照本发明的一个具有效益的实施例，所述调整装置可包括一个向上/向下计数器，其计数方向取决于第二相位比较装置的输出信号。例如，该向上/向下计数器的动作被这样设置，依据所确定的相位差的正或负，即例如在第二基准时钟脉冲信号的正边沿或负边沿，其在规定时刻的读数或者增加或者减少。当相位相等时，该计数器的读数保持不变。
另外，可提供一个带计数寄存器的相位控制部件控制器，该寄存器以向上/向下计数器的读数作为计数预设值。在这种场合，该计数寄存器可从预设值开始继续向前计数(例如以时钟脉冲信号规定的节拍进行)，以在到达预定的计数标记时促使在相位控制部件中***或抽出一个时钟脉冲相位。
所述计数寄存器可被进一步分为用以存放高值位的第一寄存器部分和用以存放低值位的第二寄存器部分，此时，一个用以使第二寄存器部分继续计数的计数频率由第一寄存器部分的内容所确定。通过寄存器部分的这种功能区分，即使在计数寄存器或向上/向下计数器的计数长度较短时，也可达到较宽的控制范围。这种场合，确定计数频率的计数预设值的高值位的值越低，也就是由第二相位比较装置进行比较的时钟脉冲频率互相偏离得越小，调整就越精确。
依据本发明的另一个具有效益的改型例，设有一个由调整装置控制的相位控制部件，该部件用来从第二基准时钟脉冲信号中进一步引出一个频率同步的时钟脉冲信号。由此，例如可以提供一个用于仪表应用的频率同步时钟脉冲信号。
附图说明
以下，对照下列附图就本发明的一个实施例作详细说明。
图1为本发明的电路装置的示意图。
图2为时钟脉冲信号的相位关系的图示。
具体实施方式
图1给出了一个用以产生一个跟所供给的基准时钟脉冲信号RT1与RT2的频率同步的时钟脉冲信号TO的电路装置的示意图。所述电路装置设有第一锁相环路，该环路包括第一相位比较装置PV1、滤波器F以及压控振荡器，一种被称为VCXO(Voltage Controlled X-talOscillator：压控晶体振荡器)的振荡器。在所述电路装置的第一工作模式中，相位比较装置PV1的输出经由一开关元件S2跟滤波器F连接，并经由所述滤波器F跟振荡器VCXO的频率控制输入连接，该振荡器形成将被同步的时钟脉冲信号TO。滤波器F用来对供给振荡器VCXO的频率控制信号进行积分，并能够以(例如)低通滤波器的形式加以实现。
在第一工作模式中，时钟脉冲信号TO需与第一基准时钟脉冲信号RT1同步。为了同步通信设备，这种第一基准时钟脉冲信号RT1通常从网络时钟脉冲信号、公共通信网播发的信号或从时间信息发射机无线接收的信号引出。所述第一基准时钟脉冲信号RT1经由分频器T1供给第一相位比较装置PV1的第一输入端E1。同样地，振荡器VCXO的时钟脉冲信号TO也经由分频器T2送至第一相位比较装置PV1的第二输入端E2。这种场合，分频器T1与T2的分频系数被加以分配，使得各自分频后的时钟脉冲信号TO的标称频率与第一基准时钟脉冲信号RT1的标称频率总是相等。
作为进一步增加的功能部件，所述电路装置设有：将时钟脉冲相位***与抽出时钟脉冲信号TO的相位控制部件，第二相位比较装置PV2，以及调整装置RE。在本电路装置的第一工作模式中，上述功能部件用来记录其频率与第一基准时钟脉冲信号RT1同步的时钟脉冲信号TO和第二基准时钟脉冲信号RT2之间的偏差。为此，第二基准时钟脉冲信号RT2被送至第二相位比较装置PV2的第一输入端E1。这种场合，通过(例如)一个被称为TCXO(Temperature CompensatedX-tal Oscillator：温度补偿晶体振荡器)的温度补偿振荡器来产生第二基准时钟脉冲信号RT2。本实施例中，假设第二基准时钟脉冲信号PT2的频率为32768Hz，这是一个典型的应用频率。采用相对较低频率的优点是，可使用商业上通用的TCXO振荡器来产生第二基准时钟脉冲信号，该类振荡器的电流消耗仅为几微安。因此，用频率相对较低的TCXO作为第二基准时钟脉冲源的本发明的电路装置，也非常适合于电池供电的要求。
为了跟第二基准时钟脉冲信号RT2进行比较，振荡器VCXO的时钟脉冲信号TO经由相位控制部件PS与分频器T3送至第二相位比较装置PV2的第二输入端E2，以使振荡器的标称频率跟基准时钟脉冲信号RT2的频率相配合。在例如16,384Mhz这种典型的振荡器标称频率上，为了跟第二基准时钟脉冲信号RT2的32768Hz的频率相配，需要设置一个具有分频系数为500的分频器T3。有如此高的振荡器频率，通过时钟脉冲相位的***与抽出可获得特别精细的调整效果。
在第一工作模式中，第二相位比较装置PV2的输出信号经由开关元件S1被送至调整装置RE中的向上/向下计数器UDC，并确定其计数方向。向上/向下计数器UDC的计数频率，由同样送至所述计数器的第二基准时钟脉冲信号RT2确定。例如，每当第二基准时钟脉冲信号RT2的相位边沿领先于被分频的时钟脉冲信号TO的相应的相位边沿时，使所述向上/向下计数器增加计数；而每当滞后时，则相应地减少计数。当相位大约相等时，则让所述向上/向下计数器UDC停止计数。当每次测出的相位差均在一个规定的区间内时，相位可看作大约相等。向上/向下计数器UDC各自的计数器读数ZS代表累计的相位校正数据，该信息说明其频率跟第一基准时钟脉冲信号RT1同步的时钟脉冲信号TO和第二基准时钟脉冲信号RT2之间的偏差，由此也说明了第一和第二基准时钟脉冲信号之间的偏差。
调整装置RE此外还包括一个设有计数寄存器的相位控制部件控制器PSS，该寄存器被分为用于高值位的第一寄存器部分LOG和用于低值位的第二寄存器部分LIN。相位控制部件控制器PSS还包含一个分频器T4，振荡器VCXO的时钟脉冲信号TO在通过相位控制部件PS之前被供给分频器T4。分频器T4的分频系数TF由计数寄存器的寄存器部分LOG的内容确定。由此，经分频器T4的分频的输出频率可在一个宽阔的范围内变动，如一般的4Hz与4096Hz之间。经分频器T4分频的时钟脉冲信号TO规定了一个计数时钟脉冲信号ZT，该信号用来让计数寄存器的寄存器部分LIN继续向前计数。
在对相位控制部件PS实施控制的范围内，向上/向下计数器UDC的计数器读数ZS被作为计数预设值转移至相位控制部件控制器PSS的计数寄存器中。由此，被转移至寄存器部分LOG的计数器读数ZS的高值位确定一个当前的分频系数TF；而同时，转移至寄存器部分LIN的计数器读数ZS的低值位则被用来规定一个新的计数起始值。在计数器读数ZS转移后，寄存器部分LIN以计数时钟脉冲信号ZT的节拍继续向前计数，直至到达预定的计数标记。到达该计数标记时，经由相位控制部件控制器PSS形成一个控制信号SS，该信号被送至相位控制部件PS，并在该处使时钟脉冲相位抽出或***振荡器VCXO的时钟脉冲信号TO。此时，根据计数器读数ZS的符号位确定：是形成一个***时钟脉冲相位的控制信号，还是形成一个抽出时钟脉冲相位的控制信号。此外，当达到预定的计数标记后，通过随后装入向上/向下计数器UDC的当前读数ZS更新计数寄存器的内容，由此计数寄存器的一个经更新的计数过程被启动。
在本发明的电路装置的第二工作模式中(当第一基准时钟脉冲信号RT1中断时就自动转入该模式)，时钟脉冲信号TO通过第二基准时钟脉冲信号RT2(其中包括在第一工作模式中形成的相位校正数据ZS)取得同步。此时，应尽可能精确地被保持与第一基准时钟脉冲信号RT1(此时该信号不再使用)的同步。
通过开关元件S1与S2的切换，进入在第二工作方式。为此，利用开关元件S1将第二相位比较装置PV2的输出端跟向上/向下计数器UDC分开，而代之以经虚线所示的连接跟开关元件S2的输入端相连。该输入端通过开关元件S2的切换，经由滤波器F跟振荡器VCXO的频率控制输入端连接。通过开关元件S2的切换，相位比较装置PV1与滤波器F之间先前的连接被断开。通过开关元件S1与S2的上述切换，形成了第二锁相环路，该环路包括：振荡器VCXO、相位控制部件PS、第二相位比较装置PV2以及滤波器F。由此，时钟脉冲信号TO依据第二基准时钟脉冲信号RT2取得同步。
在第二相位比较装置PV2跟向上/向下计数器UDC断开后，该计数器停止工作。这种场合，该计数器的最后的读数被作为相位校正数据继续保存，并且如第一工作模式那样被用于相位控制部件控制器的计数寄存器的再装。时钟脉冲相位的***或抽出由相位控制部件控制器PSS继续进行，也就是说，按照在第二工作模式中保持恒定的、向上/向下计数器UDC上最后的计数器读数ZS确定的标准得以继续。这样，在第二锁相环路中的相位控制被校正在最后确定的第二基准时钟脉冲信号RT2与第一基准时钟脉冲信号RT1之间的偏差附近，结果，时钟脉冲信号TO以较高的精度跟已经不再存在的第一基准时钟脉冲信号RT1保持同步。
图2显示了由通过相位控制部件的时钟脉冲相位的***与抽出确定的，时钟脉冲信号TO的时间过程的改变。图中，上方的曲线表现了未经相位控制部件PS改变的时钟脉冲信号的时间过程，而中间的曲线和下方的曲线则分别表示抽出一个时钟脉冲相位的时钟脉冲信号和***了一个时钟脉冲相位的时钟脉冲信号。
在本实施例中，相位控制部件PS借助二位计数器以特别简单的方法实现。该计数器在一个时钟脉冲信号TO的时钟脉冲周期通过计数级0、1、2与3。相位控制部件PS的输出信号从二位计数器的高值位状态导出，也就是当计数级为0与1时输出信号为0，当计数级为2与3时输出信号为1。每种场合计数器各自的计数级在图示的时钟脉冲信号曲线的下面给出。
此时，在控制信号SS的促使下二位计数器跳过一个计数级，结果抽出了一个时钟脉冲相位。由此，下一时钟脉冲的相位向前跳过90度。与此类似地，通过抑止一个否则就要促使二位计数器继续向前计数的计数脉冲，使得二位计数器直到下一计数脉冲才又继续计数，从而***一个时钟脉冲相位。由此，下一时钟脉冲的相位后移了90度。
此外，根据本发明的一个实施例，一个用以指示所述第二基准时钟脉冲信号(RT2)存在的检测装置的输出端被连接于一个报警器，以在所述第二基准时钟脉冲信号(RT2)不存在时触发报警信号。
一个用以指示所述振荡器(VCXO)的时钟脉冲信号(TO)存在的检测装置的输出端被连接于一个报警器，以在所述时钟脉冲信号(TO)不存在时触发报警信号。
Claims (12)
1.一种产生与基准时钟脉冲信号(RT1、RT2)频率同步的时钟脉冲信号(TO)的电路装置，其中设有：
(a)形成所述频率同步时钟脉冲信号(TO)的振荡器(VCXO)，其频率可经由频率控制部件控制；
(b)第一相位比较装置(PV1)，其中设有：连接第一基准时钟脉冲信号(RT1)的第一输入端(E1)，其上被施加所述振荡器(VCXO)的所述时钟脉冲信号(TO)第二输入端(E2)，以及连至所述振荡器(VCXO)的频率控制输入端的输出端；
(c)第二相位比较装置(PV2)，其中设有：连接第二基准时钟脉冲信号(RT2)的第一输入端(E1)，以及可依据工作模式经由开关元件(S1)与振荡器(VCXO)的频率控制输入端连接的输出端；
其特征在于：
(d)用以***与抽出时钟脉冲相位的相位控制部件(PS)，经由该部件所述振荡器(VCXO)的所述时钟脉冲信号(TO)被加到所述第二相位比较装置(PV2)的第二输入端(E2)，时钟脉冲相位的***与抽出可经由所述相位控制部件(PS)的控制输入得以控制；以及
(e)调整装置(RE)，该装置可依据工作模式经由开关元件(S1)与所述第二相位比较装置(PV2)的输出端相连，以根据所述第二相位比较装置(PV2)的输出形成相位校正数据(ZS)，该装置与所述相位控制部件(PS)的控制输入端连接，以根据所形成的相位校正数据(ZS)控制时钟脉冲相位的***与抽出。
2.如权利要求1所述的电路装置，其特征在于：
所述第一相位比较装置(PV1)的所述输出端经由开关元件(S2)跟所述振荡器(VCXO)的频率控制输入端连通，通过该开关所述第一相位比较装置(PV1)的所述输出端可依据工作模式跟所述振荡器(VCXO)的所述频率控制输入端接通与断开。
3.如权利要求1所述的开关装置，其特征在于：
连接于振荡器(VCXO)的频率控制输入端之前的滤波器(F)，对供给所述振荡器(VCXO)的频率控制信号进行积分。
4.如权利要求1所述的电路装置，其特征在于：
设有一个根据工作模式存储所述相位校正数据(ZS)的存储器。
5.如权利要求1所述的电路装置，其特征在于：
有一个分频器(T1、T2、T3)连接在至少一个相位比较装置(PV1、PV2)的至少一个输入端(E1、E2)之前。
6.如权利要求1所述的电路装置，其特征在于：
一个指示所述第一基准时钟脉冲信号(RT1)存在的检测装置的输出端，连接于一个开关元件(S1、S2)，以控制工作模式。
7.如权利要求1所述的电路装置，其特征在于：
一个用以指示所述第二基准时钟脉冲信号(RT2)存在的检测装置的输出端被连接于一个报警器，以在所述第二基准时钟脉冲信号(RT2)不存在时触发报警信号。
8.如权利要求1所述的电路装置，其特征在于：
一个用以指示所述振荡器(VCXO)的时钟脉冲信号(TO)存在的检测装置的输出端被连接于一个报警器，以在所述时钟脉冲信号(TO)不存在时触发报警信号。
9.如权利要求1所述的电路装置，其特征在于：
所述调整装置(RE)设有一个向上/向下计数器(UDC)，该计数器的计数方向取决于所述第二相位比较装置(PV2)的输出信号； 且
该计数器的读数(ZS)代表所述相位校正数据。
10.如权利要求9所述的电路装置，其特征在于：
所述调整装置(RE)设有一个相位控制部件控制器(PSS)，该控制器包含一个将向上/向下计数器(UDC)的读数(ZS)作为计数预设值装入的计数寄存器(LOG、LIN)，当到达预定的计数标记时该寄存器促使一个时钟脉冲相位在相位控制部件(PS)中被***或抽出。
11.如权利要求10所述的电路装置，其特征在于：
所述计数寄存器分为用于高值位的第一寄存器部分(LOG)和用于低值位的第二寄存器部分(LIN)，第二寄存器部分(LIN)进行计数的计数频率由第一寄存器部分(LOG)的内容确定。
12.如权利要求1所述的电路装置，其特征在于：
另一个由所述调整装置(RE)控制的相位控制部件，从第二基准时钟脉冲信号(RT2)中引出另一个频率同步的时钟脉冲信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19946502A DE19946502C1 (de) | 1999-09-28 | 1999-09-28 | Schaltungsanordnung zum Erzeugen eines zu Referenztaktsignalen frequenzsynchronen Taktsignals |
| DE19946502.9 | 1999-09-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1376334A CN1376334A (zh) | 2002-10-23 |
| CN1175574C true CN1175574C (zh) | 2004-11-10 |
Family
ID=7923608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB00813362XA Expired - Fee Related CN1175574C (zh) | 1999-09-28 | 2000-09-15 | 用以产生与基准时钟脉冲信号频率同步的时钟脉冲信号的电路装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6559696B1 (zh) |
| EP (1) | EP1216509B1 (zh) |
| JP (1) | JP3615734B2 (zh) |
| CN (1) | CN1175574C (zh) |
| CA (1) | CA2385841A1 (zh) |
| DE (2) | DE19946502C1 (zh) |
| WO (1) | WO2001024371A1 (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4277979B2 (ja) * | 2003-01-31 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
| JP4656836B2 (ja) * | 2003-12-19 | 2011-03-23 | パナソニック株式会社 | 同期クロック生成装置及び同期クロック生成方法 |
| KR100673885B1 (ko) * | 2004-04-27 | 2007-01-26 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 듀티 싸이클 교정 장치 및 그 방법 |
| JP4769431B2 (ja) * | 2004-05-28 | 2011-09-07 | Ｏｋｉセミコンダクタ株式会社 | ドットクロック同期生成回路 |
| DE102006024471A1 (de) * | 2006-05-24 | 2007-12-06 | Xignal Technologies Ag | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
| DE102006024469B3 (de) * | 2006-05-24 | 2007-07-12 | Xignal Technologies Ag | Phasenregelkreis zur Erzeugung mehrerer Ausgangssignale |
| DE102006024470B4 (de) | 2006-05-24 | 2015-07-09 | Xignal Technologies Ag | Umschaltbarer Phasenregelkreis sowie Verfahren zum Betrieb eines umschaltbaren Phasenregelkreises |
| US7739533B2 (en) * | 2006-09-22 | 2010-06-15 | Agere Systems Inc. | Systems and methods for operational power management |
| TWI427458B (zh) * | 2006-11-30 | 2014-02-21 | Semiconductor Energy Lab | 時脈產生電路以及具有時脈產生電路之半導體裝置 |
| CN101431390B (zh) * | 2008-11-19 | 2013-09-25 | 范红霞 | 一种数据串行传输的电路和方法 |
| DE102010029349A1 (de) * | 2010-05-27 | 2011-12-01 | Robert Bosch Gmbh | Steuereinheit zum Austausch von Daten mit einer Peripherieeinheit, Peripherieeinheit, und Verfahren zum Datenaustausch |
| WO2014039817A2 (en) * | 2012-09-07 | 2014-03-13 | Calhoun Benton H | Low power clock source |
| CN105281759A (zh) * | 2015-10-23 | 2016-01-27 | 西安中科晶像光电科技有限公司 | ***时钟调整电路 |
| JP7066162B2 (ja) * | 2017-11-15 | 2022-05-13 | 国立大学法人京都大学 | 人工気管及びその製造方法 |
| JP2021032761A (ja) * | 2019-08-27 | 2021-03-01 | セイコーエプソン株式会社 | 周波数計測回路及び周波数計測装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4511859A (en) | 1982-08-30 | 1985-04-16 | At&T Bell Laboratories | Apparatus for generating a common output signal as a function of any of a plurality of diverse input signals |
| US4835481A (en) * | 1986-09-30 | 1989-05-30 | Siemens Aktiengesellschaft | Circuit arrangement for generating a clock signal which is synchronous in respect of frequency to a reference frequency |
| JPH08288880A (ja) * | 1995-04-14 | 1996-11-01 | Toshiba Corp | Ｐｌｌ回路及び方式 |
| US5950115A (en) * | 1997-08-29 | 1999-09-07 | Adaptec, Inc. | GHz transceiver phase lock loop having autofrequency lock correction |
| US6356158B1 (en) * | 2000-05-02 | 2002-03-12 | Xilinx, Inc. | Phase-locked loop employing programmable tapped-delay-line oscillator |
-
1999
- 1999-09-28 DE DE19946502A patent/DE19946502C1/de not_active Expired - Fee Related
-
2000
- 2000-09-15 WO PCT/DE2000/003219 patent/WO2001024371A1/de active IP Right Grant
- 2000-09-15 EP EP00975767A patent/EP1216509B1/de not_active Expired - Lifetime
- 2000-09-15 DE DE50014145T patent/DE50014145D1/de not_active Expired - Lifetime
- 2000-09-15 CA CA002385841A patent/CA2385841A1/en not_active Abandoned
- 2000-09-15 JP JP2001527440A patent/JP3615734B2/ja not_active Expired - Fee Related
- 2000-09-15 CN CNB00813362XA patent/CN1175574C/zh not_active Expired - Fee Related
- 2000-09-15 US US10/089,180 patent/US6559696B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3615734B2 (ja) | 2005-02-02 |
| CN1376334A (zh) | 2002-10-23 |
| DE50014145D1 (de) | 2007-04-19 |
| JP2003514411A (ja) | 2003-04-15 |
| WO2001024371A1 (de) | 2001-04-05 |
| CA2385841A1 (en) | 2001-04-05 |
| DE19946502C1 (de) | 2001-05-23 |
| EP1216509A1 (de) | 2002-06-26 |
| EP1216509B1 (de) | 2007-03-07 |
| US6559696B1 (en) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1175574C (zh) | 用以产生与基准时钟脉冲信号频率同步的时钟脉冲信号的电路装置 | |
| US11777703B2 (en) | Phase transport with frequency translation without a PLL | |
| US7200158B2 (en) | Clock synchronizing method over fault-tolerant Ethernet | |
| US6728492B1 (en) | 40 Gbit/s SONET framer with multiple clock-crossing capability | |
| EP3599736B1 (en) | Zero offset clock distribution | |
| EP1526675A2 (en) | Data transmission system and data transmission apparatus | |
| US6445252B1 (en) | Digital phase locked loop for different frequency bands | |
| US7595698B2 (en) | PLL lock time reduction | |
| CN1581715A (zh) | 对同步数字体系设备主备时钟相位进行控制的方法 | |
| US8068177B2 (en) | Methods and devices for signal synchronization | |
| EP0982893B1 (en) | Apparatus for adjusting phase | |
| US11595032B2 (en) | Signal delay control using a recirculating delay loop and a phase interpolator | |
| US6577649B1 (en) | Multiplexer for asynchronous data | |
| CN1848713B (zh) | 时分复用***子节点帧同步实现方法及实现装置 | |
| CN1173517C (zh) | 发送定时调整电路和方法 | |
| EP1404051A3 (en) | System and method for clock synchronization of multi-channel baud-rate timing recovery systems | |
| WO2004006478A1 (en) | System and method for providing network timing recovery | |
| US20240204897A1 (en) | Hybrid clock synchronization | |
| CN1418027A (zh) | 基站无线接口的时分多址突发帧同步方法 | |
| EP0338668A2 (en) | Frequency clock synchronisation | |
| KR100560434B1 (ko) | 범용 망 동기 시스템 클럭 공급 장치 | |
| KR100501138B1 (ko) | 이동통신 시스템용 이중화 시간/주파수 생성 카드의 기준 시간동기 장치 | |
| KR100315702B1 (ko) | 데이터클럭및바이트클럭생성방법및장치 | |
| KR100564242B1 (ko) | 동기화 시스템의 동기 클럭 안정화 장치 및 그 방법 | |
| JPH09512967A (ja) | 適応型境界バッファ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SIEMENS ENTPR COMM GMBH + CO. K. Free format text: FORMER OWNER: SIEMENS AG Effective date: 20120329 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20120329 Address after: Munich, Germany Patentee after: Siemens Entpr Comm GmbH & Co. K. Address before: Munich, Germany Patentee before: Siemens AG |
|
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041110 Termination date: 20120915 |