CN117544139A - 抖频电路和芯片 - Google Patents

抖频电路和芯片 Download PDF

Info

Publication number
CN117544139A
CN117544139A CN202311305379.2A CN202311305379A CN117544139A CN 117544139 A CN117544139 A CN 117544139A CN 202311305379 A CN202311305379 A CN 202311305379A CN 117544139 A CN117544139 A CN 117544139A
Authority
CN
China
Prior art keywords
terminal switching
frequency
switching device
output
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311305379.2A
Other languages
English (en)
Inventor
胡永山
赵天挺
原义栋
吴顺珉
杜尉丰
贾晓鹏
季烨程
李军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202311305379.2A priority Critical patent/CN117544139A/zh
Publication of CN117544139A publication Critical patent/CN117544139A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H03K5/134—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明提供一种抖频电路和芯片，属于电子技术领域。抖频电路包括：低频振荡器；数字计数器与低频振荡器的输出端电连接，用于基于低频振荡器的输出脉冲数量产生延迟控制信号；高频振荡器与数字计数器的输出端电连接，用于基于延迟控制信号控制高频振荡器的输出信号的延迟时间，以使输出信号实现抖频。相比现有抖频电路通过控制环形振荡器的供电电压控制抖频信号的输出范围的方式，容易受到半导体工艺影响，导致抖频输出频率范围难以精确控制。本发明通过采用数字计数器进行数字步进式控制，实现控制高频振荡器的输出信号的延迟时间，以使输出信号实现抖频，从而实现抖频输出频率范围的精确控制。

Description

抖频电路和芯片
技术领域
本发明涉及电子技术领域，具体地涉及一种抖频电路和一种芯片。
背景技术
抖频是指芯片通过内部电路控制使得工作频率在一定范围内进行切换，从而实现将干扰能量进行频域分散，达到降低整体干扰幅度的效果，从而使集成电路芯片满足相应的EMI(Electromagnetic Interference，电磁干扰)标准要求。
请参照图2，现有抖频电路结构由低频振荡器、电流源I、晶体管M1、电容C1、电阻R1、晶体管M2和环形振荡器组成。其中环形振荡器由三个反相器组成。电路工作时，低频振荡器输出控制信号，控制晶体管M1的导通与关断。晶体管M1导通时，电流形成通路，C1电压下降。晶体管M1关断时，电压Vdrv通过电阻充电C1，从而在晶体管M2控制端形成锯齿波，电压Vdrv、电阻R1及晶体管M2形成源跟随器，向环形振荡器供电，使环形振荡器输出抖频信号。
但是，由于图2中电阻R1、电容C1均为片内器件，受半导体加工工艺误差影响，无法精确控制抖频输出频率范围。
发明内容
本发明实施例的目的是提供一种抖频电路和一种芯片，用以解决现有抖频电路无法精确控制抖频输出频率范围的缺陷。
为了实现上述目的，本发明实施例提供一种抖频电路，包括：
低频振荡器；
数字计数器，与所述低频振荡器的输出端电连接，用于基于所述低频振荡器的输出脉冲数量产生延迟控制信号；
高频振荡器，与所述数字计数器的输出端电连接，用于基于所述延迟控制信号控制所述高频振荡器的输出信号的延迟时间，以使所述输出信号实现抖频。
可选的，所述高频振荡器包括首尾连接构成环状的多个延迟反相器，每个所述延迟反相器基于所述延迟控制信号进行输出信号的延迟。
可选的，每个所述延迟反相器包括：反相器以及与所述反相器的输出端电连接的延迟控制电路；所述延迟控制电路基于所述延迟控制信号进行输出信号的延迟。
可选的，所述延迟控制电路包括：
第一三端开关器件组，所述第一三端开关器件组包括多个并联连接的第一三端开关器件；
第二三端开关器件组，与所述第一三端开关器件组串联连接，所述第二三端开关器件组包括多个并联连接的第二三端开关器件；所述第一三端开关器件与所述第二三端开关器件的导通条件相反；每个所述第一三端开关器件对应串联连接一个所述第二三端开关器件；
多个第一电阻，每对串联连接的第一三端开关器件和第二三端开关器件的连接端连接一个所述第一电阻，多个所述第一电阻串联连接至的延迟反相器的信号输出端；
第一电容，所述第一电容的一端与所述信号输出端电连接，所述第一电容的另一端接地；
其中，每个第一三端开关器件的控制端接收所述延迟控制信号；每个第二三端开关器件的控制端接收所述延迟控制信号；在每对串联连接的第一三端开关器件和第二三端开关器件中，第一三端开关器件控制端的延迟控制信号和第二三端开关器件控制端的延迟控制信号相位相反。
可选的，每个所述延迟反相器的延迟时间，基于当前延迟控制电路中的受所述延迟控制信号控制形成通路的第一电容和第一电阻计算得到。
可选的，所述第一三端开关器件选用P沟道MOS管，每个所述第一三端开关器件的漏极与所述反相器的输出端电连接；所述第二三端开关器件选用N沟道MOS管，每个所述第二三端开关器件的源极与所述反相器的输出端电连接；第一三端开关器件的控制端和第二三端开关器件的控制端分别为栅极。
可选的，所述第一三端开关器件选用PNP管，每个所述第一三端开关器件的集电极与所述反相器的输出端电连接；所述第二三端开关器件选用NPN管，每个所述第二三端开关器件的发射极与所述反相器的输出端电连接；第一三端开关器件的控制端和第二三端开关器件的控制端分别为基极。
另一方面，本发明实施例还提供一种芯片，包括上述的抖频电路。
通过上述技术方案，相比现有抖频电路通过控制环形振荡器的供电电压控制抖频信号的输出范围的方式，容易受到半导体工艺影响，导致抖频输出频率范围难以精确控制。本发明通过采用数字计数器进行数字步进式控制，实现控制所述高频振荡器的输出信号的延迟时间，以使所述输出信号实现抖频，从而实现抖频输出频率范围的精确控制。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是本发明提供的抖频电路的电路原理图；
图2是现有抖频电路的电路原理图；
图3是本发明提供的高频振荡器的电路原理图；
图4是本发明提供的高频振荡器中每个延迟反相器的电路原理图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
请参见图2，图2的现有抖频电路通过控制环形振荡器的供电电压的方式，控制抖频信号的输出范围，图2中电阻R1、电容C1均为片内器件，受半导体加工工艺误差影响，无法精确控制抖频范围。另外，电阻R1与电容C1占用较大的芯片版图面积，在有限的芯片版图面积内，难以实现大范围的输出频率。同时，现有抖频电路中电压Vdrv、电阻R1和电容C1组成的充放电通路增加了电路的复杂性和***的功耗。
鉴于此，本发明实施例的目的是提供一种抖频电路和一种芯片，用以解决现有抖频电路无法精确控制抖频输出频率范围的缺陷。
请参照图1，本发明实施例提供一种抖频电路100，包括依次级联的低频振荡器10、数字计数器20以及高频振荡器30。
其中，低频振荡器10可使用市面上各种产生20赫～20千赫正弦波信号的振荡器。
数字计数器20与所述低频振荡器10的输出端电连接，用于基于所述低频振荡器10的输出脉冲数量产生延迟控制信号。数字计数器20用于计算低频振荡器10的输出脉冲数量，并基于所述低频振荡器10的输出脉冲数量产生延迟控制信号。
高频振荡器30，与所述数字计数器20的输出端电连接，用于基于所述延迟控制信号控制所述高频振荡器30的输出信号的延迟时间，使高频振荡器30的输出信号频率在控制范围内变化，以使高频振荡器30的输出信号实现抖频。
相比现有抖频电路通过控制环形振荡器的供电电压控制抖频信号的输出范围的方式，容易受到半导体工艺影响，导致抖频输出频率范围难以精确控制。本发明通过采用数字计数器20进行数字步进式控制，实现控制所述高频振荡器30的输出信号的延迟时间，以使所述输出信号实现抖频，从而实现抖频输出频率范围的精确控制。
另外，相比现有抖频电路中使用用于生成锯齿波的电路，本发明实施例改用数字计数器20进行数字步进式控制，降低了电路的复杂性和静态功耗。
在本发明实施例的其他方面，请参见图3，所述高频振荡器30包括首尾连接构成环状的多个延迟反相器31，每个所述延迟反相器31基于数字计数器20发出的延迟控制信号进行输出信号的延迟。延迟反相器31的数量可选用各种奇数的数量。例如，在一些实施例中，延迟反相器31可选用3个。本发明实施例通过多个延迟反相器31基于延迟控制信号进行输出信号的延迟，使其输出信号频率在控制范围内变化，进而实现抖频效果。
在本发明实施例的其他方面，请参见图4，每个所述延迟反相器31包括：反相器311以及与所述反相器311的输出端电连接的延迟控制电路312；所述延迟控制电路312基于所述延迟控制信号进行输出信号的延迟。其中反相器311用于对输入信号进行反相，延迟控制电路312用于基于延迟控制信号对输出信号进行延时输出。其中反相器311包括P沟道场效应管PMin和N沟道场效应管NMin。P沟道场效应管PMin栅极和N沟道场效应管NMin栅极共同接收输入信号IN。
通过数字计数器20发出的延迟控制信号控制延迟反相器31对输出信号的延迟时间发生变化，抖频电路100输出信号频率也呈现周期性变化，实现了可调节的抖频输出功能，实现更精确、频率范围更广的抖频输出。
在本发明实施例的其他方面，请参见图4，所述延迟控制电路312包括第一三端开关器件组3121、第二三端开关器件组3122、多个第一电阻3123和第一电容3124。
所述第一三端开关器件组3121包括多个并联连接的第一三端开关器件31211。第二三端开关器件组3122与所述第一三端开关器件组3121串联连接。所述第二三端开关器件组3122包括多个并联连接的第二三端开关器件31221。所述第一三端开关器件31211与所述第二三端开关器件31221的导通条件相反。每个所述第一三端开关器件31211对应串联连接一个所述第二三端开关器件31221。每对串联连接的第一三端开关器件31211和第二三端开关器件31221的连接端连接一个所述第一电阻3123，多个所述第一电阻3123串联连接至延迟反相器31的信号输出端OUT。所述第一电容3124的一端与所述信号输出端OUT电连接，所述第一电容3124的另一端接地。
在本发明实施例的其他方面，所述第一三端开关器件31211选用P沟道MOS管，每个所述第一三端开关器件31211的漏极与所述反相器311的输出端电连接；所述第二三端开关器件31221选用N沟道MOS管，每个所述第二三端开关器件31221的源极与所述反相器311的输出端电连接；第一三端开关器件31211的控制端和第二三端开关器件31221的控制端分别为栅极。
需要说明的是，在本发明实施例的其他方面，所述第一三端开关器件31211选用PNP管，每个所述第一三端开关器件31211的集电极与所述反相器311的输出端电连接；所述第二三端开关器件31221选用NPN管，每个所述第二三端开关器件31221的发射极与所述反相器311的输出端电连接；第一三端开关器件31211的控制端和第二三端开关器件31221的控制端分别为基极。
其中，假设第一三端开关器件31211具有N个，即包括PM0、PM1、PM2、……、PMN-1共N个P沟道MOS管。假设第二三端开关器件31221具有N个，即包括NM0、NM1、NM2、……、NMN-1共N个N沟道MOS管。每个第一三端开关器件31211(PM[N-1,0]，即从PMN-1到PM0)的栅极接收数字计数器20发送的延迟控制信号(PG[N-1,0]，即从PGN-1到PG0)；每个第二三端开关器件31221(NM[N-1,0]，即从NMN-1到NM0)的栅极接收数字计数器20发送的延迟控制信号(NG[N-1,0]，即从NGN-1到NG0)；在每对串联连接的第一三端开关器件31211和第二三端开关器件31221中，第一三端开关器件31211控制端的延迟控制信号和第二三端开关器件31221控制端的延迟控制信号相位相反。第一电阻3123同样具有N个，即包括R[0]、R[1]、……、R[N-1]。第一电阻R[0]、…、R[N-1]串联连接至信号输出端OUT，与第一电容3124共同决定了延迟反相器31的延迟时间。
本发明实施例的抖频电路100工作时，数字计数器20对PM[N-1,0](从PMN-1到PM0)依次输出低电平，对NM[N-1,0](从NMN-1到NM0)与其反相位，则跟随变化为高电平。在某一时刻t时，第m个第一三端开关器件31211的栅极PG[m]信号为低电平，第m个第二三端开关器件31221的栅极NG[m]信号则为高电平(0<m<N-1)，那么在t时刻，第m个第一三端开关器件31211的栅极PG[m]控制的第m个第一三端开关器件PMm，与第m个第二三端开关器件31221的栅极NG[m]控制的第m个第二三端开关器件NMm导通，此时第一电阻R[m]、…、R[N-1]与第一电容3124形成通路，输出信号至信号输出端OUT。
另外，每个所述延迟反相器31的延迟时间，基于当前延迟控制电路312中的受所述延迟控制信号控制形成通路的第一电容3124和第一电阻3123计算得到。
假设在t时刻，第一电阻R[m]、…、R[N-1]与第一电容3124形成通路，输出信号至信号输出端OUT。此时计算时间常数为公式(1)所示：
τ＝(R[m]+R[m+1]+…+R[N-1])·C1； 公式(1)
那么单个延迟反相器31输出信号的延迟时间为5τ。此时高频振荡器30的延迟时间为15τ，计算高频振荡器30的输出信号的频率为1/30τ。在低频振荡器10持续输出时，PG[N-1,0](即从PGN-1到PG0)依次接收数字计数器20输出的低电平，从PM0至PMN-1和从NM0至NMN-1依次导通，在此循环中，τ的取值范围为公式(2)所示：
R[0]·C1＜τ＜(R[0]+R[m+1]+…+R[N-1])·C1 ；公式(2)
其中高频振荡器30的输出信号频率f为公式(3)所示：
本发明实施例通过延迟控制信号控制延迟反相器31中第一三端开关器件31211和第二三端开关器件31221的开闭状态，从而控制对输出信号的延迟时间。通过输出信号的延迟时间变化，本发明实施例的抖频电路100的输出信号频率也呈现周期性变化，变化范围由数字计数器20发出的延迟控制信号控制，本发明实施例实现可调节的抖频输出功能。
相比现有抖频电路利用电容充放电产生锯齿波控制环形振荡器的供电电压，进而改变输出频率。本发明实施例的抖频电路100通过数字计数器20控制高频振荡器30输出信号的延迟时间来调整抖频范围，能够实现更精确、频率范围更广的抖频输出。另外，本发明实施例改用数字计数器20进行数字步进式控制，降低了电路的复杂性和静态功耗。
另一方面，本发明实施例还提供一种芯片(未图示)，包括上述的抖频电路100。
所述抖频电路100具体结构参照上述实施例，由于本芯片采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
需要说明的是，芯片可以是电源芯片、隔离芯片或开关芯片。
电源芯片可以是DC-DC，即，将输入直流电压转换成另一种输出直流电压的芯片；或者可以是AC-DC，即，交流电转换成直流电的芯片；或者可以是LDO，即，将高压直流电转换成较低电压且稳定的直流电的芯片。
隔离芯片可以是数字隔离器、隔离电源或隔离栅极驱动器等。
开关芯片可以是模拟开关芯片、负载开关芯片等。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (8)

1.一种抖频电路，其特征在于，包括：
低频振荡器；
数字计数器，与所述低频振荡器的输出端电连接，用于基于所述低频振荡器的输出脉冲数量产生延迟控制信号；
高频振荡器，与所述数字计数器的输出端电连接，用于基于所述延迟控制信号控制所述高频振荡器的输出信号的延迟时间，以使所述输出信号实现抖频。
2.根据权利要求1所述的抖频电路，其特征在于，所述高频振荡器包括首尾连接构成环状的多个延迟反相器，每个所述延迟反相器基于所述延迟控制信号进行输出信号的延迟。
3.根据权利要求2所述的抖频电路，其特征在于，每个所述延迟反相器包括：反相器以及与所述反相器的输出端电连接的延迟控制电路，所述延迟控制电路基于所述延迟控制信号进行输出信号的延迟。
4.根据权利要求3所述的抖频电路，其特征在于，所述延迟控制电路包括：
第一三端开关器件组，所述第一三端开关器件组包括多个并联连接的第一三端开关器件；
第二三端开关器件组，与所述第一三端开关器件组串联连接，所述第二三端开关器件组包括多个并联连接的第二三端开关器件，所述第一三端开关器件与所述第二三端开关器件的导通条件相反，每个第一三端开关器件对应串联连接一个第二三端开关器件；
多个第一电阻，每对串联连接的第一三端开关器件和第二三端开关器件的连接端连接一个第一电阻，多个第一电阻串联连接至延迟反相器的信号输出端；
第一电容，所述第一电容的一端与所述信号输出端电连接，所述第一电容的另一端接地；
其中，每个第一三端开关器件的控制端接收所述延迟控制信号；每个第二三端开关器件的控制端接收所述延迟控制信号；在每对串联连接的第一三端开关器件和第二三端开关器件中，第一三端开关器件的控制端的延迟控制信号和第二三端开关器件的控制端的延迟控制信号相位相反。
5.根据权利要求4所述的抖频电路，其特征在于，每个所述延迟反相器的延迟时间，基于当前延迟控制电路中的受所述延迟控制信号控制形成通路的第一电容和第一电阻计算得到。
6.根据权利要求4所述的抖频电路，其特征在于，所述第一三端开关器件选用P沟道MOS管，每个所述第一三端开关器件的漏极与所述反相器的输出端电连接；所述第二三端开关器件选用N沟道MOS管，每个所述第二三端开关器件的源极与所述反相器的输出端电连接；第一三端开关器件的控制端和第二三端开关器件的控制端分别为栅极。
7.根据权利要求4所述的抖频电路，其特征在于，所述第一三端开关器件选用PNP管，每个所述第一三端开关器件的集电极与所述反相器的输出端电连接；所述第二三端开关器件选用NPN管，每个所述第二三端开关器件的发射极与所述反相器的输出端电连接；第一三端开关器件的控制端和第二三端开关器件的控制端分别为基极。
8.一种芯片，其特征在于，包括权利要求1至7中任一项所述的抖频电路。
CN202311305379.2A 2023-10-10 2023-10-10 抖频电路和芯片 Pending CN117544139A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311305379.2A CN117544139A (zh) 2023-10-10 2023-10-10 抖频电路和芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311305379.2A CN117544139A (zh) 2023-10-10 2023-10-10 抖频电路和芯片

Publications (1)

Publication Number Publication Date
CN117544139A true CN117544139A (zh) 2024-02-09

Family

ID=89794666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311305379.2A Pending CN117544139A (zh) 2023-10-10 2023-10-10 抖频电路和芯片

Country Status (1)

Country Link
CN (1) CN117544139A (zh)

Similar Documents

Publication Publication Date Title
CN113054950B (zh) 一种张弛振荡器和存储芯片
WO2016141737A1 (zh) 一种采样时钟产生电路及模数转换器
CN115225078B (zh) 电平检测电路和电平转换电路
US6833745B2 (en) Signal generator for charge pump in an integrated circuit
US20180375428A1 (en) Negative charge pump circuit
US11626862B2 (en) Cyclic control of cells of an integrated circuit
CN1295860C (zh) 稳定振荡器
US8026770B2 (en) Relaxation oscillator
CN112953526A (zh) 一种环形振荡电路、方法以及集成芯片
CN114204918A (zh) 一种振荡器
CN112583355A (zh) 高精度张弛振荡器
CN117544139A (zh) 抖频电路和芯片
CN115276615B (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
CN103825555B (zh) 一种振荡电路
CN215072364U (zh) 一种环形振荡电路以及集成芯片
CN108011590A (zh) 一种高精度低功耗rc振荡器
US20190319455A1 (en) Device and method for generating duty cycle
CN111884591A (zh) 一种高精度低温漂的振荡器
JP2000091890A (ja) 発振回路
CN109450411A (zh) 锁存器及其驱动方法和芯片
CN219875490U (zh) 一种多路时序控制电路及多路输出的开关变换器
CN113691220B (zh) 片上低频振荡器
CN114785325B (zh) 一种方波削角电路及显示面板
CN110752826B (zh) 一种外部rc频率可调振荡器
CN116032216B (zh) 一种基于耗尽管的自偏置张弛振荡器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination