CN1175331C - 具有双向电流的电压调节器 - Google Patents
具有双向电流的电压调节器 Download PDFInfo
- Publication number
- CN1175331C CN1175331C CNB02108176XA CN02108176A CN1175331C CN 1175331 C CN1175331 C CN 1175331C CN B02108176X A CNB02108176X A CN B02108176XA CN 02108176 A CN02108176 A CN 02108176A CN 1175331 C CN1175331 C CN 1175331C
- Authority
- CN
- China
- Prior art keywords
- voltage
- operational amplifier
- transistor
- resistance
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
本发明涉及一种电压调节器(regulator)，适用于主动式总线终端器，其包括一电压调整端，一第一运算放大器，其一同相输入端与一参考电压相连接，一第二运算放大器，其一反相输入端与参考电压相连接，一第一晶体管，其一控制栅极与第一运算放大器的一输出端相连接，而一源极与该电压调整端相连接，并经过一反馈回路与第一运算放大器的一反相输入端相连接。第一晶体管与第一运算放大器组成一具有流出电流能力的稳压电路。一第二晶体管，其控制栅极与第二运算放大器的一输出端相连接，而漏极与该电压调整端相连接，并经过同一反馈回路与第二运算放大器的一同相输入端相连接。本发明可避免使用互补式的输出功率晶体管，并避免了贯穿电流的发生。
Description
技术领域
本发明涉及一种电压调节器(voltage regulator)，特别涉及一种提供终端器使用、具有提供双向(bi-directional)电流与使用单一形式输出功率晶体管的电压调节器。
背景技术
电脑***一般会利用电子总线(electronic bus)于不同电脑元件，例如处理器、存储器、输入/输出元件等之间沟通信号。一电脑总线也通常于与电脑元件相连接的元件之间传送位址与控制信号。
一种共通电脑周边界面，例如小型电脑***界面(Small ComputerSystems Interface，SCSI)，可以降低电脑***中输入/输出的阻塞(bottleneck)。但是，当流经SCSI总线的数据速率增加时，与SCSI总线接连的传输线效应会降低数据于总线上的完整；如此，由于数据速率的增加、各SCSI分支(stub)之间的距离增加、在缆线设计上的差异或是其他因素等，使得终端(termination)成为很重要的设计因子。举例来说，由于各SCSI总线上阻抗没有匹配(mismatch)造成欲传输的控制信号被反射而导致信号可能被重复计算；信号反射的原因之一是由于传输线间具有若干阻抗差异时造成阻抗无法匹配。
阻抗失配可以利用总线的终端器(terminator)来解决。终端器可以提供总线信号一终端电阻Rt以匹配传输线的特征阻抗(characteristicimpedance)，也可以提供一终端电压Vo帮助驱动电路以降低总线的驱动负荷，如图1所示。
一般而言，终端器包括被动终端器(passive terminator)与主动终端器(active terminator)。如图2所示为一典型被动终端器100，其提供一等效终端电阻值R1*R2/(R1+R2)和一等效终端电压值VP*R2/(R1+R2)。被动终端器100的缺点之一为功率消耗的问题；因为即使当总线信号线102处于待机时(也就是高阻抗时)，被动终端器100于终端功率线(terminator powerline)106与接地之间提供一固定电流通路，造成持续的功率消耗。
主动终端器，例如图3所示的Boulay终端器200，可以降低因总线上阻抗失配所导致的反射问题。一般而言，目前的主动终端器主要采取补偿压降与维持一固定稳压给终端装置电阻的方式，企图降低反射的问题。在Boulay终端器200中，R提供一终端电阻，而电压调节器(voltage regulator)210提供一终端电压V0。对于高速总线的应用，例如在动态装置重新配置DDR(Dynamic device reconfiguration)动态随机存取存储器DRAM(DynamicRandom Access Memory)中利用的对称驱动器SSTL_2 bus(Stub SeriesTerminated Logic for 2.5 volts)，对于电压调节器210而言，必须具备从一终端电压处流出(sourcing)与吸入(sinking)电流的双向电流能力。一般而言，同步整流交换式电压调节器(synchronous rectified switch moderegulator)具备双向电流能力：然而，它需要较复杂的电路、高价、并且会有切换噪声(switching noise)的缺点。
参照图4为一美国专利，NO.5,945,814，由Covaro所公开的传统具有双向电流能力的线性电压调节器。特别要说明的是，图4为根据Covaro的图5中所标示的元件型号修正过；编号“MMBT3904LTI”与“MJD31C”的双极晶体管为NPN晶体管，而“MJD32C”则为PNP晶体管，三者皆为“ON Semiconductor TM”公司所制造。也就是说，在Covaro的发明中是使用到两种形式(NPN及PNP)的输出功率晶体管。
参照图5为一美国专利，NO.5,608,312，由Wallacc所公开的另一种传统具有双向电流能力的线性电压调节器；对于Wallacc的发明而言其需要使用互补金氧半导体元件(NMOS及PMOS)。但是，在考虑方便制造、备料与成本的观点来看，在线性电压调节器中，只使用单一形式的输出功率元件的金氧半导体，特别是NMOS，是设计上所希望的。
参照图6为一图腾柱式输出电路(totem-pole)形式的输出电压调节器，其只使用到NMOS作为输出功率元件。类似这样的电压调节器加以适当的偏压设定，便可以流出与吸入电流。然而，其缺点为偏压需根据所使用的特定输出功率NMOS的起始电压(threshold voltage)调整，因此设定范围非常狭窄；如此范围狭窄的偏压设定将造成功率NMOS选用的困难；再者，这样的电路设计在功率NMOS特性有所变动时，常无法避免贯穿电流(shoot-throughcurrent)的产生。
根据上述，亟特提出一种应用于主动终端器、其不但具备流出与吸入电流的双向能力，并且只使用单一形式的输出功率晶体管，并容许功率晶体特性有较大的变动。
发明内容
本发明主要目的在于提供一种具有双向电流的电压调节器，适用于终端器，其能够流出电流至总线，也能够从总线吸入电流。
本发明的另一目的在于提供一种具有双向电流的电压调节器，用于终止总线，其只利用单一形式的输出功率晶体管，例如全部的输出功率晶体管皆为NMOS来作为输出功率元件。
本发明的再一目的在于提供一种具有双向电流的电压调节器，其应用于总线的主动终端器的线性电压调节，其可避免贯穿电流，并对于输出功率晶体管的起始电压特性变动有很大的适应能力。
根据以上所述的目的，本发明提供一种电压调节器(voltage regulator)用于终止(terminating)一总线，其至少包括一电压调整端(voltage-regulated terminal)用于提供一调整输出电压给总线终端电阻。一共漏极接法的N型金氧半导体晶体管用于经过电压调整端流出一电流至总线终端电阻，其中共漏极接法的N型金氧半导体晶体管的源极连接至电压调整端，共漏极接法的N型金氧半导体晶体管的栅极用于接收第一运算放大器所推动的控制输出，共漏极接法的N型金氧半导体晶体管具有一正相放大特性。一共源极接法的N型金氧半导体晶体管用于经过电压调整端吸入一电流，其中共源极接法的N型金氧半导体晶体管的漏极连接至电压调整端，共源极接法的N型金氧半导体晶体管的栅极用于接收第二运算放大器所推动的控制输出，共源极接法的N型金氧半导体晶体管具有一反相放大特性。第一运算放大器接成一正相放大器，用于与共漏极接法的N型金氧半导体晶体管形成一正相组合电路。第一运算放大器利用比较一输入参考电压与由电压调整端经反馈回路分压而得的负反馈电压而输出第一运算放大器所推动的控制输出(输入至共漏极接法的N型金氧半导体晶体管)。第二运算放大器接成一反相放大器，用于与共源极接法的N型金氧半导体晶体管形成一正相组合电路，第二运算放大器利用比较输入参考电压与由电压调整端经反馈回路分压而得的负反馈电压而输出第二运算放大器所推动的控制输出(输入至共源极接法的N型金氧半导体晶体管)。
具体地讲，本发明提供一种电压调节器(regulator)，用于主动式总线终端器，其特征在于，该电压调节器至少包括：
一电压调整端(voltage regulated terminal)用于提供一输出调整电压；
一第一运算放大器，该第一运算放大器的一同相输入端与一参考电压相连接；
一第二运算放大器，该第二运算放大器的一反相输入端与该参考电压相连接；
一第一晶体管，该第一晶体管的一控制栅极与该第一运算放大器的一输出端相连接，该第一晶体管的一源极与该电压调整端连接，并经过一反馈回路(feedback network，)与该第一运算放大器的一反相输入端相连接，该第一晶体管与该第一运算放大器组成一具有流出电流能力的稳压电路；及
一第二晶体管，该第二晶体管的一控制栅极与该第二运算放大器的一输出端相连接，该第二晶体管的一漏极与该电压调整端连接，并经过该反馈回路与该第二运算放大器的一同相输入端相连接，该第二晶体管与该第二运算放大器组成一具有吸入电流能力的稳压电路。
所述的电压调节器，还包括一第一偏置电压源(offset voltage)连接于该参考电压与该第一运算放大器的该同相输入端之间，用于输入一第一偏置电压给该第一运算放大器的同相输入端，该第一偏置电压的极性使得该第一运算放大器的同相输入端接收该参考电压减去该第一偏置电压的第一电压值。
所述的电压调节器还包括一第二偏置电压源连接于该参考电压与该第二运算放大器的反相输入端之间，用于输入一第二偏置电压给该第二运算放大器的反相输入端，该第二偏置电压的极性使得该第二运算放大器的反相输入端接收该参考电压增加该第二偏置电压的一第二电压值。
所述的反馈回路还包括：
一第一电阻，该第一电阻的一端连接至该电压调整端，该第一电阻的另一端连接至该第一运算放大器的反相输入端与该第二运算放大器的同相输入端；及
一第二电阻，该第二电阻的一端连接至该第一电阻、该第一运算放大器的反相输端与该第二运算放大器的同相输入端，该第二电阻的另一端接地。
所述的第一晶体管的一漏极与一终端电源(terminator power supply)相连接。
所述的第二晶体管的一源极接地。
所述的第一晶体管的该源极经过该电压调整端，与至少一终端电阻相连接，使得一第一电流从该第一晶体管流出至该终端电阻。
所述的电压调节器还包括该第二晶体管的该漏极经过该电压调整端，与该终端电阻相连接，使得该第二晶体管可从该终端电阻吸入一第二电流。
所述的第一晶体管与该第二晶体管皆为N型金氧半导体或NPN晶体管。
本发明还提供一种电压调节器(voltage regulator)，用于终止(terminating)一总线，该电压调节器至少包括：
一电压调整端(voltage-regulated terminal)用于提供一调整输出电压给总线终端电阻；
一共漏极接法的N型金氧半导体晶体管用于经过该电压调整端流出一第一电流至该总线终端电阻，其中该共漏极接法的N型金氧半导体晶体管的一源极连接至该电压调整端，只有当该调整输出电压小于一第一临界电压时，该共漏极接法的N型金氧半导体晶体管才导通，该共漏极接法的N型金氧半导体晶体管的一栅极用于接收一第一运算放大器所推出的控制输出，该共漏极接法的N型金氧半导体晶体管具有一正相放大特性；
一共源极接法的N型金氧半导体晶体管用于经过该电压调整端吸入一第二电流，其中该共源极接法的N型金氧半导体晶体管的一漏极连接至该电压调整端，只有当该调整输出电压大于一第二临界电压时，该共源极接法的N型金氧半导体晶体管才导通，该共源极接法的N型金氧半导体晶体管的一栅极用于接收一第二运算放大器所推动的控制输出，该共源极接法的N型金氧半导体晶体管具有一反相放大特性；
该第一运算放大器接成一正相放大器，用于与该共漏极接法的N型金氧半导体晶体管形成一第一正相组合电路，该第一运算放大器利用比较一输入参考电压与由该电压调整端经过一反馈回路取得的一负反馈电压而输出该第一运算放大器所推动的控制输出；及
该第二运算放大器接成一反相放大器，用于与该共源极接法的N型金氧半导体晶体管形成一第二正相组合电路，利用比较该输入参考电压与由该电压调整端经过该反馈回路取得的该负反馈电压而输出该第二运算放大器所推动的控制输出。
所述的电压调节器还包括一第一偏置电压源(offset voltage)连接于该参考电压与该第一运算放大器的同相输入端之间，用于输入一第一偏置电压给该第一运算放大器的同相输入端，该第一偏置电压的极性使得该第一运算放大器的同相输入端接收该参考电压减少该第一偏置电压的一电压值。
所述的电压调节器还包括一第二偏置电压源连接于该参考电压与该第二运算放大器的反相输入端之间，用于输入一第二偏置电压给该第二运算放大器的反相输入端，该第二偏置电压的极性使得该第二运算放大器的反相输入端接收该参考电压增加该第二偏置电压的一电压值。
所述的共漏极接法的N型金氧半导体晶体管的漏极与一终端电源(terminator power supply)相连接。
所述的共源极接法的N型金氧半导体晶体管的源极接地。
所述的共漏极接法的N型金氧半导体晶体管的源极经过该电压调整端，与该等总线终端电阻相连接，使得该第一电流从该共漏极接法的N型金氧半导体晶体管流出至该等总线终端电阻。
所述的电压调节器还包括该共源极接法的N型金氧半导体晶体管的漏极经过该电压调整端，与该等总线终端电阻相连接，使得该共源极接法的N型金氧半导体晶体管可从该等总线终端电阻吸入该第二电电流。
所述的反馈回路还包括：
一第一电阻，该第一电阻的一端连接至该电压调整端，该第一电阻的另一端连接至该第一运算放大器的反相输入端与该第二运算放大器的同相输入端；及
一第二电阻，该第二电阻的一端连接至该第一电阻、该第一运算放大器的反相输入端与该第二运算放大器的同相输入端，该第二电阻的另一端接地。
所述的电压调节器还包括一电容与该电压调整端相连接，当该调整输出电压介于该第一临界电压与该第二临界电压之间时，该共漏极接法的N型金氧半导体晶体管与该共源极接法的N型金氧半导体晶体管皆不导通，由该电容提供一交流信号的低阻抗。
所述的第一临界电压值小于该第二临界电压值。
附图说明
图1是传统总线的终端器的电路示意图；
图2是传统总线的被动终端器的电路示意图；
图3是传统总线的主动终端器的电路示意图；
图4是使用于总线的一传统具有双向电流能力的线性调节器的电路示意图；
图5是使用于总线的一传统具有双向电流能力的线性调节器的另一电路示意图；
图6是一传统图腾柱式电压调节器的电路示意图；及
图7是本发明线性电压调节器的电路示意图。
具体实施方式
当本发明以如下的实施例详细描述时、本领域技术人员应当认识到：在不脱离本发明所提出的技术方案中，可以作出若干的修正与替换。所运用来公开的结构或方法并不仅局限于提供总线终端器使用的线性电压调节器元件，还包括其他同等的调节器种类，而附图也是用来加以说明较佳实施例，而非加以限缩本发明范围。
本发明提供一种电压调节器(voltage regulator)，用于终止(terminating)一总线，其至少包括一电压调整端(voltage-regulatedterminal)用于提供一调整输出电压给总线终端电阻。一共漏极接法的N型金氧半导体晶体管(为一流出晶体管)用于经过电压调整端流出一电流至总线终端电阻，其中共漏极接法的N型金氧半导体晶体管的源极连接至电压调整端，共漏极接法的N型金氧半导体晶体管的栅极用于接收第一运算放大器所推动的控制输出，共漏极接法的N型金氧半导体晶体管具有一正相放大特性。一共源极接法的N型金氧半导体晶体管(为一吸入晶体管)用于经过电压调整端自总线终端电阻吸入一电流，其中共源极接法的N型金氧半导体晶体管的漏极连接至电压调整端，共源极接法的N型金氧半导体晶体管的栅极用于接收第二运算放大器所推动的控制输出，共源极接法的N型金氧半导体晶体管具有一反相放大特性。第一运算放大器接成一正相放大器，用于与共漏极接法的N型金氧半导体晶体管形成一正相组合电路。第一运算放大器利用比较一输入参考电压与由电压调整端(经反馈回路分压而得)的负反馈电压而输出第一运算放大器所推动的控制输出(即输入至共漏极接法的N型金氧半导体晶体管)。第二运算放大器接成一反相放大器，用于与共源极接法的N型金氧半导体晶体管形成另一正相组合电路。第二运算放大器利用比较输入参考电压与由电压调整端(经反馈回路分压而得)的负反馈电压而输出第二运算放大器所推动的控制输出(即输入至共源极接法的N型金氧半导体晶体管)。为了避免两个运算放大器随机产生输入偏置电压造成两个N型金氧半导体晶体管同时导通，造成贯穿电流。故在第一运算放大器的一同相输入端与输入参考电压间加入一第一偏置电压，此第一偏置电压的极性为使同相输入端接收输入参考电压减去第一偏置电压的值：另外第一运算放大器的一反相输入端与输入参考电压间加入一第二偏置电压，此第二偏置电压的极性为使反相输入端接收输入参考电压增加第二偏置电压的值，如此使得当调整输出电压小于一第一临界电压时，共漏极接法的N型金氧半导体晶体管才动作；而当调整输出电压大于一第二临界电压时，共源极接法的N型金氧半导体晶体管才动作，其中第二临界电压大于第一临界电压。如此可以避免两个N型金氧半导体晶体管同时动作而造成贯穿电流。
图7显示根据本发明线性调节器的实施例示意图。一第一输出功率元件(output power device)14，例如一N型MOS晶体管的漏极端(drainterminal)连接至一终端电源VP；第一输出功率元件14的栅极端连接至一第一运算放大器10的一输出端；第一输出功率元件14的源极端除了经过终端电阻17(Rt)连接至若干输出线，例如总线线，也利用一反馈回路(feedbacknetwork)连接至第一运算放大器10的反相输入端(inverting inputterminal)；其中反馈回路包括一第一电阻21(R1)与一第二电阻22(R2)。第一电阻21与第二电阻22可视为分压电阻(divider resistors)。
类似的，一第二输出功率元件15，例如一N型MOS晶体管的源极端接地；第二输出功率元件15的栅极端连接至一第二运算放大器11的一输出端；第二输出功率元件15的漏极端除了经过终端电阻17(Rt)连接至若干输出线，例如总线线，也利用同一反馈回路(feedback network)连接至第二运算放大器11的一同相输入端(noninverting input terminal)；其中反馈回路也包括第一电阻21(R1)与第二电阻22(R2)。
特别要强调的是，第一输出功率元件14用于流出一电流给终端电阻17，而第二输出功率元件15则用于吸入从终端电阻17而来的电流，两者属于相同形式的半导体输出功率元件。也就是说，在本发明中只使用一种形式的半导体输出功率元件，举例来说，所有的输出功率元件只利用N型MOS晶体管(NMOS)或是NPN双极晶体管。选用单一形式晶体管的优点是制造商备料可以更有弹性，再者，制造商可以选用成本较少的半导体元件。
再者，于本实施例中，第一运算放大器10的反相输入端连接至第二放大器11的同相输入端；而第一运算放大器10的另一输入端，即同相输入端，经过串联一第一偏置电压源12(offset voltage)连接一参考电压产生器20(reference voltage generator)。第二运算放大器11的另一输入端，即反相输入端，也经过一第二偏置电压源13连接至参考电压产生器20。第一偏置电压源12与第二偏置电压源13能个别提供偏置值(offset value)Voff1与Voff2给第一运算放大器10与第二运算放大器11，通常此两个偏置可经过调整各自的运算放大器本身的输入偏置(input offset)得到，而不需外加电源。在本实施例中，第一运算放大器10的同相输入端得到一较参考电压Vref减少Voff1的电压。而第二运算放大器11的反相输入端得到一较参考电压Vref增加Voff1的电压；Vref增加Voff1皆约在数毫伏特(mV)左右。第一偏置电压源12与第二偏置电压源13的加入具有防止贯穿电流发生的功能。
根据一般反馈理论分析可知：当运算放大器的开路增益(open-loopgain)够大时(通常大于10000)，第一运算放大器10与第一输出功率元件14(共漏极接法的NMOS流出晶体管)的组合可以输出一稳压(Vref-Voff1)×((R1+R2)/R2)(即第一临界电压)。在输出端23的输出电压V0小于(Vref-Voff1)×((R1+R2)/R2)(即第一临界电压)时，第一输出功率元件14可被导通，提供一电流给输出端23以提高输出电压V0。另一情形是，当输出电压V0大于(Vref-Voff1)×((R1+R2)/R2)时，第一运算放大器10的输出为0，第一输出功率元件14则不导通。
另一方面，第二运算放大器11与第二输出功率元件15(共源极接法的NMOS吸入晶体管)的组合可以输出一稳压(Vref-Voff2)×((R1+R2)/R2)(即第二临界电压)。当由终端电阻17流入一电流使得输出端21的输出电压V0大于(Vref-Voff2)×((R1+R2)/R2)(即第二临界电压)时，第二输出功率元件15可被导通，从输出端23吸入一电流以降低输出电压V0。另一情形是，输出电压V0小于(Vref-Voff2)×((R1+R2)/R2)时，第二运算放大器11的输出为0，第二输出功率元件15则不导通。再者，由于(Vref-Voff1)×((R1+R2)/R2)必定小于(Vref-Voff2)×((R1+R2)/R2)，因此第一输出功率元件14与第二输出功率元件15不会，同时导通，如此可防止Vp至地的贯穿电流的产生。
在输出电压V0介于(Vref-Voff2)×((R1+R2)/R2)与(Vref-Voff1)×((R1+R2)/R2)之间的情形时，第一输出功率元件14与第二输出功率元件15都不会导通；此时由一电容器16负责提供电压调整端至地一交流(AC)信号的低阻抗。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的申请专利范围；其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包括本发明的权利要求内。
Claims (11)
1.一种电压调节器(regulator)，用于主动式总线终端器，其特征在于，该电压调节器至少包括：
一电压调整端(voltage regulated terminal)用于提供一输出调整电压；
一第一运算放大器，该第一运算放大器的一同相输入端与一参考电压相连接；
一第二运算放大器，该第二运算放大器的一反相输入端与该参考电压相连接；
一第一晶体管，该第一晶体管的一控制栅极与该第一运算放大器的一输出端相连接，该第一晶体管的一源极与该电压调整端连接，并经过一反馈回路(feedback network，)与该第一运算放大器的一反相输入端相连接，该第一晶体管与该第一运算放大器组成一具有流出电流能力的稳压电路；及
一第二晶体管，该第二晶体管的一控制栅极与该第二运算放大器的一输出端相连接，该第二晶体管的一漏极与该电压调整端连接，并经过该反馈回路与该第二运算放大器的一同相输入端相连接，该第二晶体管与该第二运算放大器组成一具有吸入电流能力的稳压电路。
2.如权利要求1所述的电压调节器，其特征在于，还包括一第一偏置电压源(offset voltage)连接于该参考电压与该第一运算放大器的该同相输入端之间，用于输入一第一偏置电压给该第一运算放大器的同相输入端，该第一偏置电压的极性使得该第一运算放大器的同相输入端接收该参考电压减去该第一偏置电压的第一电压值。
3.如权利要求2所述的电压调节器，其特征在于，还包括一第二偏置电压源连接于该参考电压与该第二运算放大器的反相输入端之间，用于输入一第二偏置电压给该第二运算放大器的反相输入端，该第二偏置电压的极性使得该第二运算放大器的反相输入端接收该参考电压增加该第二偏置电压的一第二电压值。
4.如权利要求1所述的电压调节器，其特征在于所述的反馈回路还包括：
一第一电阻，该第一电阻的一端连接至该电压调整端，该第一电阻的另一端连接至该第一运算放大器的反相输入端与该第二运算放大器的同相输入端；及
一第二电阻，该第二电阻的一端连接至该第一电阻、该第一运算放大器的反相输端与该第二运算放大器的同相输入端，该第二电阻的另一端接地。
5.如权利要求1所述的电压调节器，其特征在于所述的第一晶体管的一漏极与一终端电源(terminator power supply)相连接。
6.如权利要求1所述的电压调节器，其特征在于所述的第二晶体管的一源极接地。
7.如权利要求1所述的电压调节器，其特征在于所述的第一晶体管的该源极经过该电压调整端，与至少一终端电阻相连接，使得一第一电流从该第一晶体管流出至该终端电阻。
8.如权利要求7所述的电压调节器，其特征在于，该第二晶体管的该漏极经过该电压调整端，与该终端电阻相连接，使得该第二晶体管可从该终端电阻吸入一第二电流。
9.如权利要求1所述的电压调节器，其特征在于所述的第一晶体管与该第二晶体管皆为N型金氧半导体或NPN晶体管。
10.一种电压调节器(voltage regulator)，用于终止(terminating)一总线，该电压调节器至少包括：
一电压调整端(voltage-regulated terminal)用于提供一调整输出电压给总线终端电阻；
一共漏极接法的N型金氧半导体晶体管用于经过该电压调整端流出一第一电流至该总线终端电阻，其中该共漏极接法的N型金氧半导体晶体管的一源极连接至该电压调整端，只有当该调整输出电压小于一第一临界电压时，该共漏极接法的N型金氧半导体晶体管才导通，该共漏极接法的N型金氧半导体晶体管的一栅极用于接收一第一运算放大器所推出的控制输出，该共漏极接法的N型金氧半导体晶体管具有一正相放大特性；
一共源极接法的N型金氧半导体晶体管用于经过该电压调整端吸入一第二电流，其中该共源极接法的N型金氧半导体晶体管的一漏极连接至该电压调整端，只有当该调整输出电压大于一第二临界电压时，该共源极接法的N型金氧半导体晶体管才导通，该共源极接法的N型金氧半导体晶体管的一栅极用于接收一第二运算放大器所推动的控制输出，该共源极接法的N型金氧半导体晶体管具有一反相放大特性；
该第一运算放大器接成一正相放大器，用于与该共漏极接法的N型金氧半导体晶体管形成一第一正相组合电路，该第一运算放大器利用比较一输入参考电压与由该电压调整端经过一反馈回路取得的一负反馈电压而输出该第一运算放大器所推动的控制输出；及
该第二运算放大器接成一反相放大器，用于与该共源极接法的N型金氧半导体晶体管形成一第二正相组合电路，利用比较该输入参考电压与由该电压调整端经过该反馈回路取得的该负反馈电压而输出该第二运算放大器所推动的控制输出。
11.如权利要求10所述的电压调节器，其特征在于所述的反馈回路还包括：
一第一电阻，该第一电阻的一端连接至该电压调整端，该第一电阻的另一端连接至该第一运算放大器的反相输入端与该第二运算放大器的同相输入端；及
一第二电阻，该第二电阻的一端连接至该第一电阻、该第一运算放大器的反相输入端与该第二运算放大器的同相输入端，该第二电阻的另一端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB02108176XA CN1175331C (zh) | 2002-03-28 | 2002-03-28 | 具有双向电流的电压调节器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB02108176XA CN1175331C (zh) | 2002-03-28 | 2002-03-28 | 具有双向电流的电压调节器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1448818A CN1448818A (zh) | 2003-10-15 |
| CN1175331C true CN1175331C (zh) | 2004-11-10 |
Family
ID=28680223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB02108176XA Expired - Fee Related CN1175331C (zh) | 2002-03-28 | 2002-03-28 | 具有双向电流的电压调节器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1175331C (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367142C (zh) * | 2003-10-21 | 2008-02-06 | 联发科技股份有限公司 | 可快速终止工作的低噪声稳压电路 |
| US8063694B2 (en) * | 2006-04-28 | 2011-11-22 | Micro Motion, Inc. | Bus loop power interface and method |
| KR100812086B1 (ko) | 2006-11-30 | 2008-03-07 | 동부일렉트로닉스 주식회사 | 반도체 소자의 전압조절장치 |
| DE102013219173B4 (de) * | 2013-09-24 | 2016-03-03 | Siemens Aktiengesellschaft | Spannungsversorgung für elektrische Fokussierung von Elektronenstrahlen |
| JP6624979B2 (ja) * | 2016-03-15 | 2019-12-25 | エイブリック株式会社 | ボルテージレギュレータ |
| CN108227800B (zh) * | 2016-12-09 | 2024-06-14 | 兆易创新科技集团股份有限公司 | 一种稳压电路 |
-
2002
- 2002-03-28 CN CNB02108176XA patent/CN1175331C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1448818A (zh) | 2003-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1023955C (zh) | 有延滞的低功率、ttl电平cmos输入缓冲器 | |
| CN1214530C (zh) | 用于低压接口的高速输入缓冲器电路 | |
| CN1285170C (zh) | 双栅极晶体管恒流互补金属氧化物半导体输出驱动电路 | |
| US6424206B2 (en) | Input circuit and output circuit | |
| CN1582419A (zh) | 稳压器 | |
| CN1062246A (zh) | 差分读出放大器 | |
| CN1561577A (zh) | 半导体集成电路 | |
| EP1099306A1 (en) | A high-voltage level tolerant transistor circuit | |
| US6433521B1 (en) | Source and sink voltage regulator using one type of power transistor | |
| CN1499328A (zh) | 漏电流补偿装置及漏电流补偿方法 | |
| CN112564689B (zh) | 多协议io复用电路 | |
| CN1175331C (zh) | 具有双向电流的电压调节器 | |
| JPH0436606B2 (zh) | ||
| CN1196142A (zh) | 通用的发送器装置 | |
| CN1232318A (zh) | 半导体集成电路器件 | |
| EP1032132A1 (en) | An output buffer for a low voltage differential signaling receiver | |
| JP2941579B2 (ja) | ２乗則クランプ回路 | |
| JPH01226204A (ja) | 非対称差動増幅器 | |
| JP3498843B2 (ja) | データ伝送装置 | |
| US6377089B1 (en) | Output driver | |
| US6621329B2 (en) | Semiconductor device | |
| CN1093339C (zh) | 半导体器件及其输出电路 | |
| US7812638B2 (en) | Input output device for mixed-voltage tolerant | |
| US6552569B2 (en) | Dual purpose low power input circuit for a memory device interface | |
| US6329837B1 (en) | Termination circuits and methods therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041110 |