CN117519403A - 一种带隙基准电路以及电子设备 - Google Patents

一种带隙基准电路以及电子设备 Download PDF

Info

Publication number
CN117519403A
CN117519403A CN202410018821.1A CN202410018821A CN117519403A CN 117519403 A CN117519403 A CN 117519403A CN 202410018821 A CN202410018821 A CN 202410018821A CN 117519403 A CN117519403 A CN 117519403A
Authority
CN
China
Prior art keywords
transistor
current
electrode
electrically connected
pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410018821.1A
Other languages
English (en)
Other versions
CN117519403B (zh
Inventor
汤衡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Shanhai Semiconductor Technology Co ltd
Original Assignee
Shenzhen Shanhai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Shanhai Semiconductor Technology Co ltd filed Critical Shenzhen Shanhai Semiconductor Technology Co ltd
Priority to CN202410018821.1A priority Critical patent/CN117519403B/zh
Publication of CN117519403A publication Critical patent/CN117519403A/zh
Application granted granted Critical
Publication of CN117519403B publication Critical patent/CN117519403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本申请涉及一种带隙基准电路以及电子设备。该带隙基准电路包括：电流生成模块，被配置为生成正温度系数电流和负温度系数电流，正温度系数电流和负温度系数电流用于补偿带隙基准电路中晶体管电压随温度变化对应的线性项电流；以及温度补偿模块，包括第一支路和第二支路，温度补偿模块被配置为基于流经第一支路的电流和流经第二支路的电流确定高阶温度补偿电流，高阶温度补偿电流用于补偿晶体管电压随温度变化对应的非线性项电流。本申请公开的带隙基准电路能够自适应的补偿晶体管电压随温度变化对应的非线性项电流，从而获得较低的温度系数。不仅使得带隙基准电路设计简单，成本低，易于集成，而且带隙基准电路输出的参考电压更加稳定，精度更高。

Description

一种带隙基准电路以及电子设备
技术领域
本申请涉及一种电路，特别地涉及一种带隙基准电路以及电子设备。
背景技术
带隙基准电路（BGR, Bandgap Reference）是大多数模拟集成电路和混合信号***的重要组成部分。由于带隙基准电路的输出参考电压准确稳定，所以在电源管理集成电路、模数转换器、线性调整器和存储器等不同芯片中被广泛应用。例如，带隙基准电路能够产生高于1.2 V的输出参考电压。由此，带隙基准电路在过去几年得到了广泛的发展与应用。
然而，影响带隙基准电路的输出参考电压的精度的因素有很多。例如：双极结型晶体管（BJT）的温度与发射极和基极电压的非线性关系、运算放大器的输入失调电压和过程变异等。这些因素对于带隙基准电路的影响也是不同的，温度与发射极和基极电压的非线性关系使得带隙基准源的输出参考电压随温度变化呈现出凹形或凸形，而运算放大器的输入失调电压会导致输出参考电压的漂移。为了在较宽的温度范围内获得更高的电压输出精度，需采用温度补偿来抵消发射极和基极电压随温度变化的非线性关系。近年来，BGR的温度补偿的技术广泛被提及。例如，基于开关电容来抵消发射极和基极电压随温度变化的非线性关系，但这可能因工艺的变化引入额外的误差。又例如，利用曲线分段补偿法来抵消发射极和基极电压随温度的非线性关系，但这种方法受限于电阻随不同材料的变化不同，很难得到高精度的BGR。因此，需要设计一种电路简单、输出稳定的BGR具有重要的研究价值和实际应用意义。
发明内容
针对现有技术中存在的技术问题，本申请提出了一种带隙基准电路。该带隙基准电路包括：电流生成模块，被配置为生成正温度系数电流和负温度系数电流，所述正温度系数电流和所述负温度系数电流用于补偿所述带隙基准电路中晶体管电压随温度变化对应的线性项电流；以及温度补偿模块，包括：第一支路，所述第一支路至少包括第一晶体管301、第三晶体管303，所述第一晶体管301、所述第三晶体管303串联电连接；第二支路，所述第二支路至少包括第二晶体管302、第四晶体管304、第五晶体管305；所述第一晶体管301的控制极分别与所述第二晶体管302的控制极、所述第一晶体管301的第二极电连接，所述第一晶体管301的第一极与所述第三晶体管303的第二极电连接；所述第三晶体管303的控制极分别与所述第四晶体管304的控制极、所述第三晶体管303的第二极电连接，所述第三晶体管303的第一极接地；所述第二晶体管302的第一极与所述第四晶体管304的第二极电连接，所述第四晶体管304的第一极接地；所述第二晶体管302的第一极还与所述第五晶体管305的控制极电连接，所述第五晶体管305的第一极接地；所述第一支路被配置为接收所述正温度系数电流，并基于所述正温度系数电流确定流经所述第一支路的电流；所述第二支路被配置为接收所述负温度系数电流，并至少基于所述正温度系数电流、所述负温度系数电流确定流经所述第二支路的电流；所述温度补偿模块被配置为基于流经所述第一支路的电流和流经所述第二支路的电流确定高阶温度补偿电流，所述高阶温度补偿电流用于补偿所述晶体管电压随温度变化对应的非线性项电流。
特别的，该带隙基准电路还包括：
电流电压转换模块，被配置为基于所述正温度系数电流、所述负温度系数电流以及所述高阶温度补偿电流生成参考电压。
特别的，所述电流生成模块包括：
正温度电流生成模块，被配置为生成所述正温度系数电流；
负温度电流生成模块，被配置为生成所述负温度系数电流；
其中，所述正温度系数电流与所述负温度系数电流的叠加结果用于补偿所述晶体管电压随温度变化对应的线性项电流。
特别的，所述第一支路还包括正温度电流复制模块，所述正温度电流复制模块被配置为接收并复制所述正温度系数电流，所述正温度电流生成模块与所述正温度电流复制模块电连接，所述正温度电流复制模块与所述第一晶体管301的第二极电连接；
所述第二支路还包括负温度电流复制模块，所述负温度电流复制模块被配置为接收并复制所述负温度系数电流，所述负温度电流生成模块与所述负温度电流复制模块电连接，所述负温度电流复制模块与所述第二晶体管302的第一极电连接。
特别的，所述负温度电流复制模块包括第六晶体管306、第七晶体管307、第八晶体管308；
所述第六晶体管306的控制极与所述负温度电流生成模块电连接，所述第六晶体管306的第一极与供电源电连接，所述第六晶体管306的第二极与所述第七晶体管307的第二极电连接，所述第六晶体管306被配置为接收并复制所述负温度系数电流；
所述第七晶体管307的控制极分别与所述第八晶体管308的控制极、所述第七晶体管307的第二极电连接，所述第七晶体管307的第一极接地；
所述第八晶体管308的第二极分别与所述第二晶体管302的第一极、所述第四晶体管304的第二极、以及所述第五晶体管305的控制极电连接，所述第八晶体管308的第一极接地。
特别的，所述正温度电流复制模块包括第九晶体管309，所述第九晶体管309的控制极与所述正温度电流生成模块电连接，所述第九晶体管309的第一极与供电源电连接，所述第九晶体管309的第二极与所述第一晶体管301的第二极电连接，所述第九晶体管309被配置为接收并复制所述正温度系数电流。
特别的，所述第二支路还包括第十晶体管310，所述第十晶体管310的第一极与供电源电连接，所述第十晶体管310的第二极、所述第十晶体管310的控制极分别与所述第二晶体管302的第二极电连接。
特别的，所述温度补偿模块还包括：
第三支路，所述第三支路包括成对电连接的第十一晶体管311和第十二晶体管312，成对电连接的第十三晶体管313和第十四晶体管314；
其中，所述第十一晶体管311的控制极分别与所述第十二晶体管312的控制极、所述第十一晶体管311的第二极电连接，所述第十一晶体管311的第二极与所述第五晶体管305的第二极电连接，所述第十一晶体管311的第一极与供电源电连接，所述第十二晶体管312的第一极与所述供电源电连接；
所述第十三晶体管313的控制极分别与所述第十四晶体管314的控制极、所述第十三晶体管313的第二极电连接，所述第十三晶体管313的第二极与所述第十二晶体管312的第二极电连接，所述第十四晶体管314的第二极与所述电流电压转换模块电连接，所述第十三晶体管313的第一极、所述第十四晶体管314的第一极接地。
特别的，所述第一晶体管301、所述第二晶体管302为场效应晶体管，所述场效应晶体管的控制极为栅极，所述场效应晶体管的第一极为源极，所述场效应晶体管的第二极为漏极；
所述第三晶体管303、所述第四晶体管304、所述第五晶体管305为双极结型晶体管，所述双极结型晶体管的控制极为基极，所述双极结型晶体管的第一极为发射极，所述双极结型晶体管的第二极为集电极。
本申请还提供了一种电子设备，包括如前任一所述的电路。
本申请公开的带隙基准电路能够自适应的补偿晶体管电压随温度变化对应的非线性项电流，从而获得较低的温度系数。不仅使得带隙基准电路设计简单，成本低，易于集成，而且带隙基准电路输出的参考电压更加稳定，精度更高。
附图说明
下面，将结合附图对本申请的优选实施方式进行进一步详细的说明，其中：
图1是传统的利用温度补偿电路对带隙基准电路进行温度补偿的电路图；示意图；
图2是根据本申请的一个实施例的带隙基准电路的示意性框图；以及
图3是根据本申请的一个实施例的带隙基准电路的示意性电路图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结构、逻辑或者电性的改变。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。对于附图中的各单元之间的连线，仅仅是为了便于说明，其表示至少连线两端的单元是相互通信的，并非旨在限制未连线的单元之间无法通信。另外，两个单元之间线条的数目旨在表示该两个单元之间通信至少所涉及的信号数或至少具备的输出端，并非用于限定该两个单元之间只能如图中所示的信号来进行通信。
晶体管可指任何结构的晶体管，例如场效应晶体管(FET)或者双极型晶体管(BJT)。当晶体管为场效应晶体管时，根据沟道材料不同，可以是氢化非晶硅、金属氧化物、低温多晶硅、有机晶体管等。根据载流子是电子或空穴，可以分为N型晶体管和P型晶体管，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，控制极或第三极可以为栅极；当晶体管为双极型晶体管时，其控制极是指双极型晶体管的基极，第一极可以为双极型晶体管的发射极，对应的第二极可以为双极型晶体管的集电极，控制极或第三极可以为基极。晶体管可以采用非晶硅、多晶硅、氧化物半导体、有机半导体、NMOS/PMOS工艺或者CMOS工艺来制造。
下文以一种带隙基准电路为例进行说明，且本申请实施例中晶体管的漏极和源极可以根据晶体管偏置状态的不同而变化。但是，并不能认为本申请例只能局限应用该带隙基准电路实现。
如上文所说明的，需要采用温度补偿来抵消发射极和基极电压随温度变化的非线性关系，才能解决带隙基准电路输出的参考电压的精度不高，温度系数较差的问题。如图1所示，示出了传统方案中利用温度补偿电路对带隙基准电路进行温度补偿的电路100。在图1中，传统的带隙基准电路110包括电阻R1101、电阻R2102、电阻RREF1 103、电阻RREF2104、晶体管M1111、晶体管M2112、晶体管M3113、晶体管M4114、晶体管M5115、晶体管Q1116、晶体管Q2117、放大器A1118和放大器A2119。
作为示例，晶体管M1111~晶体管M5115可以是金属-氧化物-半导体场效应晶体管(MOSFET)，晶体管Q1116、晶体管Q2117可以是双极型晶体管(BJT)。以下将按照晶体管M1111~晶体管M5115是金属-氧化物-半导体场效应晶体管，晶体管Q1116、晶体管Q2117是双极型晶体管来进行描述。
如图1所示，第一支路可以包括晶体管M1111、晶体管Q1116、晶体管M2112、晶体管Q2117、电阻R1101。晶体管M1111、晶体管Q1116串联，晶体管M2112、电阻R1101、晶体管Q2117按序串联。晶体管M1111的栅极与晶体管M2112的栅极电连接，晶体管M1111的源极、晶体管M2112的源极电连接供电源VDD，晶体管M1111的漏极电连接晶体管Q1116的发射极，晶体管Q1116的基极、集电极接地。晶体管M2112的漏极电连接电阻R1101的一端，电阻R1101的另一端电连接晶体管Q2117的发射极，晶体管Q2117的基极、集电极接地。放大器A1118的正向输入端电连接至电阻R1101和晶体管M2112的漏极的连线，放大器A1118的反向输入端电连接至晶体管M1111的漏极和晶体管Q1116的发射极的连线，放大器A1118的输出端电连接至晶体管M1111的栅极和晶体管M2112的栅极连线上。放大器A1118的输出端的电压表示为VP。
通过运算放大器放大器A1118钳位电压使得电阻R1101两端电压为：
（1）
流经电阻R1101支路上的电流为正温度系数电流：
（2）
其中，=/>，VT是热电压，/>为热力学温度（开氏温度），单位是K，/>=/>+273，/>为摄氏温度，/>是电子的电荷量,/>为玻耳兹曼常数；/>为晶体管Q1116和晶体管Q2117的个数比。第二支路可以包括电阻R2102、晶体管M4114。电阻R2102和晶体管M4114串联电连接，晶体管M4114的源极电连接供电源VDD，晶体管M4114的漏极电连接电阻R2102的一端，电阻R2102的另一端接地。放大器A2119的正向输入端电连接在晶体管M4114的漏极与电阻R2102的一端的连线上，放大器A2119的反向输入端电连接在晶体管M1111的漏极与晶体管Q1116的发射极的连线上，晶体管Q1116的基极、集电极接地。放大器A2119的输出端与晶体管M4114的栅极电连接。放大器A2119的输出端的电压表示为VC。
第三支路可以包括晶体管M3113、晶体管M5115、电阻RREF1103 、电阻RREF2104。晶体管M4114的栅极还与晶体管M5115的栅极电连接，晶体管M5115的源极电连接供电源VDD，晶体管M5115的漏极电连接电阻RREF2104的一端。晶体管M2112的栅极还与晶体管M3113的栅极电连接，晶体管M3113的源极电连接供电源VDD，晶体管M3113的漏极电连接电阻RREF2104的一端。电阻RREF1 103、电阻RREF2104是电流电压转换电阻，电阻RREF1103与电阻RREF2104串联电连接，电阻RREF2104的一端与晶体管M3113和晶体管M5115电连接，RREF1103的一端接地。连接在晶体管M5115和晶体管M3113的漏极与电阻R2102的一端的连线上的电压为基准电压VREF。
通过运算放大器A2119钳位电压，使得电阻R2102两端电压为；
流经电阻R2102支路上的电流为负温度系数电流：
（3）
BJT的基极-发射极电压不是温度的纯粹线性函数，基极-发射极电压/>随温度/>变化的关系可表示为：
（4）
其中，是参考温度/>下的硅带隙电压，ξ是集电极电流与温度/>相关的阶数，η是与工艺有关的常数，/>是热电压，/>是基极-发射极电压/>与温度/>的一阶项（一阶项又称为线性项），/>是基极-发射极电压/>与温度/>的高阶项（高阶项又称为非线性项）。在这个方程中，可以通过将/>和/>相加来补偿基极-发射极电压/>与温度/>的一阶项。而如何更好的补偿基极-发射极电压/>与温度/>的高阶项成为带隙基准电路输出稳定的参考电压的关键。
如图1所示，传统方案中，在带隙基准电路110之外设计温度补偿电路120。温度补偿电路120可以被配置为根据不同温度范围确定对应的补偿电流，输入补偿电流至带隙基准电路110，进而抵消基极-发射极电压/>与温度/>的高阶项。然而，这样的传统方案，不同温度范围对应的补偿电流/>不能精确的抵消基极-发射极电压/>与温度/>的高阶项，导致带隙基准电路输出的参考电压精度较低，温度系数较差，而且，电路设计复杂、成本高。
为了解决带隙基准电路输出的参考电压精度低，温度系数较差的问题，本申请提出一种带隙基准电路。在本申请提出的带隙基准电路，包括电流生成模块，该电流生成模块被配置为生成正温度系数电流和负温度系数电流，正温度系数电流和负温度系数电流用于补偿带隙基准电路中晶体管电压随温度变化对应的线性项电流。带隙基准电路还包括温度补偿模块，该温度补偿模块包括：第一支路，第一支路至少包括第一晶体管301、第三晶体管303，第一晶体管301、第三晶体管303串联电连接；第二支路，第二支路至少包括第二晶体管302、第四晶体管304、第五晶体管305；第一晶体管301的控制极分别与第二晶体管302的控制极、第一晶体管301的第二极电连接，第一晶体管301的第一极与第三晶体管303的第二极电连接；第三晶体管303的控制极分别与第四晶体管304的控制极、第三晶体管303的第二极电连接，第三晶体管303的第一极接地；第二晶体管302的第一极与第四晶体管304的第二极电连接，第四晶体管304的第一极接地；第二晶体管302的第一极还与第五晶体管305的控制极电连接，第五晶体管305的第一极接地。第一支路被配置为接收正温度系数电流，并基于正温度系数电流确定流经第一支路的电流；第二支路被配置为接收负温度系数电流，至少基于正温度系数电流、负温度系数电流确定流经第二支路的电流；温度补偿模块被配置为基于流经第一支路的电流和流经第二支路的电流确定高阶温度补偿电流，高阶温度补偿电流用于补偿晶体管电压随温度变化对应的非线性项电流。
依据温度补偿模块的电路结构，温度补偿模块根据正温度系数电流确定流经第一支路的电流，至少基于正温度系数电流、负温度系数电流确定流经第二支路的电流，以及基于流经所述第一支路的电流和流经所述第二支路的电流确定高阶温度补偿电流，高阶温度补偿电流自适应的补偿晶体管电压随温度变化对应的非线性项电流，获得较低的温度系数，从而得到稳定的随温度变化非常小的电流。补偿后的电流通过电流电压转换，得到随温度变化非常小，能够输出精确、稳定的参考电压。以此方式，带隙基准电路不仅没有额外增加电流补偿电路，使得带隙基准电路设计简单，成本低，易于集成，温度系数较小，而且带隙基准电路输出的参考电压更加稳定，精度更高。
下面结合附图来描述本申请的实施例。
图2所示为根据本申请一个实施例的带隙基准电路200的示意性框图。
如图2所示，带隙基准电路200包括电流生成模块，该电流生成模块被配置为生成正温度系数电流和负温度系数电流，正温度系数电流和负温度系数电流用于补偿带隙基准电路中晶体管电压随温度变化对应的线性项电流。进一步的，如图2所示，电流生成模块可以包括：正温度电流生成模块220，正温度电流生成模块220被配置为生成正温度系数电流；负温度电流生成模块230，该负温度电流生成模块230被配置为生成负温度系数电流。其中，正温度系数电流与负温度系数电流的叠加结果用于补偿晶体管电压随温度变化对应的线性项电流。
带隙基准电路200还包括温度补偿模块210，温度补偿模块210可以被配置为至少基于正温度系数电流和负温度系数电流确定高阶温度补偿电流，高阶温度补偿电流用于补偿晶体管电压随温度变化对应的非线性项电流。带隙基准电路200还包括电流电压转换模块240，电流电压转换模块240被配置为基于正温度系数电流、负温度系数电流以及高阶温度补偿电流生成参考电压。正温度电流生成模块220的输出端、负温度电流生成模块230的输出端分别与温度补偿模块210的输入端电连接，温度补偿模块210的输出端与电流电压转换模块240的输入端电连接。正温度电流生成模块220的输出端、负温度电流生成模块230的输出端还与电流电压转换模块240的输入端电连接。
作为示例，这里的晶体管电压可以是BJT的基极和发射极的电压。正温度电流生成模块220生成的正温度系数电流/>和负温度电流生成模块230生成的负温度系数电流/>，二者相加来补偿/>随温度变化对应的线性项电流。具体的生成/>和/>可以参考图1示例的公式（2）和公式（3）。温度补偿模块210接收正温度系数电流/>和负温度系数电流/>和/>确定出适当的高阶温度补偿电流/>，来补偿/>随温度变化对应的非线性项电流，得到随温度变化非常小的电流。也就是说，/>和/>中包含有/>随温度变化对应的非线性项电流，通过确定的高阶温度补偿电流/>来抵消/>随温度变化对应的非线性项电流，得到补偿后的电流，补偿后的电流可以用公式/>来表示。电流电压转换模块240基于补偿后的电流/>生成稳定的参考电压：/>。
上文参考图2从电流的角度阐述了带隙基准电路的高阶温度补偿原理。以下将结合图3的带隙基准电路300的示意性电路图，具体描述如何基于正温度系数电流和负温度系数电流/>确定高阶温度补偿电流/>。
图3所示为根据本申请一个实施例的带隙基准电路300的示意性电路图。带隙基准电路300可以包括正温度电流生成模块320、负温度电流生成模块330、电流电压转换模块340、温度补偿模块350。
根据一个实施例，正温度电流生成模块320可以被配置为生成正温度系数电流，负温度电流生成模块330可以被配置为生成负温度系数电流，其中，正温度系数电流与负温度系数电流的叠加结果用于补偿晶体管电压随温度变化对应的线性项电流。
作为示例，正温度电流生成模块320、负温度电流生成模块330的电路布局可以参考图1所示。具体而言，正温度电流生成模块320可以包括电阻R1321、放大器A1323、晶体管M1325、晶体管M2326、晶体管Q1327、晶体管Q2328。负温度电流生成模块330可以包括电阻R2322、晶体管M4329、放大器A2324。放大器A1323的输出端的电压表示为VP，放大器A2324的输出端的电压表示为VC。正温度电流生成模块320、负温度电流生成模块330中的具体电路布局方式可以参考图1，在此不再赘述。应该理解，本申请的范围并不局限于此。
例如，正温度电流生成模块320生成正温度系数电流，正温度系数电流可以是流经电阻R1321支路上的电流：，其中通过运算放大器放大器A1323钳位电压使得电阻R1321两端电压/>为：/>，/>为晶体管Q1327和晶体管Q2328的个数比。
负温度电流生成模块330生成负温度系数电流，负温度系数电流可以是流经电阻R2322支路上的电流：，其中电阻R2322两端电压为/>。
根据一个实施例，为了解决运算放大器的输入失调电压会导致输出参考电压的漂移的问题，减小放大器失调电压对输出电流的影响，例如，减小运算放大器A1323失调电压对输出电流的影响，本实施例中，运算放大器A1323的差分输入对管采用尺寸偏大的晶体管，以减小运算放大器的失调电压。
根据一个实施例，电流电压转换模块340可以被配置为基于正温度系数电流、负温度系数电流以及高阶温度补偿电流生成参考电压。
作为示例，如图3所示，电流电压转换模块340可以包括晶体管M3331、晶体管M5332、输出电阻333。晶体管M3331的控制极与晶体管M1325的控制极电连接，晶体管M3331的第一极与供电源VDD电连接，晶体管M3331的第二极与输出电阻/>333的一端电连接。晶体管M5332的控制极与晶体管M4329的控制极电连接，晶体管M5332的第一极与供电源VDD电连接，晶体管M5332的第二极与输出电阻/>333的一端电连接。输出电阻/>333的另一端接地。
应该理解，本申请的正温度电流生成模块320、负温度电流生成模块330、电流电压转换模块340的电路布局方式并不局限于图3实施例所示出的电路布局方式。在不违背本申请原理的前提下，可以对正温度电流生成模块320、负温度电流生成模块330、电流电压转换模块340的内部电路中的晶体管、电阻、放大器的类型、数目、电连接关系进行任意合适的修改或者调整。
以下将介绍本实施例提供的温度补偿模块350的电路布局，为便于讨论，在介绍温度补偿模块350过程中所涉及到的正温度电流生成模块320、负温度电流生成模块330、电流电压转换模块340的电路布局将参考图1的电路布局。
根据一个实施例，如图3所示，温度补偿模块350至少可以包括第一晶体管M11301、第二晶体管M12302、第三晶体管Q3303、第四晶体管Q4304、第五晶体管Q5305。具体而言，温度补偿模块350可以包括第一支路和第二支路。第一支路至少包括第一晶体管M11301、第三晶体管Q3303，第一晶体管M11301、第三晶体管Q3303串联电连接。第二支路至少包括第二晶体管M12302、第四晶体管Q4304、第五晶体管Q5305。
第一晶体管M11301的控制极分别与第二晶体管M12302的控制极、第一晶体管M11301的第二极电连接，第一晶体管M11301的第一极与第三晶体管Q3303的第二极电连接；第三晶体管Q3303的控制极分别与第四晶体管Q4304的控制极、第三晶体管Q3303的第二极电连接，第三晶体管Q3303的第一极接地；第二晶体管M12302的第一极与第四晶体管Q4304的第二极电连接，第四晶体管Q4304的第一极接地；第二晶体管M12302的第一极还与第五晶体管Q5305的控制极电连接，第五晶体管Q5305的第一极接地。
第一支路被配置为接正温度系数电流，并基于正温度系数电流确定流经第一支路的电流；第二支路被配置为接收负温度系数电流，并至少基于正温度系数电流、负温度系数电流确定流经第二支路的电流；温度补偿模块被配置为基于流经第一支路的电流和流经第二支路的电流确定高阶温度补偿电流，高阶温度补偿电流用于补偿晶体管电压随温度变化对应的非线性项电流。
作为示例，第一晶体管M11301、第二晶体管M12302可以为场效应晶体管，例如MOS晶体管，这些场效应晶体管的控制极为栅极，场效应晶体管的第一极为源极，场效应晶体管的第二极为漏极。第三晶体管Q3303、第四晶体管Q4304、第五晶体管Q5305可以为双极结型晶体管，这些双极结型晶体管的控制极为基极，双极结型晶体管的第一极为发射极，双极结型晶体管的第二极为集电极。
根据一个实施例，第一支路还包括正温度电流复制模块315。正温度电流复制模块315可以被配置为接收并复制正温度系数电流，正温度电流复制模块315与正温度电流生成模块320电连接，正温度电流复制模块315与第一晶体管M11301的第二极电连接。第二支路还包括负温度电流复制模块316。负温度电流复制模块316可以被配置为接收并复制负温度系数电流，负温度电流复制模块316与负温度电流生成模块330电连接，负温度电流复制模块316与第二晶体管M12302的第一极电连接。
作为示例，正温度电流复制模块315可以按照适当的电流镜复制参数复制正温度系数电流。类似的，负温度电流复制模块316可以按照适当的电流镜复制参数复制负温度系数电流/>。这样的电流镜复制参数由正温度电流复制模块315所包含的晶体管的尺寸、负温度电流复制模块316所包含的晶体管的尺寸来确定，本申请的范围在此方面不做具体限定。这部分内容将在下文中进行详细的解释。
继续参考图3，根据一个实施例，负温度电流复制模块316可以包括第六晶体管M6306、第七晶体管M7307、第八晶体管M8308。第六晶体管M6306的控制极与负温度电流生成模块312电连接，第六晶体管M6306的第一极与供电源VDD电连接，第六晶体管M6306的第二极与第七晶体管M7307的第二极电连接。第七晶体管M7307的控制极分别与第八晶体管M8308的控制极、第七晶体管M7307的第二极电连接，第七晶体管M7307的第一极接地。第八晶体管M8308的第二极分别与第二晶体管M12302的第一极、第四晶体管Q4304的第二极、以及第五晶体管Q5305的控制极电连接，第八晶体管M8308的第一极接地。
具体地，第六晶体管M6306的控制极可以与负温度电流生成模块330中的晶体管M4329的控制极电连接。作为示例，第六晶体管M6306、第七晶体管M7307、第八晶体管M8308可以为场效应晶体管，第六晶体管M6306、第七晶体管M7307、第八晶体管M8308的控制极为栅极，第一极为源极，第二极为漏极。第六晶体管306被配置为接收并复制负温度系数电流。
应当理解，虽然在图3的示例中，负温度电流复制模块316可以包括第六晶体管M6306、第七晶体管M7307、第八晶体管M8308三个晶体管，但这仅仅是示例性的，负温度电流复制模块316还可以包括其他任意适当数目、尺寸的晶体管或任意形式的电流镜结构。例如，使用共源共栅电流镜进行电流的复制本申请在此方面不受限制。
根据一个实施例，正温度电流复制模块315可以包括第九晶体管M9309，第九晶体管M9309的控制极与正温度电流生成模块320电连接，第九晶体管M9309的第一极与供电源VDD电连接，第九晶体管M9309的第二极与第一晶体管M11301的第二极电连接。第九晶体管309被配置为接收并复制正温度系数电流。
具体地，第九晶体管M9309的控制极可以与正温度电流生成模块320中的晶体管M2326的控制极电连接。作为示例，第九晶体管M9309可以为场效应晶体管，第九晶体管M9309的控制极为栅极，第九晶体管M9309的第一极为源极，第九晶体管M9309的第二极为漏极。
应当理解，虽然在图3的示例中，正温度电流复制模块315可以包括第九晶体管M9309，但这仅仅是示例性的，正温度电流复制模块315还可以包括其他任意适当数目、尺寸的晶体管或任意形式的电流镜结构。例如，使用共源共栅电流镜进行电流的复制，本申请在此方面不受限制。
继续参考图3，在第二支路中，为了给第二晶体管M12302的第二极提供合适的电压，第二晶体管M12302的第二极与供电源VDD之间还可以增加适当数目、尺寸的晶体管、或者电阻。本申请对第二支路增加的晶体管的数目、类型不做具体限定，只要满足第一晶体管M11301的控制极和第一极电压与第三晶体管Q3303的控制极和第一极电压之和，与第二晶体管M12302的控制极和第一极电压与第五晶体管Q5305的控制极和第一极电压之和相等。
根据一个实施例，第二支路还可以包括第十晶体管M10310，第十晶体管M10310的第一极与供电源VDD电连接，第十晶体管M10310的第二极、第十晶体管M10310的控制极分别与第二晶体管M12302的第二极电连接。
根据一个实施例，温度补偿模块350还包括第三支路，第三支路包括成对电连接的第十一晶体管M13311和第十二晶体管M14312，成对电连接的第十三晶体管M15313和第十四晶体管M16314。第十一晶体管M13311的控制极分别与第十二晶体管M14312的控制极、第十一晶体管M13311的第二极电连接，第十一晶体管M13311的第二极和第五晶体管Q5305的第二极电连接，第十一晶体管M13311的第一极与供电源VDD电连接，第十二晶体管M14312的第一极与供电源VDD电连接。
第十三晶体管M15313的控制极分别与第十四晶体管M16314的控制极、第十三晶体管M15313的第二极电连接，第十三晶体管M15313的第二极与第十二晶体管M14312的第二极电连接，第十三晶体管M15313的第一极接地；第十四晶体管M16314的第二极与电流电压转换模块340电连接，第十四晶体管M16314的第一极接地。
作为示例，第十一晶体管M13311、第十二晶体管M14312、第十三晶体管M15313、第十四晶体管M16314可以是场效应晶体管，例如MOS晶体管，场效应晶体管的第一极是源极，第二极是漏极，控制极是栅极。
应当理解，虽然在图3的示例中，由第十一晶体管M13311、第十二晶体管M14312、第十三晶体管M15313、第十四晶体管M16314组成第三支路结构，但这仅仅是示例性的，第三支路还可以用其他任意适当数目、尺寸的晶体管来组成，本申请在此方面不受限制。
以上介绍了构成温度补偿模块350的电路布局，本实施例主要通过这样的电路布局确定出高阶温度补偿电流。
本申请还提供了一种带隙基准电路的高阶温度补偿方法。以下步骤只是为了说明而安排，并不代表在操作上必然的先后顺序。该高阶温度补偿方法可以适用于上文所述的带隙基准电路。
在步骤401，温度补偿模块350获取电流生成模块生成的正温度系数电流和负温度系数电流，正温度系数电流和负温度系数电流用于补偿带隙基准电路中晶体管电压随温度变化对应的线性项电流。
在步骤402，温度补偿模块350基于正温度系数电流确定流经第一支路的电流，基于负温度系数电流确定流经第二支路的电流，基于流经第一支路的电流和流经第二支路的电流确定高阶温度补偿电流，高阶温度补偿电流用于补偿晶体管电压随温度变化对应的非线性项电流。
在步骤403，电流电压转换模块340基于正温度系数电流、负温度系数电流以及高阶温度补偿电流生成稳定的参考电压。
接下来，结合图3对高阶温度补偿方法进行详细的描述。
步骤401中，温度补偿模块350中的正温度电流生成模块320生成正温度系数电流。温度补偿模块350中的负温度电流生成模块330生成负温度系数电流/>。正温度系数电流/>与负温度系数电流/>的叠加结果用于补偿晶体管电压随温度变化对应的线性项电流。
步骤402中，由图3的电路电连接关系，由于第一晶体管M11301的控制极电压与第二晶体管M12302的控制极电压/>相同，这样的关系可以用如下的公式（5）表示：
（5）
温度补偿模块350确定第一晶体管M11301的控制极和第一极电压与第三晶体管Q3303的控制极和第一极电压/>之和/>，与第二晶体管M12302的控制极和第一极电压/>与第五晶体管Q5305的控制极和第一极电压/>之和相等，这样的关系可以用如下的公式（6）表示：
（6）。
根据一个实施例，第一晶体管M11301和第二晶体管M12302的尺寸相同，温度补偿模块350可以根据流经第一晶体管M11301的电流和流经第二晶体管M12302的电流/>，确定第一晶体管M11301的控制极和第一极电压/>与第二晶体管M12302的控制极和第一极电压/>之差/>。
温度补偿模块350还可以根据流经第三晶体管Q3303的电流和流经第五晶体管Q5305的电流/>第三晶体管Q3303的控制极和第一极电压/>与第五晶体管Q5305的控制极和第一极电压/>之差/>也即如下公式所示：
（7）
和/>的公式表达分别为：
（8）
其中，；/>是参考温度，/>是参考温度处的载流子迁移率，/>是栅氧化物单位面积电容，/>是晶体管的宽长比。
（9）
其中，表示热电压，I Q5 和I Q3 分别表示流经第五晶体管Q5305的发射极的电流和流经第三晶体管Q3303的发射极的电流。
本实施例主要通过温度补偿模块350中的第一晶体管M11301、第二晶体管M12302、第三晶体管Q3303、第四晶体管Q4304、第五晶体管Q5305的电路电连接关系，来构建等式，从上述公式（8）（9）可以看出，该等式涉及高阶温度补偿电流/>，因此，通过该等式能够进一步确定高阶温度补偿电流/>。
继续参考图3，至少结合图3 的正温度电流复制模块315介绍如何确定流经第一支路的电流，也即流经第一晶体管M11301的电流/>。
根据一个实施例，正温度电流复制模块315可以根据第一电流镜复制参数复制正温度系数电流/>，复制得到的电流为流经第一晶体管M11301的电流/>。本实施例中，第九晶体管309接收正温度系数电流/>并根据第一电流镜复制参数/>复制正温度系数电流/>，电流镜复制参数/>是第九晶体管M9309与晶体管M2326的尺寸比。电流/>用公式表示为：
=/> /> （10）
其中，是热电压，/>为晶体管Q1327和晶体管Q2328的个数比，R1321的电阻值为/>。
需要指出的是，正温度电流复制模块315所包含的晶体管不同，对应的电流镜复制参数也不同，本申请在此方面不受限制。/>
接下来，至少结合图3 的正温度电流复制模块315、负温度电流复制模块316、第十一晶体管M13311、第十二晶体管M14312，第十三晶体管M15313、第十四晶体管M16314介绍如何确定流经第二支路的电流，也即流经第二晶体管M12302的电流/>。
由图3的电路关系可知，流经第二晶体管M12302的电流可以包括流经第四晶体管Q4304集电极的电流/>、第五晶体管Q5305的基极流向发射极的电流/>、流经第八晶体管M8308的电流/>之和。
根据一个实施例，温度补偿模块350可以按照适当的电流镜复制参数复制流经第一晶体管M11301的电流，从而确定流经第四晶体管Q4304集电极的电流/>。
具体而言，温度补偿模块350可以根据第二电流镜复制参数、流经第一晶体管M11301的电流/>，确定流经第四晶体管Q4304集电极的电流/>，第二电流镜复制参数/>是第四晶体管Q4304与第三晶体管Q3303的尺寸比。电流/>用如下公式表示：
（11）。
根据一个实施例，负温度电流复制模块316可以按照适当的电流镜复制参数复制负温度系数电流，进而确定流经第八晶体管的电流/>。
具体而言，负温度电流复制模块316可以根据第三电流镜复制参数复制负温度系数电流/>，复制得到的电流为流经第八晶体管M8308的电流/>，第三电流镜复制参数/>是第六晶体管M6306与晶体管M4329的尺寸比。电流/>用如下公式表示： （12）。
根据一个实施例，温度补偿模块350可以根据第四电流镜复制参数、高阶温度补偿电流/>，确定第五晶体管Q5305的基极流向发射极的电流/>。第四电流镜复制参数是第十四晶体管M16314与第十三晶体管M15313的尺寸比/>电流/>用如下公式表示：
（13）
其中，为第五晶体管Q5305的共发射极的电流增益，/>，/>是流经第五晶体管Q5305的发射极的电流。
结合公式（11）、（12）、（13），电流用公式表示为：
（14）
其中，是热电压，/>为晶体管Q1327和晶体管Q2328的个数比，R1321的电阻值为/>，R2322的电阻值为/>。
根据一个实施例，温度补偿模块350可以根据相等，确定高阶温度补偿电流/>。
具体而言，这样的等式用公式表达为：
（15）/>
根据图3的电路图可知，由于流经第三晶体管Q3303的电流与流经第一晶体管M11301的电流/>相同，即：具体而言，/>这样的等式用公式表达为：
（15）
根据图3的电路图可知，由于流经第三晶体管Q3303的电流与流经第一晶体管M11301的电流/>相同，即：
=/>=/> （16）
其中， 是热电压，/>为晶体管Q1327和晶体管Q2328的个数比，R1321的电阻值为/>。
将电流的公式/>=/>和电流/>的公式（16）代入公式（15）中，得到高阶温度补偿电流：
（17）
将的表达式（10）和/>的表达式（14）代入公式（17）中，由于/>中/>的项比较小，/>较大，所以对/>影响很小，可以忽略不计。通过调节电流镜复制参数/>、/>、/>、/>可得到适当的/>来抵消由/>随温度变化对应的非线性项电流。
根据另一个实施例，温度补偿模块350还可以根据第四电流镜复制参数、第五电流镜复制参数/>、高阶温度补偿电流/>，确定第五晶体管Q5305的基极流向发射极的电流/>。第四电流镜复制参数/>是第十四晶体管M16314与第十三晶体管M15313的尺寸比，第五电流镜复制参数/>是晶体管M14312与晶体管M13311的尺寸比。电流/>用如下公式表示：
（18）
其中，为第五晶体管Q5305的共发射极的电流增益，/>=/>,/>是流经第五晶体管Q5305的发射极的电流。
结合公式（11）、（12）、（18），电流用公式表示为：
（19）
类似的，将电流的公式/>和电流/>的公式（16）代入公式（15）中，得到高阶温度补偿电流：
（20）
类似的，将的表达式（10）和/>的表达式（19）代入公式（20）中，由于/>中/>的/>项比较小，/>较大，所以对/>影响很小，可以忽略不计。通过调节电流镜复制参数/>、/>、/>、/>、/>可得到适当的/>来抵消由/>随温度变化非线性项电流。
步骤403中，电流电压转换模块340中可以根据流经晶体管M3331的电流、流经晶体管M5332的电流/>以及高阶温度补偿电流/>，生成稳定的参考电压/>，。
本申请还提供一种电子设备，包括如上述实施例所述的带隙基准电路。
本申请提供的带隙基准电路、电子设备、高阶温度补偿的方法，比现有电路设计采用的温度补偿电路的精度更高。对于现有的带隙基准电路来说，在带隙基准电路的外部设计高阶温度补偿电路，该电路根据不同温度范围确定对应的补偿电流。而本申请提供的带隙基准电路，在带隙基准电路内部设计了温度补偿模块，该温度补偿模块能够根据流经第一支路的电流和流经第二支路的电流确定高阶温度补偿电流，高阶温度补偿电流自适应的补偿随温度变化对应的非线性项电流，从而获得较低的温度系数。不仅没有额外增加电流补偿电路，使得带隙基准电路设计简单，成本低，易于集成，而且带隙基准电路输出的参考电压更加稳定，精度更高。
上述实施例仅供说明本申请之用，而并非是对本申请的限制，有关技术领域的普通技术人员，在不脱离本申请范围的情况下，还可以做出各种变化和变型，因此，所有等同的技术方案也应属于本申请公开的范畴。

Claims (10)

1.一种带隙基准电路，包括：
电流生成模块，被配置为生成正温度系数电流和负温度系数电流，所述正温度系数电流和所述负温度系数电流用于补偿所述带隙基准电路中晶体管电压随温度变化对应的线性项电流；以及
温度补偿模块，包括：
第一支路，所述第一支路至少包括第一晶体管（301）、第三晶体管（303），所述第一晶体管（301）、所述第三晶体管（303）串联电连接；
第二支路，所述第二支路至少包括第二晶体管（302）、第四晶体管（304）、第五晶体管（305）；
所述第一晶体管（301）的控制极分别与所述第二晶体管（302）的控制极、所述第一晶体管（301）的第二极电连接，所述第一晶体管（301）的第一极与所述第三晶体管（303）的第二极电连接；
所述第三晶体管（303）的控制极分别与所述第四晶体管（304）的控制极、所述第三晶体管（303）的第二极电连接，所述第三晶体管（303）的第一极接地；
所述第二晶体管（302）的第一极与所述第四晶体管（304）的第二极电连接，所述第四晶体管（304）的第一极接地；所述第二晶体管（302）的第一极还与所述第五晶体管（305）的控制极电连接，所述第五晶体管（305）的第一极接地；
所述第一支路被配置为接收所述正温度系数电流，并基于所述正温度系数电流确定流经所述第一支路的电流；
所述第二支路被配置为接收所述负温度系数电流，并至少基于所述正温度系数电流、所述负温度系数电流确定流经所述第二支路的电流；
所述温度补偿模块被配置为基于流经所述第一支路的电流和流经所述第二支路的电流确定高阶温度补偿电流，所述高阶温度补偿电流用于补偿所述晶体管电压随温度变化对应的非线性项电流。
2.根据权利要求1所述的电路，还包括：
电流电压转换模块，被配置为基于所述正温度系数电流、所述负温度系数电流以及所述高阶温度补偿电流生成参考电压。
3.根据权利要求2所述的电路，其中，所述电流生成模块包括：
正温度电流生成模块，被配置为生成所述正温度系数电流；
负温度电流生成模块，被配置为生成所述负温度系数电流；
其中，所述正温度系数电流与所述负温度系数电流的叠加结果用于补偿所述晶体管电压随温度变化对应的线性项电流。
4.根据权利要求3所述的电路，其中，所述第一支路还包括正温度电流复制模块，所述正温度电流复制模块被配置为接收并复制所述正温度系数电流，所述正温度电流生成模块与所述正温度电流复制模块电连接，所述正温度电流复制模块与所述第一晶体管（301）的第二极电连接；
所述第二支路还包括负温度电流复制模块，所述负温度电流复制模块被配置为接收并复制所述负温度系数电流，所述负温度电流生成模块与所述负温度电流复制模块电连接，所述负温度电流复制模块与所述第二晶体管（302）的第一极电连接。
5.根据权利要求4所述的电路，其中，所述负温度电流复制模块包括第六晶体管（306）、第七晶体管（307）、第八晶体管（308）；
所述第六晶体管（306）的控制极与所述负温度电流生成模块电连接，所述第六晶体管（306）的第一极与供电源电连接，所述第六晶体管（306）的第二极与所述第七晶体管（307）的第二极电连接，所述第六晶体管（306）被配置为接收并复制所述负温度系数电流；
所述第七晶体管（307）的控制极分别与所述第八晶体管（308）的控制极、所述第七晶体管（307）的第二极电连接，所述第七晶体管（307）的第一极接地；
所述第八晶体管（308）的第二极分别与所述第二晶体管（302）的第一极、所述第四晶体管（304）的第二极、以及所述第五晶体管（305）的控制极电连接，所述第八晶体管（308）的第一极接地。
6.根据权利要求4所述的电路，其中，所述正温度电流复制模块包括第九晶体管（309），所述第九晶体管（309）的控制极与所述正温度电流生成模块电连接，所述第九晶体管（309）的第一极与供电源电连接，所述第九晶体管（309）的第二极与所述第一晶体管（301）的第二极电连接，所述第九晶体管（309）被配置为接收并复制所述正温度系数电流。
7.根据权利要求1所述的电路，其中，所述第二支路还包括第十晶体管（310），所述第十晶体管（310）的第一极与供电源电连接，所述第十晶体管（310）的第二极、所述第十晶体管（310）的控制极分别与所述第二晶体管（302）的第二极电连接。
8.根据权利要求2所述的电路，其中，所述温度补偿模块还包括：
第三支路，所述第三支路包括成对电连接的第十一晶体管（311）和第十二晶体管（312），成对电连接的第十三晶体管（313）和第十四晶体管（314）；
其中，所述第十一晶体管（311）的控制极分别与所述第十二晶体管（312）的控制极、所述第十一晶体管（311）的第二极电连接，所述第十一晶体管（311）的第二极与所述第五晶体管（305）的第二极电连接，所述第十一晶体管（311）的第一极与供电源电连接，所述第十二晶体管（312）的第一极与所述供电源电连接；
所述第十三晶体管（313）的控制极分别与所述第十四晶体管（314）的控制极、所述第十三晶体管（313）的第二极电连接，所述第十三晶体管（313）的第二极与所述第十二晶体管（312）的第二极电连接，所述第十四晶体管（314）的第二极与所述电流电压转换模块电连接，所述第十三晶体管（313）的第一极、所述第十四晶体管（314）的第一极接地。
9.根据权利要求1所述的电路，其中，所述第一晶体管（301）、所述第二晶体管（302）为场效应晶体管，所述场效应晶体管的控制极为栅极，所述场效应晶体管的第一极为源极，所述场效应晶体管的第二极为漏极；
所述第三晶体管（303）、所述第四晶体管（304）、所述第五晶体管（305）为双极结型晶体管，所述双极结型晶体管的控制极为基极，所述双极结型晶体管的第一极为发射极，所述双极结型晶体管的第二极为集电极。
10.一种电子设备，包括如权利要求1-9中任一所述的电路。
CN202410018821.1A 2024-01-05 2024-01-05 一种带隙基准电路以及电子设备 Active CN117519403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410018821.1A CN117519403B (zh) 2024-01-05 2024-01-05 一种带隙基准电路以及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410018821.1A CN117519403B (zh) 2024-01-05 2024-01-05 一种带隙基准电路以及电子设备

Publications (2)

Publication Number Publication Date
CN117519403A true CN117519403A (zh) 2024-02-06
CN117519403B CN117519403B (zh) 2024-04-09

Family

ID=89742379

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410018821.1A Active CN117519403B (zh) 2024-01-05 2024-01-05 一种带隙基准电路以及电子设备

Country Status (1)

Country Link
CN (1) CN117519403B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080018316A1 (en) * 2006-07-21 2008-01-24 Kuen-Shan Chang Non-linearity compensation circuit and bandgap reference circuit using the same
WO2015143733A1 (zh) * 2014-03-28 2015-10-01 中国电子科技集团公司第二十四研究所 温度补偿带隙基准电路
CN108052154A (zh) * 2018-02-05 2018-05-18 成都信息工程大学 一种无运放高阶低温漂带隙基准电路
CN207882791U (zh) * 2018-02-05 2018-09-18 成都信息工程大学 一种无运放高阶低温漂带隙基准电路
US20200073429A1 (en) * 2018-09-05 2020-03-05 PURESEMI Co., Ltd. Bandgap reference circuit and high-order temperature compensation method
CN111427410A (zh) * 2020-04-22 2020-07-17 中国科学院微电子研究所 一种带隙基准电路
CN114356014A (zh) * 2021-11-22 2022-04-15 北京智芯微电子科技有限公司 低压基准电压产生电路及芯片
CN115437446A (zh) * 2022-09-27 2022-12-06 江苏润石科技有限公司 一种高精度曲率补偿带隙基准电路
CN115756053A (zh) * 2022-11-18 2023-03-07 重庆吉芯科技有限公司 带隙基准电路
CN115826667A (zh) * 2022-12-21 2023-03-21 南京邮电大学 一种低压高阶补偿带隙基准电压源
CN116301159A (zh) * 2023-03-22 2023-06-23 西安微电子技术研究所 一种低温漂的双极带隙基准电压源
CN116880644A (zh) * 2023-08-14 2023-10-13 南京邮电大学 一种高阶曲率温度补偿带隙基准电路
CN117055681A (zh) * 2023-09-13 2023-11-14 西安电子科技大学重庆集成电路创新研究院 一种带有高阶温度补偿的带隙基准电路

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080018316A1 (en) * 2006-07-21 2008-01-24 Kuen-Shan Chang Non-linearity compensation circuit and bandgap reference circuit using the same
WO2015143733A1 (zh) * 2014-03-28 2015-10-01 中国电子科技集团公司第二十四研究所 温度补偿带隙基准电路
CN108052154A (zh) * 2018-02-05 2018-05-18 成都信息工程大学 一种无运放高阶低温漂带隙基准电路
CN207882791U (zh) * 2018-02-05 2018-09-18 成都信息工程大学 一种无运放高阶低温漂带隙基准电路
US20200073429A1 (en) * 2018-09-05 2020-03-05 PURESEMI Co., Ltd. Bandgap reference circuit and high-order temperature compensation method
CN111427410A (zh) * 2020-04-22 2020-07-17 中国科学院微电子研究所 一种带隙基准电路
CN114356014A (zh) * 2021-11-22 2022-04-15 北京智芯微电子科技有限公司 低压基准电压产生电路及芯片
CN115437446A (zh) * 2022-09-27 2022-12-06 江苏润石科技有限公司 一种高精度曲率补偿带隙基准电路
CN115756053A (zh) * 2022-11-18 2023-03-07 重庆吉芯科技有限公司 带隙基准电路
CN115826667A (zh) * 2022-12-21 2023-03-21 南京邮电大学 一种低压高阶补偿带隙基准电压源
CN116301159A (zh) * 2023-03-22 2023-06-23 西安微电子技术研究所 一种低温漂的双极带隙基准电压源
CN116880644A (zh) * 2023-08-14 2023-10-13 南京邮电大学 一种高阶曲率温度补偿带隙基准电路
CN117055681A (zh) * 2023-09-13 2023-11-14 西安电子科技大学重庆集成电路创新研究院 一种带有高阶温度补偿的带隙基准电路

Also Published As

Publication number Publication date
CN117519403B (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
KR101241378B1 (ko) 기준 바이어스 발생 회로
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN109343639B (zh) 一种低温漂带隙基准电压电路、方法及其芯片
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
US9372496B2 (en) Electronic device and method for generating a curvature compensated bandgap reference voltage
CN112987836B (zh) 一种高性能的带隙基准电路
CN112859996B (zh) 一种低压高精度带隙基准电路
WO2004061542A1 (en) Bandgap voltage reference circuit with high power supply rejection ratio (psrr) and curvature correction
CN113721694B (zh) 一种基于曲率函数的自补偿带隙基准源结构及其应用
CN113703511B (zh) 一种超低温漂的带隙基准电压源
CN115437442B (zh) 高阶补偿带隙电压基准电路
US20100007324A1 (en) Voltage reference electronic circuit
CN115877907A (zh) 一种带隙基准源电路
CN115756053A (zh) 带隙基准电路
CN116404991B (zh) 一种电压转电流放大电路、模拟数字转换器以及电子设备
CN115357087B (zh) 带隙基准电路
CN110879626A (zh) 一种低电源电压下的基准电路
CN117519403B (zh) 一种带隙基准电路以及电子设备
CN115857601A (zh) 一种高性能带隙基准电路
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN111064453B (zh) 电压比较器
KR20150111581A (ko) 낮은 공급 전압을 제공하는 고정밀 cmos 밴드갭 기준 회로
CN114546019A (zh) 一种温度系数可调的基准电压源
CN202075651U (zh) 一种高阶曲率补偿的带隙基准电压源
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 816, podium building, Building 12, Shenzhen Bay Science and Technology Ecological Park, No. 18 Keji South Road, High tech Zone, Yuehai Street, Nanshan District, Shenzhen City, Guangdong Province, China 518036

Patentee after: Shenzhen Shanhai Semiconductor Technology Co.,Ltd.

Country or region after: China

Address before: 518000 1105, east block, Skyworth semiconductor design building, No. 18, Gaoxin South Fourth Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen, Guangdong Province

Patentee before: Shenzhen Shanhai Semiconductor Technology Co.,Ltd.

Country or region before: China