CN117475820A - 像素驱动结构及显示面板 - Google Patents

像素驱动结构及显示面板 Download PDF

Info

Publication number
CN117475820A
CN117475820A CN202310419253.1A CN202310419253A CN117475820A CN 117475820 A CN117475820 A CN 117475820A CN 202310419253 A CN202310419253 A CN 202310419253A CN 117475820 A CN117475820 A CN 117475820A
Authority
CN
China
Prior art keywords
transistor
electrically connected
electrode
control
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310419253.1A
Other languages
English (en)
Inventor
张蒙蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202310419253.1A priority Critical patent/CN117475820A/zh
Publication of CN117475820A publication Critical patent/CN117475820A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种像素驱动结构及显示面板，该像素驱动结构包括脉冲幅度调制驱动电路，所述脉冲幅度调制驱动电路被配置为控制向待驱动的发光器件所提供的驱动电流的幅值；以及脉冲宽度调制驱动电路，所述脉冲宽度调制驱动电路被配置为控制向待驱动的所述发光器件所提供的驱动电流的脉冲宽度；其中，所述脉冲宽度调制驱动电路包括第一驱动晶体管、第一内部补偿晶体管、第二内部补偿晶体管、第三内部补偿晶体管、第一电容以及第二电容。该像素驱动结构通过调整脉冲宽度调制驱动电路的结构，从而可以提升显示面板的亮度均一性。

Description

像素驱动结构及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种像素驱动结构及显示面板。
背景技术
显示面板具有多个阵列排布的像素单元，每个像素单元具有多个子像素，每个子像素具有发光器件和像素驱动结构。像素驱动结构用于驱动发光器件发光。像素驱动结构包括脉冲宽度调制驱动电路和脉冲幅度调制驱动电路，分别控制像素驱动结构提供给待驱动的发光器件的驱动电流的脉冲宽度和幅值。
然而，现有的显示面板进行显示时，由于驱动晶体管的阈值电压的影响，其亮度均一性较差。
发明内容
本申请提供一种像素驱动结构及显示面板，能提升显示面板的亮度均一性。
第一方面，本申请提供一种像素驱动结构，其包括：脉冲幅度调制驱动电路以及脉冲宽度调制驱动电路，所述脉冲幅度调制驱动电路被配置为控制向待驱动的发光器件所提供的驱动电流的幅值；所述脉冲宽度调制驱动电路被配置为控制向待驱动的所述发光器件所提供的驱动电流的脉冲宽度；其中，所述脉冲宽度调制驱动电路包括第一驱动晶体管、第一内部补偿晶体管、第二内部补偿晶体管、第三内部补偿晶体管、第一电容以及第二电容；所述第一驱动晶体管的控制极与所述第一内部补偿晶体管的第一极、所述第二内部补偿晶体管的第一极、所述第一电容的第一端以及所述第二电容的第一端电连接；所述第一驱动晶体管的第一极与所述第一内部补偿晶体管的第二极以及所述脉冲幅度调制驱动电路电连接，所述第一驱动晶体管的第二极与所述第二电容的第二端电连接；所述第三内部补偿晶体管的第一极与所述第一电容的第二端电连接。
在本申请提供的像素驱动结构中，所述第一驱动晶体管的第二极与参考信号端电连接；所述第一内部补偿晶体管的控制极与第一补偿控制端电连接；所述第二内部补偿晶体管的控制极与第二补偿控制端电连接，所述第二内部补偿晶体管的第二极与初始信号端电连接；所述第三内部补偿晶体管的控制极与所述第一补偿控制端电连接，所述第三内部补偿晶体管的第二极与所述参考信号端电连接。
在本申请提供的像素驱动结构中，所述脉冲宽度调制驱动电路还包括第一写入晶体管以及第三电容；所述第一写入晶体管的控制极与调宽控制信号端电连接，所述第一写入晶体管的第一极与数据信号端电连接，所述第一写入晶体管的第二极与所述第三电容的第一端以及所述第一电容的所述第二端电连接；所述第三电容的第二端与扫频信号端电连接。
在本申请提供的像素驱动结构中，所述脉冲幅度调制驱动电路包括第二驱动晶体管以及第四电容；所述第二驱动晶体管的控制极与所述第四电容的第一端以及所述脉冲宽度调制驱动电路电连接，所述第二驱动晶体管的第一极与所述第四电容的第二端以及所述发光器件的阳极端电连接；所述发光器件的阴极端与第二电压端电连接；所述发光器件的阴极端与第二电压端电连接。
在本申请提供的像素驱动结构中，所述脉冲幅度调制驱动电路还包括第二写入晶体管；所述第二写入晶体管的控制极与调幅控制信号端电连接，所述第二写入晶体管的第一极与数据信号端电连接，所述第二写入晶体管的第二极与所述第二驱动晶体管的所述控制极电连接。
在本申请提供的像素驱动结构中，所述脉冲幅度调制驱动电路还包括外部补偿晶体管；所述外部补偿晶体管的控制极与所述调幅控制信号端电连接，所述外部补偿晶体管的第一极与参考信号端电连接，所述外部补偿晶体管的第二极与所述第二驱动晶体管的所述第一极电连接。
在本申请提供的像素驱动结构中，所述像素驱动结构还包括发光控制晶体管；所述发光控制晶体管的控制极与发光控制信号端电连接，所述发光控制晶体管的第一极与第一电压端电连接，所述发光控制晶体管的第二极与所述第二驱动晶体管的第二极电连接。
在本申请提供的像素驱动结构中，所述像素驱动结构还包括发光控制晶体管；所述发光控制晶体管的控制极与所述调幅控制信号端电连接，所述发光控制晶体管的第一极与第一电压端电连接，所述发光控制晶体管的第二极与所述第二驱动晶体管的第二极电连接，其中，所述发光控制晶体管的类型与所述第二写入晶体管的类型不同，所述第二写入晶体管的类型与所述外部补偿晶体管相同。
在本申请提供的像素驱动结构中，所述脉冲幅度调制驱动电路还包括第一开关以及第二开关，所述第一开关的第一端与所述外部补偿晶体管的第一极电连接，所述第一开关的第二端与所述参考信号端电连接；所述第二开关的第一端与所述外部补偿晶体管的第一极电连接，所述第二开关的第二端与所述外部侦测模块电连接，所述外部侦测模块用于侦测所述第二驱动晶体管的所述第一极的电位。
第二方面，本申请还提供一种显示面板，其包括以上所述的像素驱动结构。
本申请提供的像素驱动结构及显示面板，通过调整脉冲宽度调制驱动电路的结构，从而可以提升显示面板的亮度均一性。
附图说明
图1为本申请实施例提供的像素驱动结构的结构示意图；
图2为本申请实施例提供的像素驱动结构的第一种电路示意图；
图3为图2提供的像素驱动结构的驱动时序图；
图4为本申请实施例提供的像素驱动结构的第二种电路示意图；
图5为图4提供的像素驱动结构中第二驱动晶体管的阈值电压侦测时序图；
图6为本申请实施例提供的像素驱动结构的第三种电路示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。由于本申请采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。
请参阅图1，图1为本申请实施例提供的像素驱动结构的结构示意图。如图1所示，本申请实施例提供的像素驱动结构包括：脉冲幅度调制驱动电路10以及脉冲宽度调制驱动电路20，脉冲幅度调制驱动电路10被配置为控制向待驱动的发光器件D所提供的驱动电流的幅值；脉冲宽度调制驱动电路20被配置为控制向待驱动的发光器件D所提供的驱动电流的脉冲宽度。
其中，脉冲宽度调制驱动电路20包括第一驱动晶体管T1、第一内部补偿晶体管T2、第二内部补偿晶体管T3、第三内部补偿晶体管T4、第一电容C1以及第二电容C2。
在本申请实施例中，第一驱动晶体管T1的控制极与第一内部补偿晶体管T2的第一极、第二内部补偿晶体管T3的第一极、第一电容C1的第一端以及第二电容C2的第一端电连接以形成第一节点P；第一驱动晶体管T1的第一极与第一内部补偿晶体管T2的第二极以及脉冲幅度调制驱动电路10电连接，第一驱动晶体管T1的第二极与第二电容C2的第二端电连接；第三内部补偿晶体管T4的第一极与第一电容C1的第二端电连接以形成第二节点N。
在本申请实施例中，第一驱动晶体管T1的第二极与参考信号端Vref电连接；第一内部补偿晶体管T2的控制极与第一补偿控制端COMP电连接；第二内部补偿晶体管T3的控制极与第二补偿控制端RES电连接，第二内部补偿晶体管T3的第二极与初始信号端V1电连接；第三内部补偿晶体管T4的控制极与第一补偿控制端COMP电连接，第三内部补偿晶体管T4的第二极与参考信号端Vref电连接。
在本申请实施例中，脉冲幅度调制驱动电路10与第一电源端VDD电连接，发光器件D的阳极端与脉冲幅度调制驱动电路10电连接，发光器件D的阴极端与第二电压端VSS电连接。
本申请提供的像素驱动结构及显示面板，通过调整脉冲宽度调制驱动电路20的结构，从而可以提升显示面板的亮度均一性。
请参阅图2，图2为本申请实施例提供的像素驱动结构的第一种电路示意图。如图2所示，本申请实施例提供一种像素驱动结构100，包括：脉冲幅度调制驱动电路10以及脉冲宽度调制驱动电路20；
其中，脉冲宽度调制驱动电路20包括：第一驱动晶体管T1、第一内部补偿晶体管T2、第二内部补偿晶体管T3、第三内部补偿晶体管T4、第一电容C1、第二电容C2、第一写入晶体管T5以及第三电容C3。
在本申请实施例中，第一驱动晶体管T1的控制极与第一内部补偿晶体管T2的第一极、第二内部补偿晶体管T3的第一极、第一电容C1的第一端以及第二电容C2的第一端电连接以形成第一节点P；第一驱动晶体管T1的第一极与第一内部补偿晶体管T2的第二极以及脉冲幅度调制驱动电路10电连接，第一驱动晶体管T1的第二极与第二电容C2的第二端电连接；第三内部补偿晶体管T4的第一极与第一电容C1的第二端电连接以形成第二节点N。
在本申请实施例中，第一驱动晶体管T1的第二极与参考信号端Vref电连接；第一内部补偿晶体管T2的控制极与第一补偿控制端COMP电连接；第二内部补偿晶体管T3的控制极与第二补偿控制端RES电连接，第二内部补偿晶体管T3的第二极与初始信号端V1电连接；第三内部补偿晶体管T4的控制极与第一补偿控制端COMP电连接，第三内部补偿晶体管T4的第二极与参考信号端Vref电连接。
在本申请实施例中，第一写入晶体管T5的控制极与调宽控制信号端SPWM电连接，第一写入晶体管T5的第一极与数据信号端DATA电连接，第一写入晶体管T5的第二极与第三电容C3的第一端以及第一电容C1的第二端电连接于第二节点N；第三电容C3的第二端与扫频信号端Sweep电连接。
在本申请实施例中，脉冲幅度调制驱动电路10包括第二驱动晶体管T6以及第四电容C4。
在本申请实施例中，第二驱动晶体管T6的控制极与第四电容C4的第一端以及脉冲宽度调制驱动电路20电连接以形成第三节点Q，第二驱动晶体管T6的第一极与第四电容C4的第二端以及发光器件D的阳极端电连接以形成第四节点S。发光器件D的阴极端与第二电压端VSS电连接。
在本申请实施例中，脉冲幅度调制驱动电路10还包括第二写入晶体管T7；第二写入晶体管T7的控制极与调幅控制信号端SPAM电连接，第二写入晶体管T7的第一极与数据信号端DATA电连接，第二写入晶体管T7的第二极与第二驱动晶体管T6的控制极电连接。需要说明的是，第一写入晶体管T5与第二写入晶体管T7可以分别与两个数据信号端DATA电连接，以分别输入对应的数据电压，通过写入数据电压的大小控制第一驱动晶体管T1的打开时间，进而调整发光器件D的发光时间。
在本申请实施例中，脉冲幅度调制驱动电路10还包括外部补偿晶体管T8；外部补偿晶体管T8的控制极与调幅控制信号端SPAM电连接，外部补偿晶体管T8的第一极与参考信号端Vref电连接，外部补偿晶体管T8的第二极与第二驱动晶体管T6的第一极电连接。
在本申请实施例中，像素驱动结构100还包括发光控制晶体管T9；发光控制晶体管T9的控制极与发光控制信号端EM电连接，发光控制晶体管T9的第一极与第一电压端VDD电连接，发光控制晶体管T9的第二极与第二驱动晶体管T6的第二极电连接。
需要注意的是，为方便进行说明，图2示出的像素驱动结构100中均采用N型晶体管，但是，这不应该构成对本申请实施例的显示，在一些实施例中，像素驱动结构100可均采用P型晶体管，或者，部分采用N型晶体管，部分采用P型晶体管。
请参阅图3，图3为图2提供的像素驱动结构的驱动时序图。如图3所示，像素驱动结构的驱动时序包括：初始化阶段t01、数据写入阶段t02以及发光阶段t03；
在初始化阶段t01，第二补偿控制端RES输入高电平信号，第二内部补偿晶体管T3打开，初始信号端V1将初始电压写入第一驱动晶体管T1的控制极，也即第一节点P的电位VP与初始电压值VV1相等，即VP＝VV1；第一补偿控制端COMP输入高电平信号且第二补偿控制端RES输入低电平信号，第一内部补偿晶体管T2以及第三内部补偿晶体管T4打开，第二内部补偿晶体管T3关闭，第二节点N的电位VN与参考信号端Vref写入的参考电压值Vvref相等，即VN＝Vvref；第一驱动晶体管T1的控制极与第一极导通，第一节点P的电位VP被下拉直至第一节点P的电位VP与参考电压值Vvref之差等于第一驱动晶体管T1的阈值电压值Vth，即VP-Vvref＝Vth，此时，第一驱动晶体管T1的阈值电压值Vth存储在第一电容C1中。
在数据写入阶段t02，调宽控制信号端SPWM输入高电平信号，第一写入晶体管T5打开，数据信号端DATA将数据电压Vdata写入第二节点N，也即，第二节点N的电位VN等于数据电压值Vdata，VN＝Vdata；扫频信号端Sweep输入扫频电压Vsweep至第三电容C3，并通过耦合作用将第二节点N的电位VN下拉，第二节点N的电位VN变为数据电压值Vdata与参考电压Vvref以及扫频电压值Vsweep的差值，即VN＝Vdata-Vvref-Vsweep；由于第一电容C1的耦合作用，使得第二节点N的电位VN＝Vvref+Vth+Vdata-Vvref-Vsweep，也即，VN＝Vth+Vdata-Vvref-Vsweep，第一驱动晶体管T1的打开与其阈值电压值Vth无关，即实现了第一驱动晶体管T1的内部补偿；而后，调宽控制信号端SPWM以及扫频信号端Sweep的输入信号切换为低电平信号，调幅控制信号端SPAM输入高电平信号，第二驱动晶体管T6以及外部补偿晶体管T8打开，数据信号端DATA将数据电压Vdata写入第二驱动晶体管T6的控制极，第三节点Q的电位VQ等于数据电压值Vdata，VQ＝Vdata；第四节点S的电位VS等于参考电压值Vvref，VS＝Vvref；此时，发光控制信号端EM输入低电平信号，发光控制晶体管T9关闭，发光器件D不发光。
在发光阶段t03，发光控制信号端EM输入高电平信号，发光控制晶体管T9打开，发光器件D发光；同时，扫频信号的电位逐渐抬升，第一节点P的电位VP以及第二节点N的电位VN也随之抬升，当第一节点P的电位VP大于或者等于第一驱动晶体管T1的阈值电压值Vth与参考电压值Vvref之和时，即VP≥Vvref+Vth，第一驱动晶体管T1打开，第三节点Q的电位VQ等于参考电压值Vvref，第二驱动晶体管T6关闭，发光器件D不发光。
也即，本申请提供的像素驱动结构可以通过调整在数据写入阶段t02写入的数据电压值以控制第一驱动晶体管T1的打开时间进而控制发光器件D的发光时间，例如，在低灰阶显示时，输入第一数据电压值，缩短发光器件D的发光时间；在高灰阶显示时，输入第二数据电压值，其中第二数据电压值小于第一数据电压值，以延长发光器件D的发光时间。
请参阅图4，图4为本申请实施例提供的像素驱动结构的第二种电路示意图。如图4所示，本申请实施例提供一种像素驱动结构200，像素驱动结构200与像素驱动结构100的区别在于，像素驱动结构200中脉冲幅度调制驱动电路10还包括第一开关K1以及第二开关K2，第一开关K1的第一端与外部补偿晶体管T8的第一极电连接，第一开关K1的第二端与参考信号端Vref电连接；第二开关K2的第一端与外部补偿晶体管T8的第一极电连接，第二开关K2的第二端与外部侦测模块ADC电连接，外部侦测模块ADC用于侦测第二驱动晶体管T6的第一极的电位。
在本申请实施例中，像素驱动结构200中其它结构与像素驱动结构100中相同，故在此不再赘述。
需要注意的是，为方便进行说明，图4示出的像素驱动结构200中均采用N型晶体管，但是，这不应该构成对本申请实施例的显示，在一些实施例中，像素驱动结构200可均采用P型晶体管，或者，部分采用N型晶体管，部分采用P型晶体管。
请参阅图5，图5为图4提供的像素驱动结构中第二驱动晶体管的阈值电压侦测时序图。如图5所示，第二驱动晶体管T6的阈值电压侦测时序包括：初始化阶段t001、侦测阶段t002。
在初始化阶段t001，第一补偿控制端COMP以及第二补偿控制端RES均输入高电平信号，第一内部补偿晶体管T2、第二内部补偿晶体管T3以及第三内部补偿晶体管T4均打开，初始信号端V1将初始电压VV1写入第一节点P，同时，参考信号端Vref将参考电压写入第二节点N，对第一节点P以及第二节点N的电位进行初始化；调宽控制信号端SPWM输入高电平信号，第一写入晶体管T5打开，数据信号端DATA将数据电压Vdata写入第一节点P以及第二节点N，扫频信号端Sweep输入高电平信号，并通过耦合作用将第一节点P的电位VP以及第二节点N的电位VN下拉，第一驱动晶体管T1关闭；而后，调幅控制信号端SPAM输入高电平信号，第二驱动晶体管T6以及外部补偿晶体管T8打开，数据信号端DATA将数据电压Vdata写入第二驱动晶体管T6的控制极，第三节点Q的电位VQ等于数据电压值Vdata，VQ＝Vdata；第四节点S的电位VS等于参考电压值Vvref，VS＝Vvref；此时，发光控制信号端EM输入低电平信号，发光控制晶体管T9关闭，发光器件D不发光。
在侦测阶段t002，发光控制信号端EM输入高电平信号，发光控制晶体管T9打开，第一电源端将电源电压VDD写入第四节点S，当第一节点P的电位VP与第四节点S的电位VS之差等于第二驱动晶体管T6的阈值电压值Vth时，即VP-VS＝Vth；发光控制信号端EM输入低电平信号，发光控制晶体管T9关闭，第四节点S的电位VS不再上升。参考信号端Vref与外部侦测模块ADC电连接，即可侦测得到第一节点P的电位VP，进而可侦测得到第二驱动晶体管T6的阈值电压值Vth，以实现对第二驱动晶体管T6阈值电压的侦测以及外部补偿。
请参阅图6，图6为本申请实施例提供的像素驱动结构的第三种电路示意图。如图6所示，本申请实施例提供一种像素驱动结构300，像素驱动结构300与像素驱动结构100的区别在于，像素驱动结构300还包括发光控制晶体管T9；发光控制晶体管T9的控制极与调幅控制信号端SPAM电连接，发光控制晶体管T9的第一极与第一电压端VDD电连接，发光控制晶体管T9的第二极与第二驱动晶体管T6的第二极电连接，其中，发光控制晶体管T9的类型与第二写入晶体管T7的类型不同，第二写入晶体管T7的类型与外部补偿晶体管T8相同。
在本申请实施例中，像素驱动结构300中其它结构与像素驱动结构100中相同，故在此不再赘述。
需要注意的是，为方便进行说明，图6中示出的像素驱动结构300中除发光控制采用P型晶体管之外，其它晶体管均采用N型晶体管，但是，这不应该构成对本申请实施例的显示，在一些实施例中，像素驱动结构300可除发光控制采用N型晶体管之外，其它晶体管均采用P型晶体管。
另一方面，本申请还提供一种显示面板，其包括上述至少一实施例中的像素驱动结构。具体可参照以上对该像素驱动结构的描述，在此不做赘述。
该显示面板可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本申请提供的像素驱动结构及显示面板，该像素驱动结构通过调整脉冲宽度调制驱动电路的结构，从而可以提升显示面板的亮度均一性。
以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种像素驱动结构，其特征在于，包括：
脉冲幅度调制驱动电路，所述脉冲幅度调制驱动电路被配置为控制向待驱动的发光器件所提供的驱动电流的幅值；以及
脉冲宽度调制驱动电路，所述脉冲宽度调制驱动电路被配置为控制向待驱动的所述发光器件所提供的驱动电流的脉冲宽度；
其中，所述脉冲宽度调制驱动电路包括第一驱动晶体管、第一内部补偿晶体管、第二内部补偿晶体管、第三内部补偿晶体管、第一电容以及第二电容；
所述第一驱动晶体管的控制极与所述第一内部补偿晶体管的第一极、所述第二内部补偿晶体管的第一极、所述第一电容的第一端以及所述第二电容的第一端电连接；所述第一驱动晶体管的第一极与所述第一内部补偿晶体管的第二极以及所述脉冲幅度调制驱动电路电连接，所述第一驱动晶体管的第二极与所述第二电容的第二端电连接；所述第三内部补偿晶体管的第一极与所述第一电容的第二端电连接。
2.根据权利要求1所述的像素驱动结构，其特征在于，所述第一驱动晶体管的第二极与参考信号端电连接；
所述第一内部补偿晶体管的控制极与第一补偿控制端电连接；
所述第二内部补偿晶体管的控制极与第二补偿控制端电连接，所述第二内部补偿晶体管的第二极与初始信号端电连接；
所述第三内部补偿晶体管的控制极与所述第一补偿控制端电连接，所述第三内部补偿晶体管的第二极与所述参考信号端电连接。
3.根据权利要求2所述的像素驱动结构，其特征在于，所述脉冲宽度调制驱动电路还包括第一写入晶体管以及第三电容；
所述第一写入晶体管的控制极与调宽控制信号端电连接，所述第一写入晶体管的第一极与数据信号端电连接，所述第一写入晶体管的第二极与所述第三电容的第一端以及所述第一电容的第二端电连接；
所述第三电容的第二端与扫频信号端电连接。
4.根据权利要求1所述的像素驱动结构，其特征在于，所述脉冲幅度调制驱动电路包括第二驱动晶体管以及第四电容；
所述第二驱动晶体管的控制极与所述第四电容的第一端以及所述脉冲宽度调制驱动电路电连接，所述第二驱动晶体管的第一极与所述第四电容的第二端以及所述发光器件的阳极端电连接；所述发光器件的阴极端与第二电压端电连接。
5.根据权利要求4所述的像素驱动结构，其特征在于，所述脉冲幅度调制驱动电路还包括第二写入晶体管；
所述第二写入晶体管的控制极与调幅控制信号端电连接，所述第二写入晶体管的第一极与数据信号端电连接，所述第二写入晶体管的第二极与所述第二驱动晶体管的所述控制极电连接。
6.根据权利要求5所述的像素驱动结构，其特征在于，所述脉冲幅度调制驱动电路还包括外部补偿晶体管；
所述外部补偿晶体管的控制极与所述调幅控制信号端电连接，所述外部补偿晶体管的第一极与参考信号端电连接，所述外部补偿晶体管的第二极与所述第二驱动晶体管的所述第一极电连接。
7.根据权利要求6所述的像素驱动结构，其特征在于，所述像素驱动结构还包括发光控制晶体管；
所述发光控制晶体管的控制极与发光控制信号端电连接，所述发光控制晶体管的第一极与第一电压端电连接，所述发光控制晶体管的第二极与所述第二驱动晶体管的第二极电连接。
8.根据权利要求6所述的像素驱动结构，其特征在于，所述像素驱动结构还包括发光控制晶体管；
所述发光控制晶体管的控制极与所述调幅控制信号端电连接，所述发光控制晶体管的第一极与第一电压端电连接，所述发光控制晶体管的第二极与所述第二驱动晶体管的第二极电连接，其中，所述发光控制晶体管的类型与所述第二写入晶体管的类型不同，所述第二写入晶体管的类型与所述外部补偿晶体管相同。
9.根据权利要求6所述的像素驱动结构，其特征在于，所述脉冲幅度调制驱动电路还包括第一开关以及第二开关，所述第一开关的第一端与所述外部补偿晶体管的第一极电连接，所述第一开关的第二端与所述参考信号端电连接；所述第二开关的第一端与所述外部补偿晶体管的第一极电连接，所述第二开关的第二端与所述外部侦测模块电连接，所述外部侦测模块用于侦测所述第二驱动晶体管的所述第一极的电位。
10.一种显示面板，其特征在于，包括权利要求1-9任一所述的像素驱动结构。
CN202310419253.1A 2023-04-10 2023-04-10 像素驱动结构及显示面板 Pending CN117475820A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310419253.1A CN117475820A (zh) 2023-04-10 2023-04-10 像素驱动结构及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310419253.1A CN117475820A (zh) 2023-04-10 2023-04-10 像素驱动结构及显示面板

Publications (1)

Publication Number Publication Date
CN117475820A true CN117475820A (zh) 2024-01-30

Family

ID=89622717

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310419253.1A Pending CN117475820A (zh) 2023-04-10 2023-04-10 像素驱动结构及显示面板

Country Status (1)

Country Link
CN (1) CN117475820A (zh)

Similar Documents

Publication Publication Date Title
US20180286313A1 (en) Pixel circuit, driving method thereof, array substrate, display device
CN114241976B (zh) 像素电路及显示面板
WO2023005661A1 (zh) 像素电路、驱动方法和显示装置
CN107481676B (zh) 一种像素电路的驱动方法、显示面板以及显示装置
CN112908246A (zh) 像素电路及其驱动方法、显示面板
CN112687227A (zh) 显示面板和显示装置
US20220319379A1 (en) Pixel driving circuit, method, and display apparatus
CN111261098B (zh) 像素驱动电路及驱动方法、显示装置
CN106611586B (zh) 像素驱动电路、驱动方法、有机发光显示面板及显示装置
CN111583870A (zh) 像素驱动电路
US11238789B2 (en) Pixel circuit having a data line for sensing threshold and mobility characteristics of the circuit
CN114203103B (zh) 发光电路、背光模组以及显示面板
CN114648940A (zh) 像素电路及显示面板
CN110992886B (zh) 一种像素驱动电路以及像素驱动电路的驱动方法
CN109147673B (zh) 像素电路及其驱动方法、显示装置
US11955084B2 (en) Gate driver circuit and display panel
CN116189604A (zh) 像素驱动电路、方法和显示面板
CN117475820A (zh) 像素驱动结构及显示面板
JP2014107001A (ja) シフトレジスタ回路および画像表示装置
CN117475817A (zh) 像素驱动结构及显示面板
CN218632044U (zh) 像素电路及显示面板
CN214624389U (zh) 显示面板和显示装置
CN115223494B (zh) 驱动电路及显示面板
US20240169892A1 (en) Driving circuit, display panel, and driving method thereof
CN114446251B (zh) 驱动电路、背光模组以及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination