CN117472816B - 芯片引脚的配置方法 - Google Patents
芯片引脚的配置方法 Download PDFInfo
- Publication number
- CN117472816B CN117472816B CN202311832952.5A CN202311832952A CN117472816B CN 117472816 B CN117472816 B CN 117472816B CN 202311832952 A CN202311832952 A CN 202311832952A CN 117472816 B CN117472816 B CN 117472816B
- Authority
- CN
- China
- Prior art keywords
- chip
- tested
- manufacturer
- pin
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000004806 packaging method and process Methods 0.000 claims abstract description 16
- 238000012360 testing method Methods 0.000 description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1694—Configuration of memory controller to different memory types
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开一种芯片引脚的配置方法,用于SPI控制器,所述SPI控制器存储有芯片引脚的默认配置方案、若干个芯片制造商标识及与若干个所述芯片制造商标识一一对应的若干个引脚配置方案;该方法包括:读取待测芯片的身份标识并将其与若干个所述制造商标识进行匹配;若所述身份标识与所述制造商标识不同,则判定匹配失败,根据所述芯片引脚的默认配置方案设置所述待测芯片;若所述身份标识与其中一所述制造商标识相同,则判定匹配成功,根据所述制造商标识对应的所述引脚配置方案设置所述待测芯片。本申请极大的提升了确认待测芯片所属制造商的效率,便于待测芯片采用合适的引脚配置方案,并采用对应的封装方式进行封装,提高产品质量。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种芯片引脚的配置方法。
背景技术
引脚,又叫管脚,是从待测芯片内部电路引出与***电路的接线,所有的引脚就构成了这块待测芯片的接口。
传统技术上,待测芯片封装时,需要将待测芯片的引脚与外部电路通过引线连接,且由于同一待测芯片制造商生产的闪存待测芯片的引脚是一致的,该引脚的功能配置在出厂时已经确定,为了选择合适的封装方案,防止封装时引线交叉,确定待测芯片所属的制造商便显得十分重要。而人工筛选、确认待测芯片品牌的效率较低,对于人力物力造成极大浪费。
发明内容
本发明的主要目的是提出一种芯片引脚的配置方法,旨在解决确认待测芯片品牌的效率低的问题。
为实现上述目的,本发明提出一种芯片引脚的配置方法,用于SPI控制器,所述SPI控制器存储有芯片引脚的默认配置方案、若干个芯片制造商标识及与若干个所述芯片制造商标识一一对应的若干个引脚配置方案;该方法包括:
读取待测芯片的身份标识并将其与若干个所述制造商标识进行匹配;
若所述身份标识与所述制造商标识不同,则判定匹配失败,根据所述芯片引脚的默认配置方案设置所述待测芯片;
若所述身份标识与其中一所述制造商标识相同,则判定匹配成功,根据所述制造商标识对应的所述引脚配置方案设置所述待测芯片。
在一些实施例中,在执行所述读取待测芯片的身份标识并与所述制造商标识进行匹配之前包括:
将若干个所述制造商标识以及与所述制造商标识对应的引脚配置方案组成若干个引脚标识组;
对所述引脚标识组进行编号,以供后续按顺序与所述待测芯片进行匹配。
在一些实施例中,与若干个所述制造商标识进行匹配包括:
提取首个引脚标识组内的制造商标识与所述待测芯片的身份标识进行匹配;
在首个引脚标识组内的制造商标识与所述待测芯片的身份标识匹配成功时,将所述首个引脚标识组内的所述引脚配置方案以索引的方式存储在所述待测芯片内;
在首个引脚标识组内的制造商标识与所述待测芯片的身份标识匹配失败时,按顺序依次采用其它引脚标识组与所述待测芯片的身份标识进行匹配,直至任一引脚标识组匹配成功;或,所有所述引脚标识组均匹配失败。
在一些实施例中,所述方法还包括:
将匹配结果输出至上位机,并重新对若干个所述引脚标识组进行编号;
若匹配成功,则将匹配成功时的引脚标识组作为一号引脚标识组;
若匹配失败,则维持原编号不变。
在一些实施例中,执行所述读取待测芯片内的身份标识之前,还包括:
获取所述待测芯片内逻辑存储区域的数据,并进行识别;
若结果为非0xFF,则表明待测芯片已匹配完成,无需再次匹配;
若结果为0xFF,则进入后续匹配流程。
在一些实施例中,所述待测芯片有若干个,所述若干个待测芯片以堆叠的方式连接。
在一些实施例中,所述待测芯片的工作电压为1.8V或3.3V。
在一些实施例中,将引脚标识组与若干个所述待测芯片的所述身份标识同时进行匹配。
在一些实施例中,所述通过所述默认配置方案设置所述待测芯片之后:
以栅格阵列封装的方式对所述芯片待测芯片进行封装。
在一些实施例中,所述通过所述制造商标识对应的引脚配置方案设置所述待测芯片之后:
以贴片封装的方式对所述待测芯片进行封装。
本发明技术方案通过使用SPI控制器保存不同制造商标识以及与制造商标识对应的引脚配置方案,并与待测芯片内的身份标识匹配,达到自动识别待测芯片所属制造商的功能。极大的提升了确认待测芯片品牌的效率,便于待测芯片采用合适的引脚配置方案,并采用对应的封装方式进行封装,提高产品质量。
附图说明
图1为本发明芯片引脚的配置方法第一实施例的流程图;
图2为本发明芯片引脚的配置方法实施例的流程框图;
图3为本发明芯片引脚的配置方法第三实施例的流程图;
图4为本发明芯片引脚的配置方法第四实施例的流程图;
图5为本发明芯片引脚的配置方法第五实施例的流程框图;
图6为本发明芯片引脚的配置方法第六实施例的流程图;
图7为本发明芯片引脚的配置方法第七实施例的流程图;
图8为本发明芯片引脚的配置方法第八实施例的流程图;
图9为本发明芯片引脚的配置方法第九实施例的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的方案进行清楚完整的描述,显然,所描述的实施例仅是本发明中的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
还需要说明的是,当元件被称为“固定于”或“设置于”另一个元件上时,它可以直接在另一个元件上或者可能同时存在居中元件。当一个元件被称为是“连接”另一个元件,它可以是直接连接另一个元件或者可能同时存在居中元件。
另外,在本发明中涉及“第一”、“”等的描述仅用于描述目的,而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“”的特征可以明示或者隐含地包括至少一个该特征。另外,各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
本发明提出一种芯片引脚的配置方法,用于SPI(Serial Peripheral Interface,串行***设备接口)控制器。SPI控制器存储有芯片引脚的默认配置方案、若干个芯片制造商标识(Manufacturer ID,MID)及与若干个芯片制造商标识一一对应的若干个引脚配置方案;参照图1和图2,在一实施例中,本发明所提出的芯片引脚的配置方法包括:
S100:读取待测芯片的身份标识并将其与若干个制造商标识进行匹配;
S200:若身份标识与制造商标识不同,则判定匹配失败,根据芯片引脚的默认配置方案设置待测芯片;
S300:若身份标识与其中一制造商标识相同,则判定匹配成功,根据制造商标识对应的引脚配置方案设置待测芯片。
待测芯片内的身份标识通常包含制造商的唯一标识符,可用于识别待测芯片的来源。通过在SPI控制器中设置特定的命令或指令,使SPI控制器读取其连接的待测芯片的身份标识,以获取待测芯片的所属制造商,并将待测芯片的身份标识与SPI控制器中的制造商标识进行匹配。
匹配成功后,待测芯片即可采用合适的引脚配置方案对待测芯片以及SPI控制器进行封装,且由于引线布置合理,可采用引线框架对待测芯片进行封装(引线框架是带有延长引线的合金框架),封装后尺寸更小,同时散热性能极佳。若匹配失败,则由于缺乏对应的引脚配置方案,需要采用专门的基板对待测芯片的引脚进行转接,成本较高,并对封装方式有较大限制,无法采用主流封装方式。
参照图3,在一些实施例中,在执行步骤S100之前包括:
S100a:将若干个制造商标识以及与制造商标识对应的引脚配置方案组成若干个引脚标识组;
S100b:对引脚标识组进行编号,以供后续按顺序与待测芯片进行匹配。
由于不同厂商所生产的待测芯片的引脚配置方式也不同,因此将引脚标识组设置在SPI控制器内,其中引脚标识组内包括身份标识以及与其对应的引脚配置方案,以方便后续与SPI控制器连接的待测芯片进行匹配。
示例性的,可将制造商标识“海力士”以及与其对应的引脚配置方案组合成一号引脚标识组,也可将制造商标识“三星”以及与其对应的引脚配置方案组合成二号引脚标识组;在与待测芯片内的身份标识进行匹配时,按照编号从小到大的顺序依次进行匹配,方便记录匹配结果供工作人员参考、分析。通常使用SPI控制器中预置的固件(Firm Ware,FW)完成上述引脚标识组的配置步骤。固件是固化在SPI控制器内部的程序代码,用于指导设备在基础的层面上运行。本实施例中,固件用于将不同的引脚配置方案和与引脚配置方案对应的制造商标识组成若干个引脚标识组,以方便后续匹配芯片的身份标识。
参照图4和图5,在一些实施例中,步骤S100包括:
S110:提取首个引脚标识组内的制造商标识与待测芯片的身份标识进行匹配;
S120:在首个引脚标识组内的制造商标识与待测芯片的身份标识匹配成功时,将首个引脚标识组内的引脚配置方案以索引的方式存储在待测芯片内;
S130:在首个引脚标识组内的制造商标识与待测芯片的身份标识匹配失败时,按顺序依次采用其它引脚标识组与待测芯片的身份标识进行匹配,直至任一引脚标识组匹配成功;或,所有引脚标识组均匹配失败。
其中,索引是一种单独的、物理的对数据库表中一列或多列的值进行排序的一种存储结构,它是某个表中一列或若干列值的集合和相应的指向表中物理标识这些值的数据页的逻辑指针清单。将引脚配置方案以索引的方式存储在待测芯片内,方便识别并设置引脚的功能。
示例性的,若共有三个引脚标识组,包括一号引脚标识组、二号引脚标识组以及三号引脚标识组;首先将一号引脚标识组与待测芯片进行匹配,若一号引脚标识组中的制造商标识与待测芯片的身份标识相同,即可将一号引脚标识组中的引脚配置方案以索引的方式存储在待测芯片内,也即是该待测芯片的引脚按照一号引脚标识组中的引脚配置方案进行连接。若一号引脚标识组中的制造商标识与待测芯片的身份标识不同,则采用二号引脚标识组与待测芯片进行匹配;若二号引脚标识组中的制造商标识与待测芯片的身份标识相同,则将待测芯片的引脚按照二号引脚标识组中的引脚配置方案进行连接。若二号引脚标识组中的制造商标识与待测芯片的身份标识不同,则采用三号引脚标识组与待测芯片进行匹配,若此时三号引脚标识组中的制造商标识与待测芯片的身份标识依然不同,则说明该待测芯片不属于已知的待测芯片制造厂商,待测芯片的引脚需采用专门的基板转接。
参照图6,在本发明的一些实施例中,前述芯片引脚的配置方法还可包括:
S400:将匹配结果输出至上位机,并重新对若干个引脚标识组进行编号;
S500:若匹配成功,则将匹配成功时的引脚标识组作为一号引脚标识组;
S600:若匹配失败,则维持原编号不变。
其中上位机为连接SPI控制器的计算机设备,可收集SPI控制器的匹配结果,并将其展示在显示设备上,供工作人员查看。参照上一实施例,若二号引脚标识组匹配成功,则将二号引脚标识组设置为新的一号引脚标识组,再将其它引脚标识组再按顺序依次编号,使得对其他待测芯片进行匹配时,能够优先以新的一号引脚标识组进行匹配,以提高匹配效率。
参照图7,在一些实施例中,执行步骤S100之前,还包括:
S10:获取待测芯片内逻辑存储区域的特定数据,并进行识别;
S20:若结果为非0xFF,则表明待测芯片已匹配完成,无需再次匹配;
S30:若结果为0xFF,则进入后续匹配流程。
由于部分待测芯片可能已经存储有合适的引脚功能引脚标识组,对于这部分待测芯片无需再进行匹配,因此在开始匹配流程之前,先对待测芯片进行检测,以验证待测芯片内是否已有引脚标识组,达到节约工序的效果。
在一些实施例中,待测芯片有若干个,若干个待测芯片以堆叠的方式连接。
本申请SPI控制器可以连接多个待测芯片,并对多个待测芯片进行匹配。可以理解的,待测芯片的制造商可以相同,也可以不同;当使用同一制造商生产的待测芯片时,SPI控制器匹配其中一颗待测芯片即可,当使用不同制造商生产的待测芯片时,SPI控制器依次匹配所有待测芯片,以选择合适的引脚功能的引脚标识组。
在一些实施例中,待测芯片的工作电压为1.8V或3.3V。
本申请方法可用于不同工作电压的待测芯片,适应范围更广,可生产的产品种类更多。进一步的,本申请方法还支持不同种类的待测芯片,包括8位数据总线的PPI(Parallel Peripheral Interface,并行外设总线)待测芯片以及16位数据总线的PPI待测芯片。
在一些实施例中,可同时将引脚标识组与若干个待测芯片的身份标识进行匹配。
当SPI控制器连接多个待测芯片时,同时对所有待测芯片进行匹配,识别每个待测芯片的身份标识,并确定每个待测芯片的引脚如何设置,进一步提高生产效率。可以理解的,部分情况下,堆叠的待测芯片需要保证为同一制造商生产,因此同时对多个待测芯片进行匹配,可以检验多个待测芯片是否具有相同的制造商标识,也即为同一厂商生产的待测芯片,以免导致后续封装过程出现问题,影响待测芯片的良品率。
参照图8,在一些实施例中,步骤S200之后还包括:
S210:以栅格阵列封装(Land Grid Array,LGA)的方式对待测芯片进行封装。
LGA封装是一种将待测芯片引脚通过电路板的层间连接到器件底部的封装形式,与其他封装形式不同,LGA封装没有凸出的引脚,而是在待测芯片的底部设计了一些小的焊盘,用于与基板焊接连接。匹配失败后,通过采用LGA封装的方式对待测芯片进行封装,以确保在使用默认配置方案的情况下,使封装后待测芯片依旧能具备较好的功能。
参照图9,在一些实施例中,步骤S300之后还包括:
S310:以贴片封装(Wide-Side-Notch,WSON)的方式对待测芯片进行封装。
WSON封装属于引线框架封装。其中引线框架是带有延长引线的合金框架,由于匹配成功后,待测芯片具有适配的引脚配置方案,用焊丝机将待测芯片连接到每根电线上,不会有引线交叉的问题。且WSON作为主流封装方式,通常具有较小的尺寸,紧凑的设计,有助于提高电子设备的集成度,特别适用于小型和便携式设备,WSON采用的表面贴装技术还简化了制造过程,提高了生产效率。
本发明技术方案通过使用SPI控制器保存不同制造商标识以及与制造商标识对应的引脚配置方案,并与待测芯片内的身份标识匹配,达到自动识别待测芯片所属制造商的功能。极大的提升了确认待测芯片品牌的效率,便于待测芯片采用合适的引脚配置方案,并采用对应的封装方式进行封装,提高产品质量。
以上所述的仅为本发明的部分或优选实施例,无论是文字还是附图都不能因此限制本发明保护的范围,凡是在与本发明一个整体的构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明保护的范围内。
Claims (8)
1.一种芯片引脚的配置方法,用于SPI控制器,其特征在于,所述SPI控制器存储有芯片引脚的默认配置方案、若干个芯片制造商标识及与若干个所述芯片制造商标识一一对应的若干个引脚配置方案;该方法包括:
将若干个所述制造商标识以及与所述制造商标识对应的引脚配置方案组成若干个引脚标识组;
对所述引脚标识组进行编号,以供后续按顺序与待测芯片进行匹配;
读取所述待测芯片的身份标识并将其与若干个所述制造商标识进行匹配;
若所述身份标识与所述制造商标识不同,则判定匹配失败,根据所述芯片引脚的默认配置方案设置所述待测芯片;
若所述身份标识与其中一所述制造商标识相同,则判定匹配成功,根据所述制造商标识对应的所述引脚配置方案设置所述待测芯片;
所述读取待测芯片的身份标识并将其与若干个所述制造商标识进行匹配包括:
提取首个引脚标识组内的制造商标识与所述待测芯片的身份标识进行匹配;
在首个引脚标识组内的制造商标识与所述待测芯片的身份标识匹配成功时,将所述首个引脚标识组内的所述引脚配置方案以索引的方式存储在所述待测芯片内;
在首个引脚标识组内的制造商标识与所述待测芯片的身份标识匹配失败时,按顺序依次采用其它引脚标识组与所述待测芯片的身份标识进行匹配,直至任一引脚标识组匹配成功;或,所有所述引脚标识组均匹配失败。
2.根据权利要求1所述的配置方法,其特征在于,所述方法还包括:
将匹配结果输出至上位机,并重新对若干个所述引脚标识组进行编号;
若匹配成功,则将匹配成功时的所述引脚标识组作为一号引脚标识组;
若匹配失败,则维持原编号不变。
3.根据权利要求1所述的配置方法,其特征在于,执行所述读取待测芯片内的身份标识之前,还包括:
获取所述待测芯片内逻辑存储区域的数据,并进行识别;
若结果为非0xFF,则表明所述待测芯片已匹配完成,无需再次匹配;
若结果为0xFF,则进入后续匹配流程。
4.根据权利要求1所述的配置方法,其特征在于,所述待测芯片有若干个,所述若干个待测芯片以堆叠的方式连接。
5.根据权利要求4所述的配置方法,其特征在于,所述待测芯片的工作电压为1.8V或3.3V。
6.根据权利要求1所述的配置方法,其特征在于,将引脚标识组与若干个所述待测芯片的所述身份标识同时进行匹配。
7.根据权利要求1所述的配置方法,其特征在于,所述根据所述芯片引脚的默认配置方案设置所述待测芯片之后:
以栅格阵列封装的方式对所述芯片待测芯片进行封装。
8.根据权利要求1所述的配置方法,其特征在于,所述根据所述制造商标识对应的所述引脚配置方案设置所述待测芯片之后:
以贴片封装的方式对所述待测芯片进行封装。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311832952.5A CN117472816B (zh) | 2023-12-28 | 2023-12-28 | 芯片引脚的配置方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311832952.5A CN117472816B (zh) | 2023-12-28 | 2023-12-28 | 芯片引脚的配置方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117472816A CN117472816A (zh) | 2024-01-30 |
CN117472816B true CN117472816B (zh) | 2024-04-02 |
Family
ID=89627896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311832952.5A Active CN117472816B (zh) | 2023-12-28 | 2023-12-28 | 芯片引脚的配置方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117472816B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104184454A (zh) * | 2014-08-07 | 2014-12-03 | 长芯盛(武汉)科技有限公司 | 适用多种类型存储的sfp芯片电路连接及其检测方法 |
CN112180240A (zh) * | 2020-10-13 | 2021-01-05 | 合肥泽延微电子有限公司 | 一种用于芯片生产的测试*** |
CN113702801A (zh) * | 2021-07-09 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种芯片的信号量测方法、装置及相关组件 |
-
2023
- 2023-12-28 CN CN202311832952.5A patent/CN117472816B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104184454A (zh) * | 2014-08-07 | 2014-12-03 | 长芯盛(武汉)科技有限公司 | 适用多种类型存储的sfp芯片电路连接及其检测方法 |
CN112180240A (zh) * | 2020-10-13 | 2021-01-05 | 合肥泽延微电子有限公司 | 一种用于芯片生产的测试*** |
CN113702801A (zh) * | 2021-07-09 | 2021-11-26 | 苏州浪潮智能科技有限公司 | 一种芯片的信号量测方法、装置及相关组件 |
Also Published As
Publication number | Publication date |
---|---|
CN117472816A (zh) | 2024-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101373435B (zh) | 可下载固件以及进行测试的处理***及其处理方法 | |
CN1192242C (zh) | 测试集成电路的引线架结构 | |
US6144090A (en) | Ball grid array package having electrodes on peripheral side surfaces of a package board | |
US9006000B2 (en) | Tj temperature calibration, measurement and control of semiconductor devices | |
CN110197019B (zh) | 基于***封装技术的工艺设计方法、***、介质及设备 | |
US7433229B2 (en) | Flash memory device with shunt | |
KR19990006383A (ko) | 반도체 장치 및 그 정보 관리 시스템 | |
CN102565653B (zh) | 一种晶圆测试方法 | |
CN110501628A (zh) | 多通道封装及其测试装置和测试方法 | |
US20050149780A1 (en) | System-in-package and method of testing thereof | |
CN109686679A (zh) | 制造半导体封装的方法 | |
US6830941B1 (en) | Method and apparatus for identifying individual die during failure analysis | |
CN117472816B (zh) | 芯片引脚的配置方法 | |
CN1633602A (zh) | 半导体器件及其测试方法 | |
CN112285525A (zh) | 一种晶圆测试方法、***及计算机可读存储介质 | |
US10658211B2 (en) | Data structures for semiconductor die packaging | |
US5670825A (en) | Integrated circuit package with internally readable permanent identification of device characteristics | |
CN113505563A (zh) | 一种探针台map生成方法及*** | |
US20160103152A1 (en) | Testing apparatus | |
JP4616974B2 (ja) | マルチチップモジュールのパッケージングプロセス | |
CN100397605C (zh) | 半导体器件的制造方法 | |
CN114299077B (zh) | 一种基于pcb图的测试方法、***、存储介质及设备 | |
JP3736525B2 (ja) | 半導体集積回路装置および回路基板 | |
US9548263B2 (en) | Semiconductor device package for debugging and related fabrication methods | |
US20010051383A1 (en) | Method for identifying defective elements in array molding of semiconductor packaging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |