CN113702801A - 一种芯片的信号量测方法、装置及相关组件 - Google Patents
一种芯片的信号量测方法、装置及相关组件 Download PDFInfo
- Publication number
- CN113702801A CN113702801A CN202110779554.6A CN202110779554A CN113702801A CN 113702801 A CN113702801 A CN 113702801A CN 202110779554 A CN202110779554 A CN 202110779554A CN 113702801 A CN113702801 A CN 113702801A
- Authority
- CN
- China
- Prior art keywords
- signal
- chip
- multiplexer
- tested
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000691 measurement method Methods 0.000 title claims abstract description 15
- 238000012360 testing method Methods 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000005259 measurement Methods 0.000 claims abstract description 23
- 238000004590 computer program Methods 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000008569 process Effects 0.000 abstract description 12
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000013461 design Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31722—Addressing or selecting of test units, e.g. transmission protocols for selecting test units
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本申请公开了一种芯片的信号量测方法，芯片设有多工器，多工器的输出端与芯片的测试脚位连接，多工器的多个输入端用于一一对应接入芯片的多个待测信号，该信号量测方法包括：为每个待测信号分配独立的标识信息；建立每个待测信号和接入该待测信号的输入端的对应关系；生成包括当前待测信号的标识信息的选择指令，以便多工器根据选择指令和对应关系将当前待测信号输出至测试脚位；对测试脚位输出的当前待测信号进行量测。本申请能够减少测试脚位对芯片的引脚的占用，在信号量测过程中，无需重新编译代码并更新芯片，信号量测效率高。本申请还公开了一种芯片的信号量测装置、电子设备及计算机可读存储介质，具有以上有益效果。
Description
技术领域
本申请涉及芯片测试领域，特别涉及一种芯片的信号量测方法、装置及相关组件。
背景技术
现今的服务器中，采用CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)芯片的设计越来越多，需要CPLD芯片实现的功能也随之增加，基于此，CPLD芯片所需要的脚位跟内部逻辑容量的需求也相应增加。为满足发展需要，可采用BGA(Ball GridArray Package，球栅阵列封装)对CPLD芯片进行封装，封装后，由于CPLD芯片的脚位均处于芯片本体的下方，为便于对信号进行量测，通常都会预留几根测试脚位，CPLD程序开发人员通过修改代码的方式，将想要量测的信号指定输出到预留的测试脚位，方便CPLD程序开发人员观察信号的状况是否符合预期，加快程序问题的修改处理。
现有技术中，基于BGA封装的CPLD芯片的信号量测方案，需要通过代码编译实现，而该方式通常都是一对一信号的设计，假设CPLD程序开发人员要量测两组信号，分别为A信号跟B信号，则需要分别设计两种代码，并将各个代码编译产生两个烧录文件，分别为A信号的烧录文件A及B信号的烧录文件，并分别更新到CPLD。具体的，当需要将A信号指定输出到CPLD的测试脚位a时，需要更新烧录文件A到CPLD，当需要将B信号指定输出到该测试脚位a时，需要更新烧录文件B到CPLD。采用现有技术中的方式，CPLD芯片内部的待测信号和测试脚位是一一对应的关系，如果需要检测CPLD芯片内部的新的信号，就必须重新编译代码并更新CPLD，量测耗时较长，效率低。
因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。
发明内容
本申请的目的是提供一种芯片的信号量测方法、装置、电子设备及计算机可读存储介质，能够减少测试脚位对芯片的引脚的占用，在信号量测过程中，无需重新编译代码并更新芯片，信号量测效率高。
为解决上述技术问题，本申请提供了一种芯片的信号量测方法，芯片设有多工器，所述多工器的输出端与所述芯片的测试脚位连接，所述多工器的多个输入端用于一一对应接入所述芯片的多个待测信号，该信号量测方法包括：
为每个所述待测信号分配独立的标识信息；
建立每个所述待测信号和接入该待测信号的所述输入端的对应关系；
生成包括当前待测信号的所述标识信息的选择指令，以便所述多工器根据所述选择指令和所述对应关系将当前待测信号输出至所述测试脚位；
对所述测试脚位输出的当前待测信号进行量测。
可选的，所述标识信息为基于I2C传输协议设定的标识信息。
可选的，所述生成包括当前待测信号的所述标识信息的选择指令的过程包括：
通过BMC生成包括当前待测信号的所述标识信息的选择指令。
可选的，该信号量测方法还包括：
预先确定所述芯片中的所有所述待测信号；
根据所有所述待测信号的数量设计所述多工器。
可选的，所述芯片为基于BGA封装的芯片。
可选的，所述芯片为CPLD。
可选的，所述建立每个所述待测信号和接入该待测信号的所述输入端的对应关系的过程包括：
为每一所述输入端分配与其接入的所述待测信号的标识信息相同的标识信息，以建立每个所述待测信号和接入该待测信号的所述输入端的对应关系。
为解决上述技术问题，本申请还提供了一种芯片的信号量测装置，芯片设有多工器，所述多工器的输出端与所述芯片的测试脚位连接，所述多工器的多个输入端用于一一对应接入所述芯片的多个待测信号，该信号量测装置包括：
分配模块，用于为每个所述待测信号分配独立的标识信息；
建立模块，用于建立每个所述待测信号和接入该待测信号的所述输入端的对应关系；
选择模块，用于生成包括当前待测信号的所述标识信息的选择指令，以便所述多工器根据所述选择指令和所述对应关系将当前待测信号输出至所述测试脚位；
量测模块，用于对所述测试脚位输出的当前待测信号进行量测。
为解决上述技术问题，本申请还提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如上文任意一项所述的芯片的信号量测方法的步骤。
为解决上述技术问题，本申请还提供了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如上文任意一项所述的芯片的信号量测方法的步骤。
本申请提供了一种芯片的信号量测方法，在芯片中设置多工器，多工器的多个输入端用于一一对应接入芯片中的多个待测信号，多工器的输出端与芯片的测试脚位连接。为芯片中的各个待测信号分配独立的标识信息，若当前需要对哪个待测信号进行量测，则生成与当前待测信号的标识信息对应的选择指令，由多工器选择与该选择指令对应的待测信号输出到芯片的测试脚位，即可实现对当前待测信号进行量测。本申请仅需要芯片预留一个测试脚位，即可实现对多个待测信号的量测，减少了测试脚位对芯片的引脚的占用，当需要切换新的待测信号时，生成与新的待测信号对应的选择指令，多工器即可根据选择指令自主选择输出至测试引脚的待测信号，无需重新编译代码并更新芯片，信号量测效率高。本申请还提供了一种芯片的信号量测装置、电子设备及计算机可读存储介质，具有和上述信号量测方法相同的有益效果。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请所提供的一种芯片的信号量测方法的步骤流程图；
图2为本申请所提供的一种芯片的信号量测装置的结构示意图。
具体实施方式
本申请的核心是提供一种芯片的信号量测方法、装置、电子设备及计算机可读存储介质，能够减少测试脚位对芯片的引脚的占用，在信号量测过程中，无需重新编译代码并更新芯片，信号量测效率高。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1，图1为本申请所提供的一种芯片的信号量测方法的步骤流程图，芯片设有多工器，多工器的输出端与芯片的测试脚位连接，多工器的多个输入端用于一一对应接入芯片的多个待测信号，该信号量测方法包括：
S101：为每个待测信号分配独立的标识信息；
S102：建立每个待测信号和接入该待测信号的输入端的对应关系；
具体的，本实施例在芯片内部设计多工器，将芯片中的待测信号一一对应接入多工器的输入端，多工器的输出端与芯片的测试脚位连接，多工器可以对输入信号进行选择，实现多输入单输出的目的，基于此，采用本申请的方案，芯片可仅设置一个测试脚位，减少对芯片的引脚的过多占用。
具体的，首先为每个待测信号分配独立的标识信息，然后建立每一待测信号和接入该待测信号的输入端之间的一一对应关系，以便根据选择指令，确定与预设的对应关系，确定当前需要将哪个输入端的待测信号导出至测试脚位。
其中，芯片可以为基于TQFP(Thin Quad Flat Package，薄塑封四角扁平封装)或BGA封装的芯片，具体可以为基于BGA封装的CPLD芯片。
S103：生成包括当前待测信号的标识信息的选择指令，以便多工器根据选择指令和对应关系将当前待测信号输出至测试脚位；
具体的，用户可以根据需要选择当前待测信号，生成包括当前待测信号的标识信息的选择指令，并将选择指令发送至芯片，由芯片将选择指令输入到多工器的选择引脚，多工器即可自主选择需要将哪个输入端的待测信号输出，即多工器可根据选择引脚接收到的选择指令，自主选择信号源，当需要更换待测信号，只需要重新生成包括新的待测信号的标识信息的选择指令即可，无需重新编译代码并更新芯片，信号量测效率高。
S104：对测试脚位输出的当前待测信号进行量测。
具体的，开发人员可对测试脚位的当前待测信号进行量测，根据量测结果判断是否符合预期，加快程序问题的修改处理。
可见，本实施例中，在芯片中设置多工器，多工器的多个输入端用于一一对应接入芯片中的多个待测信号，多工器的输出端与芯片的测试脚位连接。为芯片中的各个待测信号分配独立的标识信息，若当前需要对哪个待测信号进行量测，则生成与当前待测信号的标识信息对应的选择指令，由多工器选择与该选择指令对应的待测信号输出到芯片的测试脚位，即可实现对当前待测信号进行量测。本申请仅需要芯片预留一个测试脚位，即可实现对多个待测信号的量测，减少了测试脚位对芯片的引脚的占用，当需要切换新的待测信号时，生成与新的待测信号对应的选择指令，多工器即可根据选择指令自主选择输出至测试引脚的待测信号，无需重新编译代码并更新芯片，信号量测效率高。
在上述实施例的基础上：
作为一种可选的实施例，标识信息为基于I2C传输协议设定的标识信息。
具体的，本申请中的标识信息可以是基于I2C传输协议设定的标识信息，由于一个I2C的数据传输为八位，也就是Bit7到Bit0，使用这8位，就可以达到芯片内部最多256个信号的切换。具体的，可将待测信号1定义为0x00，待测信号2定义为0x01……待测信号16为0x10，以此类推，其中，0x00、0x01、……0xFF即为标识信息。
作为一种可选的实施例，生成包括当前待测信号的标识信息的选择指令的过程包括：
通过BMC生成包括当前待测信号的标识信息的选择指令。
具体的，可以通过服务器设计中既有的BMC完成上述S101-S103的操作，将BMC通过I2C总线连接芯片即可，节约了硬件成本。
作为一种可选的实施例，该信号量测方法还包括：
预先确定芯片中的所有待测信号；
根据所有待测信号的数量设计多工器。
具体的，可以根据需要量测的待测信号的数量来设计多工器，假设需要量测两个待测信号，则可设计2对1的多工器。
作为一种可选的实施例，建立每个待测信号和接入该待测信号的输入端的对应关系的过程包括：
为每一输入端分配与其接入的待测信号的标识信息相同的标识信息，以建立每个待测信号和接入该待测信号的输入端的对应关系。
具体的，可以为多工器的每一输入端和其接入的待测信号设置相同的标识信息，如假设待测信号1定义为0x00，则可将用于接入该待测信号的输入端也定义为0x00，减少数据处理量，以便多工器可以快速切换信号源，提高信号量测效率。
请参照图2，图2为本申请所提供的一种芯片的信号量测装置的结构示意图，芯片设有多工器，多工器的输出端与芯片的测试脚位连接，多工器的多个输入端用于一一对应接入芯片的多个待测信号，该信号量测装置包括：
分配模块1，用于为每个待测信号分配独立的标识信息；
建立模块2，用于建立每个待测信号和接入该待测信号的输入端的对应关系；
选择模块3，用于生成包括当前待测信号的标识信息的选择指令，以便多工器根据选择指令和对应关系将当前待测信号输出至测试脚位；
量测模块4，用于对测试脚位输出的当前待测信号进行量测。
可见，本实施例中，在芯片中设置多工器，多工器的多个输入端用于一一对应接入芯片中的多个待测信号，多工器的输出端与芯片的测试脚位连接。为芯片中的各个待测信号分配独立的标识信息，若当前需要对哪个待测信号进行量测，则生成与当前待测信号的标识信息对应的选择指令，由多工器选择与该选择指令对应的待测信号输出到芯片的测试脚位，即可实现对当前待测信号进行量测。本申请仅需要芯片预留一个测试脚位，即可实现对多个待测信号的量测，减少了测试脚位对芯片的引脚的占用，当需要切换新的待测信号时，生成与新的待测信号对应的选择指令，多工器即可根据选择指令自主选择输出至测试引脚的待测信号，无需重新编译代码并更新芯片，信号量测效率高。
作为一种可选的实施例，标识信息为基于I2C传输协议设定的标识信息。
作为一种可选的实施例，生成包括当前待测信号的标识信息的选择指令的过程包括：
通过BMC生成包括当前待测信号的标识信息的选择指令。
作为一种可选的实施例，该信号量测装置还包括：
设计模块，用于预先确定芯片中的所有待测信号，根据所有待测信号的数量设计多工器。
作为一种可选的实施例，芯片为基于BGA封装的芯片。
作为一种可选的实施例，芯片为CPLD。
作为一种可选的实施例，建立每个待测信号和接入该待测信号的输入端的对应关系的过程包括：
为每一输入端分配与其接入的待测信号的标识信息相同的标识信息，以建立每个待测信号和接入该待测信号的输入端的对应关系。
为解决上述技术问题，本申请还提供了一种电子设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行计算机程序时实现如上文任意一个实施例所描述的芯片的信号量测方法的步骤。
对于本申请所提供的一种电子设备的介绍请参照上述实施例，本申请在此不再赘述。
本申请所提供的一种电子设备具有和上述芯片的信号量测方法相同的有益效果。
为解决上述技术问题，本申请还提供了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如上文任意一个实施例所描述的芯片的信号量测方法的步骤。
对于本申请所提供的一种计算机可读存储介质的介绍请参照上述实施例，本申请在此不再赘述。
本申请所提供的一种计算机可读存储介质具有和上述芯片的信号量测方法相同的有益效果。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的状况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其他实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种芯片的信号量测方法，其特征在于，芯片设有多工器，所述多工器的输出端与所述芯片的测试脚位连接，所述多工器的多个输入端用于一一对应接入所述芯片的多个待测信号，该信号量测方法包括：
为每个所述待测信号分配独立的标识信息；
建立每个所述待测信号和接入该待测信号的所述输入端的对应关系；
生成包括当前待测信号的所述标识信息的选择指令，以便所述多工器根据所述选择指令和所述对应关系将当前待测信号输出至所述测试脚位；
对所述测试脚位输出的当前待测信号进行量测。
2.根据权利要求1所述的芯片的信号量测方法，其特征在于，所述标识信息为基于I2C传输协议设定的标识信息。
3.根据权利要求1所述的芯片的信号量测方法，其特征在于，所述生成包括当前待测信号的所述标识信息的选择指令的过程包括：
通过BMC生成包括当前待测信号的所述标识信息的选择指令。
4.根据权利要求1所述的芯片的信号量测方法，其特征在于，该信号量测方法还包括：
预先确定所述芯片中的所有所述待测信号；
根据所有所述待测信号的数量设计所述多工器。
5.根据权利要求1所述的芯片的信号量测方法，其特征在于，所述芯片为基于BGA封装的芯片。
6.根据权利要求5所述的芯片的信号量测方法，其特征在于，所述芯片为CPLD。
7.根据权利要求1-6任意一项所述的芯片的信号量测方法，其特征在于，所述建立每个所述待测信号和接入该待测信号的所述输入端的对应关系的过程包括：
为每一所述输入端分配与其接入的所述待测信号的标识信息相同的标识信息，以建立每个所述待测信号和接入该待测信号的所述输入端的对应关系。
8.一种芯片的信号量测装置，其特征在于，芯片设有多工器，所述多工器的输出端与所述芯片的测试脚位连接，所述多工器的多个输入端用于一一对应接入所述芯片的多个待测信号，该信号量测装置包括：
分配模块，用于为每个所述待测信号分配独立的标识信息；
建立模块，用于建立每个所述待测信号和接入该待测信号的所述输入端的对应关系；
选择模块，用于生成包括当前待测信号的所述标识信息的选择指令，以便所述多工器根据所述选择指令和所述对应关系将当前待测信号输出至所述测试脚位；
量测模块，用于对所述测试脚位输出的当前待测信号进行量测。
9.一种电子设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时实现如权利要求1-7任意一项所述的芯片的信号量测方法的步骤。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-7任意一项所述的芯片的信号量测方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110779554.6A CN113702801A (zh) | 2021-07-09 | 2021-07-09 | 一种芯片的信号量测方法、装置及相关组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110779554.6A CN113702801A (zh) | 2021-07-09 | 2021-07-09 | 一种芯片的信号量测方法、装置及相关组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113702801A true CN113702801A (zh) | 2021-11-26 |
Family
ID=78648404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110779554.6A Pending CN113702801A (zh) | 2021-07-09 | 2021-07-09 | 一种芯片的信号量测方法、装置及相关组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113702801A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117452190A (zh) * | 2023-12-22 | 2024-01-26 | 合肥联宝信息技术有限公司 | 一种信号测试电路、方法及存储介质 |
| CN117472816A (zh) * | 2023-12-28 | 2024-01-30 | 联和存储科技(江苏)有限公司 | 芯片引脚的配置方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN102970086A (zh) * | 2012-11-26 | 2013-03-13 | 惠州Tcl移动通信有限公司 | 一种用于切换测试信号通道的装置、***及切换方法 |
| CN111398786A (zh) * | 2020-04-02 | 2020-07-10 | 上海燧原科技有限公司 | 切换控制电路、片上***芯片、芯片测试***及方法 |
| CN111766509A (zh) * | 2020-09-02 | 2020-10-13 | 深圳芯邦科技股份有限公司 | 一种芯片测试方法及相关设备 |
| CN111880076A (zh) * | 2020-07-14 | 2020-11-03 | 苏州浪潮智能科技有限公司 | 一种信号测试点检测方法、***及相关组件 |
| CN111968922A (zh) * | 2019-05-20 | 2020-11-20 | 三星电子株式会社 | 用内部生成的测试使能信号测试半导体器件的晶圆级方法 |
| CN112527653A (zh) * | 2020-12-16 | 2021-03-19 | 江铃汽车股份有限公司 | 汽车组合仪表测试方法及*** |
| CN112858879A (zh) * | 2021-01-11 | 2021-05-28 | 重庆金山医疗器械有限公司 | 一种芯片信号测试电路及胶囊式内窥镜 |
| CN112988495A (zh) * | 2021-03-11 | 2021-06-18 | 广州安凯微电子股份有限公司 | 一种soc芯片复用管脚的多功能测试方法、装置及*** |
-
2021
- 2021-07-09 CN CN202110779554.6A patent/CN113702801A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101063700A (zh) * | 2007-05-29 | 2007-10-31 | 北京中星微电子有限公司 | 一种实现芯片测试的方法及装置 |
| CN102970086A (zh) * | 2012-11-26 | 2013-03-13 | 惠州Tcl移动通信有限公司 | 一种用于切换测试信号通道的装置、***及切换方法 |
| CN111968922A (zh) * | 2019-05-20 | 2020-11-20 | 三星电子株式会社 | 用内部生成的测试使能信号测试半导体器件的晶圆级方法 |
| CN111398786A (zh) * | 2020-04-02 | 2020-07-10 | 上海燧原科技有限公司 | 切换控制电路、片上***芯片、芯片测试***及方法 |
| CN111880076A (zh) * | 2020-07-14 | 2020-11-03 | 苏州浪潮智能科技有限公司 | 一种信号测试点检测方法、***及相关组件 |
| CN111766509A (zh) * | 2020-09-02 | 2020-10-13 | 深圳芯邦科技股份有限公司 | 一种芯片测试方法及相关设备 |
| CN112527653A (zh) * | 2020-12-16 | 2021-03-19 | 江铃汽车股份有限公司 | 汽车组合仪表测试方法及*** |
| CN112858879A (zh) * | 2021-01-11 | 2021-05-28 | 重庆金山医疗器械有限公司 | 一种芯片信号测试电路及胶囊式内窥镜 |
| CN112988495A (zh) * | 2021-03-11 | 2021-06-18 | 广州安凯微电子股份有限公司 | 一种soc芯片复用管脚的多功能测试方法、装置及*** |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117452190A (zh) * | 2023-12-22 | 2024-01-26 | 合肥联宝信息技术有限公司 | 一种信号测试电路、方法及存储介质 |
| CN117472816A (zh) * | 2023-12-28 | 2024-01-30 | 联和存储科技(江苏)有限公司 | 芯片引脚的配置方法 |
| CN117472816B (zh) * | 2023-12-28 | 2024-04-02 | 联和存储科技(江苏)有限公司 | 芯片引脚的配置方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021189322A1 (zh) | 一种芯片测试装置及测试方法 | |
| CN113702801A (zh) | 一种芯片的信号量测方法、装置及相关组件 | |
| CN107907814B (zh) | 一种提高芯片量产测试效率的方法 | |
| CN105185415A (zh) | 一种测试i2c的eeprom的方法及装置 | |
| CN112597064B (zh) | 对程序进行仿真的方法、电子设备及存储介质 | |
| CN217606027U (zh) | 一种通用芯片验证*** | |
| CN112996020A (zh) | 一种基于蓝牙的自动化测试方法、装置及蓝牙测试终端 | |
| CN113014339A (zh) | PCIe外插卡接收通道的质量测试方法、装置及设备 | |
| CN106776195B (zh) | 一种soc芯片调试方法和设备 | |
| CN112067978A (zh) | 一种基于fpga的fpga筛选测试***及方法 | |
| CN115547400A (zh) | 非易失性存储芯片测试***及非易失性存储芯片测试方法 | |
| CN114019357A (zh) | 一种逻辑处理模块的测试引脚的管理方法及相关组件 | |
| CN112069000A (zh) | 主控芯片与存储芯片兼容性的测试电路 | |
| CN109902001A (zh) | 对未初始化变量的检测方法及终端设备 | |
| CN115563007A (zh) | 一种无线通信终端测试方法、装置及电子设备 | |
| CN104598415A (zh) | 通用串行总线测试治具 | |
| CN210666782U (zh) | 用于电能表管理芯片验证的***及装置 | |
| CN114076901A (zh) | 一种电源模块输出纹波自动化测试***及方法 | |
| CN113064833A (zh) | 一种单片机仿真方法、***、装置、设备及存储介质 | |
| CN211698947U (zh) | 一种数控***FPGA-flash内存芯片配置电路 | |
| CN113820583B (zh) | 一种usb otg测试方法 | |
| CN112834964B (zh) | 自适应合路器接线线序的检测方法、装置及设备 | |
| CN115983192B (zh) | 验证***及配置验证***的外设子卡资源的方法 | |
| KR102467416B1 (ko) | 이종의 피검사 디바이스를 테스트하는 테스트 시스템 | |
| CN217521589U (zh) | 一种计算机主板用控制器模式配置电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |