CN117438451A - 横向绝缘栅双极晶体管及其制备方法 - Google Patents

横向绝缘栅双极晶体管及其制备方法 Download PDF

Info

Publication number
CN117438451A
CN117438451A CN202210816463.XA CN202210816463A CN117438451A CN 117438451 A CN117438451 A CN 117438451A CN 202210816463 A CN202210816463 A CN 202210816463A CN 117438451 A CN117438451 A CN 117438451A
Authority
CN
China
Prior art keywords
region
bipolar transistor
conductivity type
insulated gate
gate bipolar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210816463.XA
Other languages
English (en)
Inventor
刘腾
张森
何乃龙
章文通
文天龙
赵景川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202210816463.XA priority Critical patent/CN117438451A/zh
Priority to PCT/CN2023/106736 priority patent/WO2024012437A1/zh
Publication of CN117438451A publication Critical patent/CN117438451A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请涉及一种横向绝缘栅双极晶体管，包括漂移区、第一阱区、第一电极引出区、第二电极引出区以及电导调制结构。漂移区具有第一导电类型，电导调制结构设于第一电极引出区和第二电极引出区之间的漂移区内，电导调制结构包括设于漂移区的上表层且具有第一导电类型的第一掺杂区，以及设于第一掺杂区内且具有第二导电类型的第二掺杂区。其中，第一导电类型和第二导电类型相反，第一掺杂区的掺杂浓度大于漂移区的掺杂浓度。可极大地降低横向绝缘栅双极晶体管的通态压降，且降低横向绝缘栅双极晶体管的功耗。

Description

横向绝缘栅双极晶体管及其制备方法
技术领域
本发明涉及半导体技术领域，特别是涉及横向绝缘栅双极晶体管及其制备方法。
背景技术
横向绝缘栅双极晶体管(Lateral Insulated-Gate Bipolar Transistor，LIGBT)具有电流处理能力大、饱和压降低、开关损耗小、驱动电路简单和驱动功率小等优点，是目前最理想的功率开关器件。横向绝缘栅双极晶体管广泛应用于电极控制、中频开关电源、逆变器和空调器等领域。
然而，传统的横向绝缘栅双极晶体管存在通态压降无法满足使用需求、静态功耗高、提前击穿等缺陷。
发明内容
基于此，有必要提供一种横向绝缘栅双极晶体管及其制备方法，以解决上述至少一个技术问题。
为了实现本申请的目的，本申请采用如下技术方案：
一种横向绝缘栅双极晶体管，包括：
漂移区，具有第一导电类型；
第一阱区，设于漂移区的上表层，具有第二导电类型，所述第一导电类型和所述第二导电类型相反；
第一电极引出区和第二电极引出区，所述第一电极引出区设于所述第一阱区的上表层，所述第二电极引出区设于所述漂移区的上表层；
电导调制结构，设于所述第一电极引出区和所述第二电极引出区之间的所述漂移区内，所述电导调制结构包括设于所述漂移区的上表层且具有第一导电类型的第一掺杂区，以及设于所述第一掺杂区内且具有第二导电类型的第二掺杂区，所述第一掺杂区的掺杂浓度大于所述漂移区的掺杂浓度。
在其中一个实施例中，所述第一掺杂区和所述第二掺杂区的数量均为至少一个。
在其中一个实施例中，所述第一掺杂区和所述第二掺杂区均浮空设置；或，
所述第一掺杂区浮空设置，所述第二掺杂区外接电位。
在其中一个实施例中，所述第一掺杂区的掺杂深度小于所述第一阱区的掺杂深度。
在其中一个实施例中，所述第一掺杂区和所述第二掺杂区的掺杂浓度值的数量级相同。
在其中一个实施例中，所述漂移区的上表层设有至少一组电导调制结构组件，每一所述电导调制结构组件包括沿导电沟道的长度方向间隔布设的多个所述电导调制结构。
在其中一个实施例中，所述漂移区的上表层设有沿导电沟道的宽度方向间隔布设的多组所述电导调制结构组件。
在其中一个实施例中，所述横向绝缘栅双极晶体管还包括设于所述漂移区的上表层且具有第一导电类型的第二阱区，所述第二阱区位于全部所述电导调制结构远离所述第一阱区的一侧；
所述第二阱区的上表层设有所述第二电极引出区，所述第二电极引出区具有所述第二导电类型，所述第一电极引出区具有所述第一导电类型。
在其中一个实施例中，所述第一阱区的上表层还设有具有第二导电类型的第一阱区引出区，所述第一阱区引出区与所述第一电极引出区的电位短接在一起。
在其中一个实施例中，所述横向绝缘栅双极晶体管还包括半导体基底，所述半导体基底包括层叠设置的衬底和掩埋介质层，所述漂移区设于所述掩埋介质层背离所述衬底的一侧。
在其中一个实施例中，所述横向绝缘栅双极晶体管还包括栅极结构，所述栅极结构位于所述第一阱区上，所述栅极结构的一侧延伸覆盖至所述第一电极引出区的一部分，所述栅极结构的另一侧延伸覆盖至所述漂移区的一部分。
一种横向绝缘栅双极晶体管的制备方法，包括：
提供半导体基底，所述半导体基底包括衬底，所述衬底具有第二导电类型；
在所述半导体基底上形成位于所述衬底上方的漂移区，所述漂移区具有第一导电类型，所述第一导电类型和所述第二导电类型相反；
在所述漂移区的上表层形成具有第二导电类型的第一阱区；
在所述漂移区内形成与所述第一阱区间隔设置的电导调制结构，所述电导调制结构包括形成于所述漂移区的上表层且具有第一导电类型的第一掺杂区，以及形成于所述第一掺杂区内且具有第二导电类型的第二掺杂区，所述第一掺杂区的掺杂浓度大于所述漂移区的掺杂浓度；
形成第一电极引出区和第二电极引出区，所述第一电极引出区形成于所述第一阱区的上表层，所述第二电极引出区形成于全部所述电导调制结构远离所述第一阱区的一侧。
在其中一个实施例中，所述在所述漂移区内形成与所述第一阱区间隔设置的电导调制结构，包括：
向所述漂移区的部分上表层注入第一导电类型离子，并推阱形成所述第一掺杂区；
向所述第一掺杂区内注入第二导电类型离子，并推阱形成所述第二掺杂区。
上述提供的横向绝缘栅双极晶体管及其制备方法，当横向绝缘栅双极晶体管开启时，横向绝缘栅双极晶体管的导电沟道打开，电子由第一电极引出区通过该导电沟道进入漂移区，随着电子数量越来越多，大量电子涌向第二电极引出区，并在漂移区内逐渐形成一个压降。此压降使得第一掺杂区和第二掺杂区之间形成的PN结正向导通，与第二电极引出区一起向漂移区注入大量空穴，形成电导调制效应。极大地降低了横向绝缘栅双极晶体管的通态压降，且降低了横向绝缘栅双极晶体管的静态功耗。而在横向绝缘栅双极晶体管关闭时，第一掺杂区和第二掺杂区之间形成类似超结的结构，可以相互辅助耗尽，使得电场不至于提前击穿，不影响横向绝缘栅双极晶体管的耐压。即在降低了器件的静态功耗的同时有效避免击穿电压的显著降低。
附图说明
图1为第一实施例中横向绝缘栅双极晶体管的结构示意图；
图2为第二实施例中横向绝缘栅双极晶体管的结构示意图；
图3为第三实施例中横向绝缘栅双极晶体管的结构示意图；
图4为一实施例中横向绝缘栅双极晶体管的制备方法的流程图。
图中：110、半导体基底；111、衬底；112、掩埋介质层；120、漂移区；130、第一电极引出区；140、第二电极引出区；150、栅极结构；151、场氧化层；160、电导调制结构；161、第一掺杂区；162、第二掺杂区；171、第一阱区；172、第一阱区引出区；180、第二阱区。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。图1为本申请一实施例的横向绝缘栅双极晶体管的结构示意图。
在一些实施例中，请参阅图1，本申请一实施例的提供的横向绝缘栅双极晶体管包括漂移区120、第一阱区171、第一电极引出区130、第二电极引出区140以及电导调制结构160。
漂移区120具有第一导电类型，第一阱区171设于漂移区120的上表层，第一阱区171具有第二导电类型，第一导电类型和第二导电类型相反。
其中，第一导电类型和第二导电类型中的其中一种类型为P型，另一种类型为N型。例如，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
第一电极引出区130设于第一阱区171的上表层，第二电极引出区140设于漂移区120的上表层，电导调制结构160设于第一电极引出区130和第二电极引出区140之间的漂移区120内，电导调制结构160包括设于漂移区120的上表层且具有第一导电类型的第一掺杂区161，以及位于第一掺杂区161内且具有第二导电类型的第二掺杂区162，第一掺杂区161的掺杂浓度大于漂移区120的掺杂浓度。其中，第一掺杂区161具有第一导电类型，第二掺杂区162具有第二导电类型，因此第一掺杂区161和第二掺杂区162之间可以形成PN结。
示例性的，在本实施例中，第一导电类型为N型，第二导电类型为P型，即第一掺杂区161和漂移区120的导电类型为N型，第二掺杂区162的导电类型为P型。
上述横向绝缘栅双极晶体管，当横向绝缘栅双极晶体管开启时，横向绝缘栅双极晶体管的导电沟道打开，电子由第一电极引出区130通过该导电沟道进入漂移区120，随着电子数量越来越多，大量电子涌向第二电极引出区140，并在漂移区120内逐渐形成一个压降，此压降使得第一掺杂区161和第二掺杂区162之间形成的PN结正向导通，与第二电极引出区140一起向漂移区120注入大量空穴，形成电导调制效应，极大地降低了横向绝缘栅双极晶体管的通态压降，且降低了横向绝缘栅双极晶体管的静态功耗。而在横向绝缘栅双极晶体管关闭时，第一掺杂区161和第二掺杂区162之间形成类似超结的结构，可以相互辅助耗尽，使得电场不至于提前击穿，不影响提高横向绝缘栅双极晶体管的耐压。即，在降低了器件静态功耗的同时有效避免击穿电压的显著降低。
在本实施例中，第一掺杂区161的掺杂浓度大于漂移区120的掺杂浓度，可提高漂移区120的掺杂浓度，并降低导通电阻。如此，在横向绝缘栅双极晶体管开启时，横向绝缘栅双极晶体管的导电沟道打开，电子由第一电极引出区130通过该导电沟道进入漂移区120，因第一掺杂区161的掺杂浓度大于漂移区120的掺杂浓度，可使漂移区120对电子的阻力更小，以便越来越多的电子涌第二电极引出区140，并更快地在漂移区120形成一个使第一掺杂区161和第二掺杂区162之间形成的PN结正向导通的压降，PN结正向导通后，能与第二电极引出区140一起向漂移区120注入大量空穴，形成电导调制效应，极大地降低了横向绝缘栅双极晶体管的通态压降，且降低了横向绝缘栅双极晶体管的静态功耗。
需要说明的是，若第一掺杂区161的掺杂浓度过高，第一掺杂区161和第二掺杂区162之间形成的寄生PN二极管正偏后涌过来的空穴会被第一掺杂区161复合。从关断状态下击穿电压的角度来看，若第一掺杂区161和第二掺杂区162的掺杂浓度过高，会导致横向绝缘栅双极晶体管在静态关断时第一掺杂区161和第二掺杂区162之间形成的寄生PN二极管引入新的电场，导致器件提前击穿。基于此，第一掺杂区161和第二掺杂区162的掺杂浓度和体积需要根据漂移区120的掺杂浓度和器件的需求进行合理的设置，在能兼顾满足横向绝缘栅双极晶体管的通态压降、耐压等需求的情况下，第一掺杂区161的掺杂浓度和体积越大越好。
在一些实施例中，请参阅图1-图3，第一掺杂区161和第二掺杂区162的数量均为至少一个。
第一掺杂区161和第二掺杂区162的数量可以为一个，也可以为多个。也可以是，一个第一掺杂区161内设有多个独立的第二掺杂区162，该第一掺杂区161大致呈薄层结构。也可以是，多条沿导电沟道的长度方向延伸的第一掺杂区161，每条第一掺杂区161内设有多个独立的第二掺杂区162。当然，也可以是，多条沿导电沟道的宽度方向延伸的第一掺杂区161，每条第一掺杂区161内设有多个独立的第二掺杂区162。在此不作具体限制。电导调制结构160的数量需要根据漂移区120的掺杂浓度和器件的需求进行合理的设置，以能兼顾满足横向绝缘栅双极晶体管的通态压降和耐压等需求。也可以理解为，本申请的电导调制结构160的设置方式均能确保漂移区120中增设的第一掺杂区161和第二掺杂区162在静态时零偏，这时候类似于超结相互耗尽，同时又能要保证第一掺杂区161残余的浓度与面积不至于影响到漂移区的耗尽区，避免增设过多的第一掺杂区161不能被第二掺杂区162耗尽造成漂移区的耗尽区收缩，避免影响器件的击穿电压。图3给出了一个第一掺杂区161和一个第二掺杂区162的示例。
可以理解，该电导调制结构160能使漂移区120形成空穴注入的低阻路径，形成显著的电导调制效应，极大地降低了横向绝缘栅双极晶体管的通态压降，且能有效降低横向绝缘栅双极晶体管的静态功耗。
在一些实施例中，第一掺杂区161和第二掺杂区162均浮空设置。
在另一些实施例中，第一掺杂区161浮空设置，第二掺杂区162外接电位。
在一些实施例中，第一掺杂区161的掺杂深度小于第一阱区171的掺杂深度。
在一些实施例中，第一掺杂区161和第二掺杂区162的掺杂浓度值的数量级相同，能很好地兼顾满足横向绝缘栅双极晶体管的通态压降、耐压等需求。
在一些实施例中，请参阅图1及图2，漂移区120的上表层设有至少一组电导调制结构组件，各电导调制结构组件包括沿导电沟道的长度方向间隔布设的多个电导调制结构160。
该横向绝缘栅双极晶体管开启时，横向绝缘栅双极晶体管的导电沟道打开，可以理解的是，该导电沟道形成于第一阱区171，如此，电子由第一电极引出区130通过该导电沟道进入漂移区120并涌向第二电极引出区140的过程中，随着越来越多的电子涌向第二电极引出区140，可在漂移区120形成使各电导调制结构160中第一掺杂区161和第二掺杂区162之间形成的PN结正向导通的压降，如此，多个PN结能与第二电极引出区140一起向漂移区120注入大量空穴，形成显著的电导调制效应，极大地降低了横向绝缘栅双极晶体管的通态压降，能有效降低横向绝缘栅双极晶体管的静态功耗，还能避免提前击穿，不影响器件的耐压，击穿电压不会显著降低。而在横向绝缘栅双极晶体管关闭时，第一掺杂区和第二掺杂区之间形成类似超结的结构，可以相互辅助耗尽，使得电场不至于提前击穿，不影响提高横向绝缘栅双极晶体管的耐压。即，在降低了器件静态功耗的同时有效避免击穿电压的显著降低。
需要说明的是，多个电导调制结构160未连成一片，可以给漂移区120留出足够的载流子运动路径。
具体到如图1所示的实施例中，导电沟道的长度方向平行于x轴向。
在一些实施例中，请参阅图2，漂移区120的上表层设有沿导电沟道的宽度方向间隔布设的多组电导调制结构组件。
该横向绝缘栅双极晶体管开启时，横向绝缘栅双极晶体管的导电沟道打开，随着越来越多的电子由第一电极引出区130通过该导电沟道涌向第二电极引出区140，可在漂移区120形成使各电导调制结构160中第一掺杂区161和第二掺杂区162之间形成的PN结正向导通的压降，如此，多组电导调制结构组件中的电导调制结构160均能使漂移区120形成空穴注入的低阻路径，形成显著的电导调制效应，极大地降低了横向绝缘栅双极晶体管的通态压降，且能有效降低横向绝缘栅双极晶体管的静态功耗。具体到如图1所示的实施例中，导电沟道的宽度方向平行于y轴向。
在一些实施例中，横向绝缘栅双极晶体管还包括设于漂移区120的上表层且具有第一导电类型的第二阱区180，第二阱区180位于全部电导调制结构160远离第一阱区171的一侧，第二阱区180的上表层设有第二电极引出区140，第二电极引出区140具有第二导电类型，第一电极引出区130具有第一导电类型。也可以理解为，全部电导调制结构160均位于第一阱区171与第二阱区180之间的漂移区120中。
当横向绝缘栅双极晶体管进入关断过程时，漂移区120中在导通状态产生电导调制效应所存储的载流子可以很快地通过第一导电类型的第二阱区180流向漏极，有效缩短了关断时间。同时当横向绝缘栅双极晶体管处于开态时，第二电极引出区140和第二阱区180之间形成的PN结反向偏置，可有效防止第二电极引出区140击穿，提高横向绝缘栅双极晶体管的耐压能力。
在一些实施例中，第一阱区171的上表层还设有具有第二导电类型的第一阱区引出区172，第一阱区引出区172与第一电极引出区130的电位短接在一起。
可以理解的是，第一电极引出区130、第一阱区引出区172和漂移区120共同构成一个寄生NPN三极管，若未设置第一阱区171，当横向绝缘栅双极晶体管导通且满足寄生NPN三极管的基极少子可以渡越的条件后，可能会使得此寄生NPN三极管开启，这样会使得横向绝缘栅双极晶体管在开启阶段发生失效。反之，在第二导电类型的第一阱区引出区172下方加一个第二导电类型的第一阱区171，可以提高该寄生NPN管的基区浓度，少子寿命减小而无法渡越到发射极，这样就有效地避免了源端处寄生NPN管开启。增设第一阱区171相当于使第一阱区引出区172和第一阱区171形成缓变沟道掺杂，可调整阈值电压，减小衬底111电阻，防止寄生NPN管导通，并可提高第一阱区171的浓度，缩短沟道长度，降低导通电阻并减小器件面积。
在一些实施例中，横向绝缘栅双极晶体管还包括半导体基底110，半导体基底110包括层叠设置的衬底111和掩埋介质层112，漂移区120设于掩埋介质层112背离衬底111的一侧，衬底111具有第二导电类型。
若未设置掩埋介质层112，第二电极引出区140、漂移区120和衬底111共同构成一个PNP三极管，如此，当横向绝缘栅双极晶体管开启时，非常容易使得这个PNP三极管开启而导致漏端电流经由这个PNP三极管流向衬底111而导致失效。因此在衬底111和漂移区120设置掩埋介质层112，通过掩埋介质层112实现漂移区120与衬底111之间的电隔离，避免形成该PNP三极管，也能有效避免漏电，使横向绝缘栅双极晶体管具备低漏电、低开态电阻及抗闩锁能力等优点。
在一些实施例中，横向绝缘栅双极晶体管还包括栅极结构，栅极结构150位于第一阱区171上，栅极结构150的一侧延伸覆盖至第一电极引出区130的一部分，栅极结构150的另一侧延伸覆盖至漂移区120的一部分。
在一些实施例中，在漂移区120上表面还设有场氧化层151，栅极结构150还延伸覆盖至场氧化层151的一部分，延伸覆盖至场氧化层151上的栅极导电层作为场板。
在一些实施例中，栅极结构150包括栅介质层和栅极导电层(栅介质层在本申请图1、图2、图3中均未示出)，栅介质层设于第一阱区171上，且一端延伸覆盖至第一电极引出区130的一部分，另一端延伸覆盖至未被场氧化层151覆盖的漂移区120上，并与场氧化层151接触。栅极导电层形成于栅介质层上，栅极导电层远离第一电极引出区130的一侧还延伸覆盖至场氧化层151的一部分。
可以理解的是，栅极结构150设置在部分的第一阱区171上，一方面在外加电压的控制下，第一阱区171与栅极结构150有交叠的区域用于形成导电沟道；另一方面，在横向绝缘栅双极晶体管制备的过程中栅极结构150还可以作为第一电极引出区130的注入阻挡层，以使第一电极引出区130进行自对准注入，保证导电沟道的宽度。
栅极导电层的材料可以为多晶硅材料，也可为金属、金属氮化物、金属硅化物，在此不作具体限定。
栅介质层可以包括但不限于氧化硅层。形成栅介质层的方法可以为化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺或原位水汽生成工艺(In-Situ SteamGeneration，ISSG)，在此不作具体限定。
在一些实施例中，全部电导调制结构160在漂移区120上的正投影，与栅极导电层在漂移区120上的正投影具有沿横向的间隔。即电导调制结构160不设于栅极导电层下方，而设于栅极导电层与第二阱区180之间。避免栅极导电层的栅电压对电导调制结构160产生影响，以更好地利用电导调制结构160降低横向绝缘栅双极晶体管的通态压降。
本申请相应提供一种横向绝缘栅双极晶体管的制备方法，可以用于制造前述任一实施例的横向绝缘栅双极晶体管。图4是一实施例中横向绝缘栅双极晶体管的制备方法的流程图，包括下列步骤：
S210、提供半导体基底，半导体基底包括衬底，衬底具有第二导电类型。
S220、在半导体基底上形成位于衬底上方的漂移区，漂移区具有第一导电类型，第一导电类型和第二导电类型相反。
S230、在漂移区的上表层形成具有第二导电类型的第一阱区。
S240、在漂移区内形成与第一阱区间隔设置的电导调制结构，电导调制结构包括形成于漂移区的上表层且具有第一导电类型的第一掺杂区，以及形成于第一掺杂区内且具有第二导电类型的第二掺杂区，第一掺杂区的掺杂浓度大于漂移区的掺杂浓度。
S250、形成第一电极引出区和第二电极引出区，第一电极引出区形成于第一阱区的上表层，第二电极引出区形成于全部电导调制结构远离第一阱区的一侧。
该横向绝缘栅双极晶体管的制备方法制得的横向绝缘栅双极晶体管，当横向绝缘栅双极晶体管开启时，横向绝缘栅双极晶体管的导电沟道打开，电子由第一电极引出区通过该导电沟道进入漂移区，随着电子数量越来越多，大量电子涌向第二电极引出区，并在漂移区逐渐形成一个压降，此压降使得第一掺杂区和第二掺杂区之间形成的PN结正向导通，与第二电极引出区一起向漂移区注入大量空穴，形成电导调制效应，极大地降低了横向绝缘栅双极晶体管的通态压降，且降低了横向绝缘栅双极晶体管的静态功耗。而在横向绝缘栅双极晶体管关闭时，第一掺杂区和第二掺杂区之间形成类似超结的结构，可以相互辅助耗尽，使得电场不至于提前击穿，不影响提高横向绝缘栅双极晶体管的耐压。即，在降低了器件静态功耗的同时有效避免击穿电压的显著降低。
在一些实施例中，其中，半导体基底包括层叠设置的衬底和掩埋介质层，第二导电类型为P型，第一导电类型为N型，相应地，衬底为P型硅衬底，漂移区为N-漂移区。在其他的实施例中，也可以是第二导电类型为N型、第一导电类型为P型。
在一些实施例中，掩埋介质层的材质为硅的氧化物，例如二氧化硅。
在一些实施例中，漂移区通过注入后高温推阱实现，需要一定的掺杂浓度来保证电流通路。
在一些实施例中，步骤S230中，在漂移区的上表层形成具有第二导电类型的第一阱区的同时还在漂移区的上表层形成具体第一导电类型的第二阱区，且第二阱区与第一阱区间隔设置；则在步骤S240中，电导调制结构形成于第一阱区与第二阱区之间的漂移区中；则在步骤S250中，第二电极引出区形成于第二阱区的上表层，第二电极引出区具有第二导电类型，第一电极引出区具有第一导电类型。当横向绝缘栅双极晶体管进入关断过程时，漂移区中在导通状态产生电导调制效应所存储的载流子可以很快地通过第一导电类型的第二阱区流向漏极，有效缩短了关断时间。同时当横向绝缘栅双极晶体管处于开态时，第二电极引出区和第二阱区之间形成的PN结反向偏置，可有效防止第二电极引出区击穿，提高横向绝缘栅双极晶体管的耐压能力。
在一些实施例中，步骤S240中在漂移区内形成与第一阱区间隔设置的电导调制结构，包括：向漂移区的部分上表层注入第一导电类型离子，并推阱形成第一掺杂区；向第一掺杂区内注入第二导电类型离子，并推阱形成第二掺杂区，第二导电类型的第二掺杂区被第一导电类型的第一掺杂区包住，使得第一掺杂区和第二掺杂区之间可以形成PN结。
在一些实施例中，步骤S240之后，且在步骤S250之前，还包括：
S2401、在部分漂移区上形成场氧化层；
S2402、在部分第一阱区上形成栅介质层，栅介质层还延伸覆盖至未被场氧化层覆盖的漂移区上，并与场氧化层接触；
S2403、在栅介质层上形成栅极导电层，栅极导电层还延伸覆盖至场氧化层的一部分；则在步骤S250中，栅极结构作为第一电极引出区的注入阻挡层，以进行自对准注入，第一电极引出区形成于第一阱区的上表层，且第一电极引出区的一部分延伸至栅极结构下，保证导电沟道的宽度。
在一些实施例中，步骤S250，包括：先形成第一电极引出区；后形成第二电极引出区，且形成第二电极引出区的同时还形成第一阱区引出区，第一阱区引出区形成于第一阱区的上表层，第一阱区引出区和第二电极引出区均具有第二导电类型，第一电极引出区具有第一导电类型，电导调制结构形成于第一阱区与第二电极引出区之间的漂移区中，也可以理解为电导调制结构形成于第一电极引出区与第二电极引出区之间的漂移区中。
应该理解的是，虽然上述实施例中的流程图中的各个步骤按照箭头的提示依次显示，但是这些步骤并不是必然按照箭头提示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，上述流程图中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。需要说明的是，上述不同的实施例之间可以进行相互组合。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (13)

1.一种横向绝缘栅双极晶体管，其特征在于，包括：
漂移区，具有第一导电类型；
第一阱区，设于所述漂移区的上表层，具有第二导电类型，所述第一导电类型和所述第二导电类型相反；
第一电极引出区和第二电极引出区，所述第一电极引出区设于所述第一阱区的上表层，所述第二电极引出区设于所述漂移区的上表层；
电导调制结构，设于所述第一电极引出区和所述第二电极引出区之间的所述漂移区内，所述电导调制结构包括设于所述漂移区的上表层且具有第一导电类型的第一掺杂区，以及设于所述第一掺杂区内且具有第二导电类型的第二掺杂区，所述第一掺杂区的掺杂浓度大于所述漂移区的掺杂浓度。
2.根据权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述第一掺杂区和所述第二掺杂区的数量均为至少一个。
3.根据权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述第一掺杂区和所述第二掺杂区均浮空设置；或，
所述第一掺杂区浮空设置，所述第二掺杂区外接电位。
4.根据权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述第一掺杂区的掺杂深度小于所述第一阱区的掺杂深度。
5.根据权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述第一掺杂区和所述第二掺杂区的掺杂浓度值的数量级相同。
6.根据权利要求1-5任一项所述的横向绝缘栅双极晶体管，其特征在于，所述漂移区的上表层设有至少一组电导调制结构组件，每一所述电导调制结构组件包括沿导电沟道的长度方向间隔布设的多个所述电导调制结构。
7.根据权利要求6所述的横向绝缘栅双极晶体管，其特征在于，所述漂移区的上表层设有沿导电沟道的宽度方向间隔布设的多组所述电导调制结构组件。
8.根据权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述横向绝缘栅双极晶体管还包括设于所述漂移区的上表层且具有第一导电类型的第二阱区，所述第二阱区位于全部所述电导调制结构远离所述第一阱区的一侧；
所述第二阱区的上表层设有所述第二电极引出区，所述第二电极引出区具有所述第二导电类型，所述第一电极引出区具有所述第一导电类型。
9.根据权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述第一阱区的上表层还设有具有第二导电类型的第一阱区引出区，所述第一阱区引出区与所述第一电极引出区的电位短接在一起。
10.根据权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述横向绝缘栅双极晶体管还包括半导体基底，所述半导体基底包括层叠设置的衬底和掩埋介质层，所述漂移区设于所述掩埋介质层背离所述衬底的一侧。
11.根据权利要求1所述的横向绝缘栅双极晶体管，其特征在于，所述横向绝缘栅双极晶体管还包括栅极结构，所述栅极结构位于所述第一阱区上，所述栅极结构的一侧延伸覆盖至所述第一电极引出区的一部分，所述栅极结构的另一侧延伸覆盖至所述漂移区的一部分。
12.一种横向绝缘栅双极晶体管的制备方法，其特征在于，包括：
提供半导体基底，所述半导体基底包括衬底，所述衬底具有第二导电类型；
在所述半导体基底上形成位于所述衬底上方的漂移区，所述漂移区具有第一导电类型，所述第一导电类型和所述第二导电类型相反；
在所述漂移区的上表层形成具有第二导电类型的第一阱区；
在所述漂移区内形成与所述第一阱区间隔设置的电导调制结构，所述电导调制结构包括形成于所述漂移区的上表层且具有第一导电类型的第一掺杂区，以及形成于所述第一掺杂区内且具有第二导电类型的第二掺杂区，所述第一掺杂区的掺杂浓度大于所述漂移区的掺杂浓度；
形成第一电极引出区和第二电极引出区，所述第一电极引出区形成于所述第一阱区的上表层，所述第二电极引出区形成于全部所述电导调制结构远离所述第一阱区的一侧。
13.根据权利要求12所述的横向绝缘栅双极晶体管的制备方法，其特征在于，所述在所述漂移区内形成与所述第一阱区间隔设置的电导调制结构，包括：
向所述漂移区的部分上表层注入第一导电类型离子，并推阱形成所述第一掺杂区；
向所述第一掺杂区内注入第二导电类型离子，并推阱形成所述第二掺杂区。
CN202210816463.XA 2022-07-12 2022-07-12 横向绝缘栅双极晶体管及其制备方法 Pending CN117438451A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210816463.XA CN117438451A (zh) 2022-07-12 2022-07-12 横向绝缘栅双极晶体管及其制备方法
PCT/CN2023/106736 WO2024012437A1 (zh) 2022-07-12 2023-07-11 横向绝缘栅双极晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210816463.XA CN117438451A (zh) 2022-07-12 2022-07-12 横向绝缘栅双极晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN117438451A true CN117438451A (zh) 2024-01-23

Family

ID=89535440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210816463.XA Pending CN117438451A (zh) 2022-07-12 2022-07-12 横向绝缘栅双极晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN117438451A (zh)
WO (1) WO2024012437A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105990408A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管
CN110190113B (zh) * 2019-05-16 2022-03-08 东南大学 一种消除负阻效应的阳极短路型横向绝缘栅双极型晶体管
CN113745309A (zh) * 2020-05-27 2021-12-03 成都蓉矽半导体有限公司 一种具有渐变浓度掺杂层的横向双扩散碳化硅场效应晶体管
CN113690309B (zh) * 2021-07-14 2023-10-20 广东美的白色家电技术创新中心有限公司 Ligbt、制备方法、智能功率模块、驱动电路及电器

Also Published As

Publication number Publication date
WO2024012437A1 (zh) 2024-01-18

Similar Documents

Publication Publication Date Title
CN100524809C (zh) 场效应晶体管半导体器件
CN105531825A (zh) 半导体装置及半导体装置的制造方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
CN108258039B (zh) 电导率调制漏极延伸mosfet
JP5191885B2 (ja) 半導体装置及び製造方法
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
EP1026750A1 (en) Insulated gate field-effect transistors
CN108365007B (zh) 绝缘栅双极型晶体管
EP3474330B1 (en) Lateral insulated-gate bipolar transistor and manufacturing method therefor
CN117352555B (zh) 一种集成式屏蔽栅沟槽mosfet及其制备工艺
CN113394277B (zh) 沟槽栅igbt的元胞结构、其制备方法及沟槽栅igbt
EP0665597A1 (en) IGBT and manufacturing process therefore
WO2022252654A1 (zh) 逆导型横向绝缘栅双极型晶体管
CN117438451A (zh) 横向绝缘栅双极晶体管及其制备方法
US9318599B2 (en) Power semiconductor device
CN101512738B (zh) 半导体器件和形成半导体器件的方法
CN112018172A (zh) 绝缘栅双极型晶体管、智能功率器件及电子产品
CN111584481A (zh) 用于静电防护的晶体管结构及其制造方法
CN213752716U (zh) 金属氧化物场效应晶体管器件和电子设备
CN116093151B (zh) 一种双极型晶体管结构及其制作方法
CN113078211B (zh) 一种集成mos自适应控制soi ligbt
CN114864573B (zh) Igbt器件
CN112768521B (zh) 横向双扩散金属氧化物半导体器件
EP4270491A1 (en) Diode and manufacturing method therefor, and semiconductor device
CN116454126A (zh) 一种横向绝缘栅双极型晶体管、功率开关器件及集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination