CN117409697A - 用于施加偏置电压的扫描驱动器和显示装置 - Google Patents

用于施加偏置电压的扫描驱动器和显示装置 Download PDF

Info

Publication number
CN117409697A
CN117409697A CN202310765274.9A CN202310765274A CN117409697A CN 117409697 A CN117409697 A CN 117409697A CN 202310765274 A CN202310765274 A CN 202310765274A CN 117409697 A CN117409697 A CN 117409697A
Authority
CN
China
Prior art keywords
node
voltage
power supply
clock signal
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310765274.9A
Other languages
English (en)
Inventor
姜章美
金亨锡
朴埈贤
郑珉在
田武经
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN117409697A publication Critical patent/CN117409697A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开提供了一种用于施加偏置电压的扫描驱动器和一种显示装置。扫描驱动器包括第k级，第k级包括：将输入信号传输到第一节点的输入器；设置在第一节点和第二节点之间的应力减轻器；接收高电源电压和第二时钟信号并且输出第二时钟信号的进位信号输出器；接收高电源电压和第三时钟信号并且输出第三时钟信号的输出信号输出器；将第一时钟信号传输到第三节点的保持器；以及将第一低电源电压施加到第三节点并且将高电源电压施加到第一节点的稳定器。第一时钟信号和第二时钟信号在高电源电压和第一低电源电压之间切换，第三时钟信号在高电源电压和第二低电源电压之间切换，并且通过改变第二低电源电压来调整偏置电压。

Description

用于施加偏置电压的扫描驱动器和显示装置
技术领域
本公开一般地涉及一种显示装置。更具体地，本公开涉及一种能够将偏置电压施加到像素电路中的特定节点的显示装置。
背景技术
一般来说，显示装置可以从主机处理器(例如，图形处理单元(GPU)等)接收图像数据，并且可以基于图像数据执行显示操作。近来，已经提出了一种可变帧速率技术：当主机处理器根据将要通过显示操作显示的图像的特性改变构成图像数据的图像帧的帧速率时，通过改变用于显示装置的显示操作的面板驱动帧的帧速率来将图像帧的帧速率(例如，GPU的渲染速度)与面板驱动帧的帧速率(即，显示面板的驱动频率)匹配。
近来，通过使显示装置增加或减少面板驱动帧内的垂直消隐周期(例如，调整在显示扫描周期之后执行的自扫描周期的数量)来改变面板驱动帧的帧速率的方案已经被采用作为可变帧速率技术。然而，根据该方案，当面板驱动帧的帧速率减少时(即，当面板驱动帧的驱动时间增加时)，由于在一个面板驱动帧期间被包括在显示面板中的像素电路中的驱动晶体管的特性被固定到预定状态中的滞后特性，因而在显示面板上可能发生闪烁。
发明内容
本公开的目的是为了提供一种用于施加偏置电压的扫描驱动器，能够将可调整偏置电压施加到被包括在显示面板中的像素电路中的特定节点(例如，驱动晶体管的栅极端子等)。
本公开的另一目的是为了提供一种包括用于施加偏置电压的扫描驱动器的显示装置。
根据实施例，一种用于施加偏置电压的扫描驱动器可以包括第一级至第n级，其中，n是2或更大的整数，被配置为分别向第一像素行至第n像素行输出用于施加所述偏置电压的第一输出信号至第n输出信号。这里，第k级可以包括：输入器，被配置为响应于第一时钟信号将输入信号传输到第一节点；应力减轻器，设置在所述第一节点和第二节点之间；进位信号输出器，被配置为接收高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；输出信号输出器，被配置为接收所述高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为第k输出信号；保持器，被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及稳定器，被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述高电源电压施加到所述第一节点，其中，k是1至n的整数。另外，所述第一时钟信号和所述第二时钟信号中的每一者可以在所述高电源电压和所述第一低电源电压之间切换，所述第三时钟信号可以在所述高电源电压和第二低电源电压之间切换，并且可以通过改变所述第二低电源电压来调整所述偏置电压。
在实施例中，所述输入信号可以包括扫描起始信号或前一进位信号。
在实施例中，所述输入器可以包括：第一晶体管，包括被配置为接收所述输入信号的第一端子、连接到所述第一节点的第二端子以及被配置为接收所述第一时钟信号的栅极端子。
在实施例中，所述应力减轻器可以包括：第八晶体管，包括连接到所述第一节点的第一端子、连接到所述第二节点的第二端子以及被配置为接收所述第一低电源电压的栅极端子。
在实施例中，所述进位信号输出器可以包括：第九晶体管，包括被配置为接收所述高电源电压的第一端子、连接到所述第一输出节点的第二端子以及连接到所述第三节点的栅极端子；以及第十晶体管，包括连接到所述第一输出节点的第一端子、被配置为接收所述第二时钟信号的第二端子以及连接到所述第二节点的栅极端子。
在实施例中，所述输出信号输出器可以包括：第六晶体管，包括被配置为接收所述高电源电压的第一端子、连接到所述第二输出节点的第二端子以及连接到所述第三节点的栅极端子；以及第七晶体管，包括连接到所述第二输出节点的第一端子、被配置为接收所述第三时钟信号的第二端子以及连接到所述第二节点的栅极端子。
在实施例中，所述保持器可以包括：第四晶体管，包括连接到所述第三节点的第一端子、被配置为接收所述第一时钟信号的第二端子以及连接到所述第一节点的栅极端子。
在实施例中，所述稳定器可以包括：第二晶体管，包括被配置为接收所述高电源电压的第一端子、第二端子以及连接到所述第三节点的栅极端子；第三晶体管，包括连接到所述第二晶体管的所述第二端子的第一端子、连接到所述第一节点的第二端子以及被配置为接收所述第二时钟信号的栅极端子；第一电容器，包括被配置为接收所述高电源电压的第一端子以及连接到所述第三节点的第二端子；以及第五晶体管，包括连接到所述第三节点的第一端子、被配置为接收所述第一低电源电压的第二端子以及被配置为接收所述第一时钟信号的栅极端子。
在实施例中，所述扫描驱动器还可以包括设置在所述第二节点和所述第一输出节点之间的自举器。
在实施例中，所述自举器可以包括：第二电容器，包括连接到所述第二节点的第一端子以及连接到所述第一输出节点的第二端子。
根据实施例，一种用于施加偏置电压的扫描驱动器可以包括：第一级至第n级，其中，n是2或更大的整数，被配置为分别向第一像素行至第n像素行输出用于施加所述偏置电压的第一输出信号至第n输出信号。这里，第k级可以包括：输入器，被配置为响应于第一时钟信号将输入信号传输到第一节点；应力减轻器，设置在所述第一节点和第二节点之间；进位信号输出器，被配置为接收第一高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；输出信号输出器，被配置为接收第二高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为第k输出信号；保持器，被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及稳定器，被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述第一高电源电压施加到所述第一节点，其中，k是1至n的整数。另外，所述第一时钟信号和所述第二时钟信号中的每一者可以在所述第一高电源电压和所述第一低电源电压之间切换，所述第三时钟信号可以在所述第二高电源电压和第二低电源电压之间切换，并且可以通过改变所述第二高电源电压和所述第二低电源电压中的至少一者来调整所述偏置电压。
在实施例中，所述输入信号可以包括扫描起始信号或前一进位信号。
在实施例中，所述输入器可以包括：第一晶体管，包括被配置为接收所述输入信号的第一端子、连接到所述第一节点的第二端子以及被配置为接收所述第一时钟信号的栅极端子。
在实施例中，所述应力减轻器可以包括：第八晶体管，包括连接到所述第一节点的第一端子、连接到所述第二节点的第二端子以及被配置为接收所述第一低电源电压的栅极端子。
在实施例中，所述进位信号输出器可以包括：第九晶体管，包括被配置为接收所述第一高电源电压的第一端子、连接到所述第一输出节点的第二端子以及连接到所述第三节点的栅极端子；以及第十晶体管，包括连接到所述第一输出节点的第一端子、被配置为接收所述第二时钟信号的第二端子以及连接到所述第二节点的栅极端子。
在实施例中，所述输出信号输出器可以包括：第六晶体管，包括被配置为接收所述第二高电源电压的第一端子、连接到所述第二输出节点的第二端子以及连接到所述第三节点的栅极端子；以及第七晶体管，包括连接到所述第二输出节点的第一端子、被配置为接收所述第三时钟信号的第二端子以及连接到所述第二节点的栅极端子。
在实施例中，所述保持器可以包括：第四晶体管，包括连接到所述第三节点的第一端子、被配置为接收所述第一时钟信号的第二端子以及连接到所述第一节点的栅极端子。
在实施例中，所述稳定器可以包括：第二晶体管，包括被配置为接收所述第一高电源电压的第一端子、第二端子以及连接到所述第三节点的栅极端子；第三晶体管，包括连接到所述第二晶体管的所述第二端子的第一端子、连接到所述第一节点的第二端子以及被配置为接收所述第二时钟信号的栅极端子；第一电容器，包括被配置为接收所述第一高电源电压的第一端子以及连接到所述第三节点的第二端子；以及第五晶体管，具有连接到所述第三节点的第一端子、被配置为接收所述第一低电源电压的第二端子以及被配置为接收所述第一时钟信号的栅极端子。
在实施例中，所述扫描驱动器还可以包括设置在所述第二节点和所述第一输出节点之间的自举器。
在实施例中，所述自举器可以包括第二电容器，包括连接到所述第二节点的第一端子以及连接到所述第一输出节点的第二端子。
根据实施例，一种显示装置可以包括：显示面板，包括第一像素行至第n像素行，其中，n是2或更大的整数，所述第一像素行至所述第n像素行包括像素电路，所述像素电路具有经由升压电容器将偏置电压施加到驱动晶体管的栅极端子的结构；显示面板驱动器，被配置为驱动所述显示面板；以及用于施加偏置电压的扫描驱动器，所述扫描驱动器包括第一级至第n级，所述第一级至所述第n级被配置为分别向所述第一像素行至所述第n像素行输出用于施加所述偏置电压的第一输出信号至第n输出信号。这里，所述偏置电压可以与第k输出信号的高电平电压和低电平电压之间的差对应，其中，k是1至n的整数，并且可以通过改变所述高电平电压和所述低电平电压中的至少一者来调整所述偏置电压。
在实施例中，第k级可以包括：输入器，被配置为响应于第一时钟信号将输入信号传输到第一节点；应力减轻器，设置在所述第一节点和第二节点之间；进位信号输出器，被配置为接收高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；输出信号输出器，被配置为接收所述高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为所述第k输出信号；保持器，被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及稳定器，被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述高电源电压施加到所述第一节点。另外，所述第一时钟信号和所述第二时钟信号中的每一者可以在所述高电源电压和所述第一低电源电压之间切换，所述第三时钟信号可以在所述高电源电压和第二低电源电压之间切换，并且可以通过改变所述第二低电源电压来调整所述偏置电压。
在实施例中，所述输入信号可以包括扫描起始信号或前一进位信号。
在实施例中，所述第k级可以包括：输入器，被配置为响应于第一时钟信号将输入信号传输到第一节点；应力减轻器，设置在所述第一节点和第二节点之间；进位信号输出器，被配置为接收第一高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；输出信号输出器，被配置为接收第二高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为所述第k输出信号；保持器，被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及稳定器，被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述第一高电源电压施加到所述第一节点。另外，所述第一时钟信号和所述第二时钟信号中的每一者可以在所述第一高电源电压和所述第一低电源电压之间切换，所述第三时钟信号可以在所述第二高电源电压和第二低电源电压之间切换，并且可以通过改变所述第二高电源电压和所述第二低电源电压中的至少一者来调整所述偏置电压。
在实施例中，所述输入信号可以包括扫描起始信号或前一进位信号。
因此，根据实施例的用于施加偏置电压的扫描驱动器可以包括第一级至第n级，所述第一级至所述第n级被配置为分别向第一像素行至第n像素行输出用于施加所述偏置电压的第一输出信号至第n输出信号。这里，所述偏置电压可以通过改变所述第一输出信号至所述第n输出信号中的每一者的高电平电压和/或低电平电压而被进行各种调整。
所述第一级至第n级之中的第k级可以包括：输入器，被配置为响应于第一时钟信号将输入信号传输到第一节点；应力减轻器，设置在所述第一节点和第二节点之间；进位信号输出器，被配置为接收高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；输出信号输出器，被配置为接收所述高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为所述第k输出信号；保持器，被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及稳定器，被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述高电源电压施加到所述第一节点。这里，所述第一时钟信号和所述第二时钟信号中的每一者可以在所述高电源电压和所述第一低电源电压之间切换，所述第三时钟信号可以在所述高电源电压(即，所述第k输出信号的所述高电平电压)和第二低电源电压(即，所述第k输出信号的所述低电平电压)之间切换，并且可以通过改变所述第二低电源电压来调整所述偏置电压。因此，即使用于驱动显示面板的面板驱动帧的帧速率改变(即，所述显示面板的驱动频率改变)，也可以改善驱动晶体管的特性被固定到预定状态中的滞后特性。
可选择地，所述第一级至所述第n级之中的所述第k级可以包括：输入器，被配置为响应于第一时钟信号将输入信号传输到第一节点；应力减轻器，设置在所述第一节点和第二节点之间；进位信号输出器，被配置为接收第一高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；输出信号输出器，被配置为接收第二高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为所述第k输出信号；保持器，被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及稳定器，被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述第一高电源电压施加到所述第一节点。这里，所述第一时钟信号和所述第二时钟信号中的每一者可以在所述第一高电源电压和所述第一低电源电压之间切换，所述第三时钟信号可以在所述第二高电源电压(即，所述第k输出信号的所述高电平电压)和第二低电源电压(即，所述第k输出信号的所述低电平电压)之间切换，并且可以通过改变所述第二高电源电压和所述第二低电源电压中的至少一者来调整所述偏置电压。因此，即使用于驱动显示面板的面板驱动帧的帧速率改变，也可以改善驱动晶体管的特性被固定到预定状态中的滞后特性。
另外，根据实施例的显示装置可以包括用于施加所述偏置电压的所述扫描驱动器，使得即使采用了可变帧速率技术，也可以显示高质量的图像。
附图说明
图1是示出根据实施例的显示装置的框图。
图2是用于描述图1的显示装置改变面板驱动帧的帧速率的图。
图3是示出被包括在图1的显示装置中的像素电路的示例的电路图。
图4是示出被包括在图1的显示装置中的像素电路的另一示例的电路图。
图5是示出在显示扫描周期中被施加到图3的像素电路或图4的像素电路的信号的时序图。
图6是示出在自扫描周期中被施加到图3的像素电路或图4的像素电路的信号的时序图。
图7是示出被包括在图1的显示装置中的用于施加偏置电压的扫描驱动器的示例的框图。
图8是示出被包括在图7的用于施加偏置电压的扫描驱动器中的第k级的电路图。
图9是用于描述图8的第k级的操作的时序图。
图10是用于说明图7的用于施加偏置电压的扫描驱动器如何调整偏置电压的图。
图11是示出被包括在图1的显示装置中的用于施加偏置电压的扫描驱动器的另一示例的框图。
图12是示出被包括在图11的用于施加偏置电压的扫描驱动器中的第k级的电路图。
图13是用于描述图12的第k级的操作的时序图。
图14是用于说明图11的用于施加偏置电压的扫描驱动器如何调整偏置电压的图。
图15是示出根据实施例的电子装置的框图。
具体实施方式
在下文中，将参照附图详细地说明本公开的实施例。
图1是示出根据实施例的显示装置的框图，以及图2是用于描述图1的显示装置改变面板驱动帧的帧速率的图。
参照图1和图2，显示装置100可以包括显示面板110、显示面板驱动器120和用于施加偏置电压的扫描驱动器130。这里，显示装置100可以根据驱动条件以各种驱动频率显示图像(即，以各种驱动频率驱动显示面板110)。同时，尽管显示面板驱动器120和用于施加偏置电压的扫描驱动器130在图1中已经被示出为单独的组件，但是用于施加偏置电压的扫描驱动器130可以是被包括在显示面板驱动器120中的组件。在一些实施例中，显示装置100可以是有机发光显示装置或量子点发光显示装置，但显示装置100不限于此。
显示面板110可以包括多个像素电路111。例如，像素电路111可以包括红色像素电路、绿色像素电路和蓝色像素电路。这里，像素电路111中的每一者可以连接到被配置为传输数据信号VDATA(即，数据电压)的数据线、被配置为传输栅极信号GW的栅极线、被配置为传输初始化信号GI的初始化线、被配置为传输补偿信号GC的补偿线、被配置为传输连接信号GT的连接线、被配置为传输发射信号EM的发射线以及被配置为传输用于施加偏置电压的输出信号EB的偏置线。
像素电路111可以在用于驱动显示面板110的面板驱动帧1F的驱动时间是基准驱动时间(或最小驱动时间)时执行一个显示扫描操作(即，在图2中用显示扫描周期D-SCN表示)，并且在用于驱动显示面板110的面板驱动帧1F的驱动时间大于基准驱动时间时可以执行一个显示扫描操作和至少一个自扫描操作(即，在图2中用自扫描周期S-SCN表示)。这里，显示扫描操作可以是接收数据信号VDATA以使发光元件(例如，有机发光二极管)发射光的操作，并且自扫描操作可以是改变被包括在像素电路111中的驱动晶体管的特性的操作。在实施例中，像素电路111可以分开执行补偿操作和数据写入操作。为了达到这个目的，像素电路111可以具有包括九个晶体管和三个电容器的所谓的9T-3C结构。然而，将参照图3和图4详细地描述以上配置。
像素电路111可以具有其中偏置电压经由升压电容器被施加到驱动晶体管的栅极端子的结构。多个像素电路111可以在显示面板110中构成第一像素行至第n像素行(其中n是2或更大的整数)。这里，用于施加偏置电压的输出信号EB可以通过用于施加偏置电压的扫描驱动器130被顺序地提供到第一像素行至第n像素行。例如，在第k输出信号EB(k)(参照图8)(其中k是1至n的整数)被提供到第k像素行之后，第(k+1)输出信号可以被提供到第(k+1)像素行。这里，在用于施加偏置电压的扫描驱动器130向第k像素行输出第k输出信号EB(k)所在的时间点与用于施加偏置电压的扫描驱动器130向第(k+1)像素行输出第(k+1)输出信号所在的时间点之间可能存在一个水平周期(1H)的时间间隔。
显示面板驱动器120可以驱动显示面板110。在实施例中，显示面板驱动器120可以包括：被配置为经由数据线向显示面板110提供数据信号VDATA的数据驱动器、被配置为经由栅极线向显示面板110提供栅极信号GW的栅极驱动器、被配置为经由初始化线向显示面板110提供初始化信号GI的初始化驱动器、被配置为经由补偿线向显示面板110提供补偿信号GC的补偿驱动器、被配置为经由连接线向显示面板110提供连接信号GT的连接驱动器、被配置为经由发射线向显示面板110提供发射信号EM的发射驱动器、以及被配置为控制数据驱动器、栅极驱动器、初始化驱动器、补偿驱动器、连接驱动器和发射驱动器的时序控制器(也被称为显示面板驱动控制器)。
时序控制器可以经由预定接口从主机处理器(例如，图形处理单元等)接收图像数据。例如，图像数据可以包括红色图像数据、绿色图像数据和蓝色图像数据。在一些实施例中，图像数据还可以包括白色图像数据。作为另一示例，图像数据可以包括品红色图像数据、黄色图像数据和青色图像数据。时序控制器可以向数据驱动器提供从主机处理器接收的图像数据，或者可以对从主机处理器接收的图像数据执行预定处理(例如，亮度补偿、劣化补偿等)，并且向数据驱动器提供经补偿的图像数据。
数据驱动器可以经由数据线向显示面板110提供数据信号VDATA。详细地说，数据驱动器可以通过基于从时序控制器接收的图像数据(或经补偿的图像数据)和预定控制信号(例如，水平起始信号、负载信号等)将数字图像数据(或经补偿的图像数据)转换为模拟电压来产生数据信号VDATA(即，数据电压)，并且可以向被包括在显示面板110中的像素电路111提供数据信号VDATA。
栅极驱动器可以经由栅极线向显示面板110提供栅极信号GW。详细地说，栅极驱动器可以基于从时序控制器接收的预定控制信号(例如，垂直起始信号、栅极时钟信号等)产生栅极信号GW，并且可以向被包括在显示面板110中的像素电路111提供栅极信号GW。
初始化驱动器可以经由初始化线向显示面板110提供初始化信号GI。详细地说，初始化驱动器可以基于从时序控制器接收的预定控制信号产生初始化信号GI，并且可以向被包括在显示面板110中的像素电路111提供初始化信号GI。
补偿驱动器可以经由补偿线向显示面板110提供补偿信号GC。详细地说，补偿驱动器可以基于从时序控制器接收的预定控制信号产生补偿信号GC，并且可以向被包括在显示面板110中的像素电路111提供补偿信号GC。
连接驱动器可以经由连接线向显示面板110提供连接信号GT。详细地说，连接驱动器可以基于从时序控制器接收的预定控制信号产生连接信号GT，并且可以向被包括在显示面板110中的像素电路111提供连接信号GT。
发射驱动器可以经由发射线向显示面板110提供发射信号EM。详细地说，发射驱动器可以基于从时序控制器接收的预定控制信号产生发射信号EM，并且可以向被包括在显示面板110中的像素电路111提供发射信号EM。
在一些实施例中，栅极信号GW、初始化信号GI、补偿信号GC、连接信号GT和发射信号EM中的一些可以被省略。在这种情况下，用于对特定像素行执行特定操作的预定信号可以用于对另一特定像素行执行另一特定操作。例如，被施加到特定像素行的栅极信号GW可以被用作用于另一特定像素行的初始化信号GI。这里，在显示面板驱动器120中可以省略栅极驱动器、初始化驱动器、补偿驱动器、连接驱动器和发射驱动器中的一些。
用于施加偏置电压的扫描驱动器130可以包括被配置为分别向被包括在显示面板110中的第一像素行至第n像素行输出用于施加偏置电压的输出信号EB的第一级至第n级。这里，被施加到特定像素行的偏置电压可以与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应。因此，被施加到特定像素行的偏置电压可以随着从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和/或低电平电压变化而进行各种调整。然而，将参照图7至图14详细地描述以上配置。
如上所述，显示装置100可以在显示扫描周期D-SCN中使被包括在像素电路111中的发光元件发射光，并且可以在自扫描周期S-SCN中改变被包括在像素电路111中的驱动晶体管的特性。例如，如图2中所示，显示装置100可以以显示面板110的最大驱动频率(即，在图2中假定显示面板110的最大驱动频率是240Hz)仅执行一个显示扫描周期D-SCN，并且可以以显示面板110的除了最大驱动频率之外的驱动频率(即，120Hz、80Hz、60Hz、48Hz、40Hz等)执行一个显示扫描周期D-SCN和至少一个自扫描周期S-SCN。
详细地说，当显示面板110的驱动频率为240Hz时，一个面板驱动帧1F可以仅包括一个显示扫描周期D-SCN；当显示面板110的驱动频率为120Hz时，一个面板驱动帧1F可以包括一个显示扫描周期D-SCN和一个自扫描周期S-SCN；当显示面板110的驱动频率为80Hz时，一个面板驱动帧1F可以包括一个显示扫描周期D-SCN和两个自扫描周期S-SCN；当显示面板110的驱动频率为60Hz时，一个面板驱动帧1F可以包括一个显示扫描周期D-SCN和三个自扫描周期S-SCN；当显示面板110的驱动频率为48Hz时，一个面板驱动帧1F可以包括一个显示扫描周期D-SCN和四个自扫描周期S-SCN；并且当显示面板110的驱动频率为40Hz时，一个面板驱动帧1F可以包括一个显示扫描周期D-SCN和五个自扫描周期S-SCN。如上所述，显示装置100可以通过调整自扫描周期S-SCN的数量来改变显示面板110的驱动频率。
图3是示出被包括在图1的显示装置中的像素电路的示例的电路图。
参照图3，还参照图1，像素电路111A可以具有其中分开执行补偿操作和数据写入操作的所谓的9T-3C结构。详细地说，像素电路111A可以包括发光元件EE、第一薄膜晶体管TT1、第二薄膜晶体管TT2、第三薄膜晶体管TT3、第四薄膜晶体管TT4、第五薄膜晶体管TT5、第六薄膜晶体管TT6、第七薄膜晶体管TT7、第八薄膜晶体管TT8、第九薄膜晶体管TT9、存储电容器CST、保持电容器CHOLD和偏置电容器CBIAS。
第一薄膜晶体管TT1可以包括连接到第一像素节点N1的栅极端子、被配置为接收第一电源电压ELVDD的第一端子以及连接到第二像素节点N2的第二端子。这里，第一薄膜晶体管TT1可以响应于被存储在存储电容器CST中的电压(即，第一像素节点N1的电压)而导通，以使驱动电流流向发光元件EE。换句话说，第一薄膜晶体管TT1可以被称为驱动晶体管。同时，与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压可以被间接(即，经由存储电容器CST)施加到第一薄膜晶体管TT1的栅极端子(即，第一像素节点N1)。
第二薄膜晶体管TT2可以包括被配置为接收栅极信号GW的栅极端子、连接到被配置为传输数据信号VDATA的数据线的第一端子以及连接到第五像素节点N5的第二端子。这里，第二薄膜晶体管TT2可以响应于栅极信号GW而导通，以经由第八薄膜晶体管TT8将经由数据线传输的数据信号VDATA施加到第四像素节点N4。
第三薄膜晶体管TT3可以包括被配置为接收补偿信号GC的栅极端子、连接到第二像素节点N2的第一端子以及连接到第三像素节点N3的第二端子。这里，第三薄膜晶体管TT3可以响应于补偿信号GC而导通，以经由第九薄膜晶体管TT9将第一薄膜晶体管TT1以二极管方式连接，以便补偿第一薄膜晶体管TT1(即，驱动晶体管)的阈值电压。
第四薄膜晶体管TT4可以包括被配置为接收初始化信号GI的栅极端子、连接到第三像素节点N3的第一端子以及被配置为接收初始化电压VINT的第二端子。这里，第四薄膜晶体管TT4可以响应于初始化信号GI而导通，以经由第九薄膜晶体管TT9将初始化电压VINT施加到第一像素节点N1。因此，第一薄膜晶体管TT1(即，驱动晶体管)的栅极端子(即，第一像素节点N1)可以被初始化。
第五薄膜晶体管TT5可以包括被配置为接收补偿信号GC的栅极端子、连接到第五像素节点N5的第一端子以及被配置为接收基准电压VREF的第二端子。这里，第五薄膜晶体管TT5可以响应于补偿信号GC而导通，以经由第八薄膜晶体管TT8将基准电压VREF施加到第四像素节点N4。在实施例中，基准电压VREF可以是第一电源电压ELVDD。
第六薄膜晶体管TT6可以包括被配置为接收发射信号EM的栅极端子、连接到第二像素节点N2的第一端子以及连接到发光元件EE的阳极的第二端子。这里，第六薄膜晶体管TT6可以响应于发射信号EM而导通，以使驱动电流流向在第一电源电压ELVDD和第二电源电压ELVSS之间的发光元件EE。
第七薄膜晶体管TT7可以包括被配置为接收下一个初始化信号GI(N+1)的栅极端子、连接到发光元件EE的阳极的第一端子以及被配置为接收复位电压VAINT的第二端子。这里，第七薄膜晶体管TT7可以响应于下一个初始化信号GI(N+1)而导通，以将复位电压VAINT施加到发光元件EE的阳极。因此，发光元件EE的阳极可以被复位(或初始化)。在一些实施例中，单独的复位信号可以被施加到第七薄膜晶体管TT7的栅极端子，而不是下一个初始化信号GI(N+1)。在这种情况下，显示面板驱动器120还可以包括被配置为产生单独的复位信号的复位驱动器。
在实施例中，经由第四薄膜晶体管TT4被施加到第一像素节点N1的初始化电压VINT和经由第七薄膜晶体管TT7被施加到发光元件EE的阳极的复位电压VAINT可以是相同的。在另一实施例中，经由第四薄膜晶体管TT4被施加到第一像素节点N1的初始化电压VINT和经由第七薄膜晶体管TT7被施加到发光元件EE的阳极的复位电压VAINT可以彼此不同。
第八薄膜晶体管TT8可以包括被配置为接收连接信号GT的栅极端子、连接到第五像素节点N5的第一端子以及连接到第四像素节点N4的第二端子。这里，第八薄膜晶体管TT8可以响应于连接信号GT而导通，以将第五像素节点N5电连接到第四像素节点N4。同时，当第八薄膜晶体管TT8响应于连接信号GT而截止时，第五像素节点N5和第四像素节点N4可以彼此电断开。
第九薄膜晶体管TT9可以包括被配置为接收连接信号GT的栅极端子、连接到第一像素节点N1的第一端子以及连接到第三像素节点N3的第二端子。这里，第九薄膜晶体管TT9可以响应于连接信号GT而导通，以将第一像素节点N1电连接到第三像素节点N3。同时，当第九薄膜晶体管TT9响应于连接信号GT而截止时，第一像素节点N1和第三像素节点N3可以彼此电断开。
存储电容器CST可以包括连接到第四像素节点N4的第一端子和连接到第一像素节点N1的第二端子。这里，存储电容器CST可以存储通过对经由数据线传输的数据信号VDATA(即，数据电压)执行阈值电压补偿操作而产生的电压。
保持电容器CHOLD可以包括被配置为接收第一电源电压ELVDD的第一端子以及连接到第四像素节点N4(即，存储电容器CST的第一端子)的第二端子。这里，保持电容器CHOLD可以对第四像素节点N4的电压执行保持操作。
偏置电容器CBIAS可以包括被配置为接收从用于施加偏置电压的扫描驱动器130输出的输出信号EB的第一端子以及连接到第四像素节点N4的第二端子。这里，偏置电容器CBIAS可以用与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压来执行升压操作。因此，第四像素节点N4的电压可以通过与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压而被升压，使得也可以经由存储电容器CST而将第一薄膜晶体管TT1的栅极端子(即，第一像素节点N1)的电压间接升压。这里，用于施加偏置电压的扫描驱动器130可以通过改变输出信号EB的高电平电压和/或低电平电压来调整偏置电压。
发光元件EE可以包括连接到第六薄膜晶体管TT6的第二端子和第七薄膜晶体管TT7的第一端子的阳极以及被配置为接收第二电源电压ELVSS的阴极。这里，发光元件EE可以发射与由第一薄膜晶体管TT1(其是驱动晶体管)控制的驱动电流对应的光。在实施例中，当显示装置100是有机发光显示装置时，发光元件EE可以是有机发光二极管。然而，发光元件EE不限于此。
同时，尽管在图3中已经示出，第一薄膜晶体管TT1、第二薄膜晶体管TT2、第三薄膜晶体管TT3、第四薄膜晶体管TT4、第五薄膜晶体管TT5、第六薄膜晶体管TT6和第七薄膜晶体管TT7是P沟道金属氧化物半导体(PMOS)晶体管，并且第八薄膜晶体管TT8和第九薄膜晶体管TT9是N沟道金属氧化物半导体(NMOS)晶体管，但是在一些实施例中，将理解的是第一薄膜晶体管TT1至第九薄膜晶体管TT9中的每一者可以被选择性地实现为PMOS晶体管或NMOS晶体管。
图4是示出被包括在图1的显示装置中的像素电路的另一示例的电路图。
参照图4，像素电路111B可以具有所谓的9T-3C结构，以分开执行补偿操作和数据写入操作。详细地说，像素电路111B可以包括发光元件EE、第一薄膜晶体管TT1、第二薄膜晶体管TT2、第三薄膜晶体管TT3、第四薄膜晶体管TT4、第五薄膜晶体管TT5、第六薄膜晶体管TT6、第七薄膜晶体管TT7、第八薄膜晶体管TT8、第九薄膜晶体管TT9、存储电容器CST、保持电容器CHOLD和偏置电容器CBIAS。然而，除了偏置电容器CBIAS直接连接到驱动晶体管(即，第一薄膜晶体管TT1)的栅极端子之外，图4的像素电路111B的结构可以与图3的像素电路111A的结构相同。在描述图4的像素电路111B时，将省略与图3的像素电路111A对应的冗余描述。
如图4中所示，偏置电容器CBIAS可以包括被配置为接收从用于施加偏置电压的扫描驱动器130(参见图1)输出的输出信号EB的第一端子以及连接到第一像素节点N1的第二端子。这里，偏置电容器CBIAS可以用与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压来执行升压操作。同时，由于偏置电容器CBIAS直接连接到第一像素节点N1，因而可以将第一像素节点N1的电压直接升压。因此，可以通过与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压而将第一像素节点N1的电压直接升压。这里，用于施加偏置电压的扫描驱动器130可以通过改变输出信号EB的高电平电压和/或低电平电压来调整偏置电压。
同时，尽管在图4中也已经示出，第一薄膜晶体管TT1、第二薄膜晶体管TT2、第三薄膜晶体管TT3、第四薄膜晶体管TT4、第五薄膜晶体管TT5、第六薄膜晶体管TT6和第七薄膜晶体管TT7是PMOS晶体管，并且第八薄膜晶体管TT8和第九薄膜晶体管TT9是NMOS晶体管，但是在一些实施例中，将理解的是第一薄膜晶体管TT1至第九薄膜晶体管TT9中的每一者可以被选择性地实现为PMOS晶体管或NMOS晶体管。
图5是示出在显示扫描周期中被施加到图3的像素电路或图4的像素电路的信号的时序图。
参照图2、图3、图4和图5，已经在图中示出了当像素电路111A和111B在显示扫描周期D-SCN中执行显示扫描操作时被施加到像素电路111A和111B的信号EM、GT、GI、GC、GW和EB。
发射信号EM可以在其中像素电路111A和111B执行显示扫描操作的显示扫描周期D-SCN中包括导通电压周期(即，与图5中的低电平电压对应的周期)和截止电压周期(即，与图5中的高电平电压对应的周期)。第六薄膜晶体管TT6可以在其中发射信号EM具有高电平电压的截止电压周期中截止。同时，第六薄膜晶体管TT6可以在其中发射信号EM具有低电平电压的导通电压周期中导通。
连接信号GT也可以在其中发射信号EM具有低电平电压的前一导通电压周期中具有导通电压周期(即，与图5中的高电平电压对应的周期)。换句话说，在其中发射信号EM具有低电平电压的前一导通电压周期中，第八薄膜晶体管TT8和第九薄膜晶体管TT9可以导通，使得第五像素节点N5和第四像素节点N4可以彼此电连接，并且第一像素节点N1和第三像素节点N3也可以彼此电连接。
另外，在其中发射信号EM具有低电平电压的前一导通电压周期中，初始化信号GI可以具有导通电压周期(即，与图5中的三个低电平电压对应的周期)，补偿信号GC也可以具有导通电压周期(即，与图5中的三个低电平电压对应的周期)，并且栅极信号GW也可以具有导通电压周期(即，与图5中的一个低电平电压对应的周期)。换句话说，在第八薄膜晶体管TT8和第九薄膜晶体管TT9导通时，可以顺序地执行像素电路111A和111B的初始化操作、补偿操作和数据写入操作。这里，由于不同时执行与补偿信号GC的导通电压周期对应的补偿操作以及与栅极信号GW的导通电压周期对应的数据写入操作，因而在像素电路111A和111B中可以分开执行补偿操作和数据写入操作。
详细地说，在其中发射信号EM具有低电平电压的前一导通电压周期中，当初始化信号GI在导通电压周期(即，与图5中的三个低电平电压对应的周期)中时，第四薄膜晶体管TT4可以导通，使得初始化电压VINT可以经由第九薄膜晶体管TT9被施加到第一像素节点N1(此时，第九薄膜晶体管TT9已经响应于连接信号GT而导通)。换句话说，第一像素节点N1(即，第一薄膜晶体管TT1的栅极端子，第一薄膜晶体管TT1是驱动晶体管)可以通过初始化操作而被初始化。同时，尽管在图5中已经示出了像素电路111A和111B执行三个初始化操作，但初始化操作的数量不限于此。
同时，当下一个初始化信号GI(N+1)在导通电压周期中时，第七薄膜晶体管TT7可以导通，使得复位电压VAINT可以被施加到发光元件EE的阳极。换句话说，发光元件EE的阳极可以通过复位操作而被复位(或初始化)。同时，由于已经在图5中示出了像素电路111A和111B执行三个初始化操作，因而也可以基于下一个初始化信号GI(N+1)执行三个复位操作，但复位操作的数量不限于此。如上所述，在一些实施例中，显示装置100(参见图1)可以产生单独的复位信号，而不是下一个初始化信号GI(N+1)，以独立地控制像素电路111A和111B的复位操作。
另外，在其中发射信号EM具有低电平电压的前一导通电压周期中，当补偿信号GC在导通电压周期(即，与图5中的三个低电平电压对应的周期)中时，第五薄膜晶体管TT5可以导通，使得基准电压VREF可以被施加到第四像素节点N4，并且第三薄膜晶体管TT3导通，使得第一薄膜晶体管TT1可以经由第九薄膜晶体管TT9而以二极管方式连接(此时，第九薄膜晶体管TT9已经响应于连接信号GT而导通)。这里，第四像素节点N4的电压可以是基准电压VREF，并且第一像素节点N1的电压可以是通过将第一薄膜晶体管TT1的阈值电压(Vth)(此时，由于第一薄膜晶体管TT1是PMOS晶体管，因此第一薄膜晶体管TT1的阈值电压(Vth)具有负值)与第一电源电压ELVDD相加得到的值(即，ELVDD+Vth)。
此外，在其中发射信号EM具有低电平电压的前一导通电压周期中，当栅极信号GW在导通电压周期(即，与图5中的低电平电压对应的周期)中时，第二薄膜晶体管TT2可以导通，使得数据电压VDATA可以被施加到第四像素节点N4。因此，由于存储电容器CST，第一像素节点N1的电压可以是通过将数据电压VDATA减去基准电压VREF所得到的值(即，VDATA-VREF)与先前的值(即，ELVDD+Vth)相加所得到的值(即，ELVDD+Vth+VDATA-VREF)。这里，由第一薄膜晶体管TT1控制的驱动电流可以与方程式(Vgs-Vth)^2成比例(此时，Vgs是第一薄膜晶体管TT1的栅极和源极之间的电压)。由于第一薄膜晶体管TT1的阈值电压(Vth)从以上数学公式中被移除(即，以上数学公式被改变为(VDATA-VREF)^2)，因而第一薄膜晶体管TT1的阈值电压(Vth)可以被补偿。换句话说，由第一薄膜晶体管TT1控制的驱动电流可以基于基准电压VREF和数据电压VDATA而被确定，而不考虑第一薄膜晶体管TT1的阈值电压(Vth)如何。
之后，在其中发射信号EM具有高电平电压的截止电压周期中，连接信号GT可以处于截止电压周期(即，与图5中的低电平电压对应的周期)中。换句话说，在其中发射信号EM具有高电平电压的截止电压周期中，第八薄膜晶体管TT8和第九薄膜晶体管TT9可以截止，使得第五像素节点N5和第四像素节点N4可以彼此电断开，并且第一像素节点N1和第三像素节点N3也可以彼此电断开。
另外，在其中发射信号EM具有高电平电压的截止电压周期中，初始化信号GI、补偿信号GC和栅极信号GW中的每一者也可以处于截止电压周期(即，与图5中的相应的高电平电压对应的周期)中。换句话说，第二薄膜晶体管TT2、第三薄膜晶体管TT3、第四薄膜晶体管TT4、第五薄膜晶体管TT5、第六薄膜晶体管TT6、第八薄膜晶体管TT8和第九薄膜晶体管TT9也可以全部截止。
在这种状态下，由于其中从用于施加偏置电压的扫描驱动器130(参见图1)输出的输出信号EB具有低电平电压的预定周期存在(即，从用于施加偏置电压的扫描驱动器130输出的输出信号EB从高电平电压转变为低电平电压，并且然后再次转变为高电平电压)，偏置电容器CBIAS可以通过使用与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压将第一薄膜晶体管TT1(其是驱动晶体管)的栅极端子的电压直接或间接升压。
例如，由于在图3的像素电路111A中，偏置电容器CBIAS连接到第四像素节点N4，因此可以通过与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压而将第一像素节点N1(即，作为驱动晶体管的第一薄膜晶体管TT1的栅极端子)的电压间接(即，经由存储电容器CST)升压。同时，由于在图4的像素电路111B中偏置电容器CBIAS直接连接到第一像素节点N1，因此可以通过与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压而将第一像素节点N1(即，作为驱动晶体管的第一薄膜晶体管TT1的栅极端子)的电压直接升压。
接下来，在其中发射信号EM具有低电平电压的后一个导通电压周期中，连接信号GT可以处于截止电压周期(即，与图5中的低电平电压对应的周期)中，并且初始化信号GI、补偿信号GC和栅极信号GW中的每一者也可以处于截止电压周期(即，与图5中的相应的高电平电压对应的周期)中。因此，第一薄膜晶体管TT1可以通过被存储在存储电容器CST中的电压而导通，以使驱动电流流向发光元件EE，使得可以执行使发光元件EE发射与驱动电流对应的光的发射操作。
图6是示出在自扫描周期中被施加到图3的像素电路或图4的像素电路的信号的时序图。
参照图6，还参照图1至图4，已经在图中示出了当像素电路111A和111B在自扫描周期S-SCN中执行自扫描操作时被施加到像素电路111A和111B的信号EM、GT、GI、GC、GW和EB。
连接信号GT、初始化信号GI、补偿信号GC和栅极信号GW中的每一者可以在自扫描周期S-SCN中仅包括截止电压周期。换句话说，在自扫描周期S-SCN中，初始化信号GI、补偿信号GC和栅极信号GW中的每一者可以具有高电平电压，并且连接信号GT可以具有低电平电压。同时，发射信号EM可以包括截止电压周期(即，与高电平电压对应的周期)和导通电压周期(即，与低电平电压对应的周期)两者。因此，像素电路111A和111B可以在自扫描周期S-SCN中执行发射操作，而不执行数据写入操作。
同时，当发射信号EM处于截止电压周期中时，由于其中从用于施加偏置电压的扫描驱动器130输出的输出信号EB具有低电平电压的预定周期存在(即，从用于施加偏置电压的扫描驱动器130输出的输出信号EB从高电平电压转变为低电平电压，并且然后再次转变为高电平电压)，因而可以通过与从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和低电平电压之间的差对应的偏置电压将作为驱动晶体管的第一薄膜晶体管TT1的栅极端子的电压直接或间接升压。因此，即使用于驱动显示面板110的面板驱动帧1F的帧速率改变，也可以改善作为驱动晶体管的第一薄膜晶体管TT1的特性被固定到预定状态中的滞后特性。结果是，根据显示装置100，即使采用了可变帧速率技术，也可以显示高质量的图像。
如上所述，通过改变从用于施加偏置电压的扫描驱动器130输出的输出信号EB的高电平电压和/或低电平电压，可以容易地调整用于将作为驱动晶体管的第一薄膜晶体管TT1的栅极端子的电压升压的偏置电压。
图7是示出被包括在图1的显示装置中的用于施加偏置电压的扫描驱动器的示例的框图，图8是示出被包括在图7的用于施加偏置电压的扫描驱动器中的第k级的电路图，图9是用于描述图8的第k级的操作的时序图，以及图10是用于说明图7的用于施加偏置电压的扫描驱动器如何调整偏置电压的图。
参照图7至图10，还参照图1至图4，用于施加偏置电压的扫描驱动器130A可以包括第一级STAGE(1)至第n级STAGE(n)(例如，第一级STAGE(1)、第二级STAGE(2)、第三级STAGE(3)、……和第n级STAGE(n))，第一级STAGE(1)至第n级STAGE(n)被配置为分别向第一像素行至第n像素行输出用于施加偏置电压的第一输出信号EB(1)至第n输出信号EB(n)(例如，第一输出信号EB(1)、第二输出信号EB(2)、第三输出信号EB(3)、……和第n输出信号EB(n))，其中，n是2或更大的整数。
用于施加偏置电压的扫描驱动器130A可以接收第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3。然而，由于为了说明目的已经提供了在图9中所示的第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3的波形，因而被施加到用于施加偏置电压的扫描驱动器130A的第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3的波形不限于此。同时，第一时钟信号CLK1可以选择性地在高电源电压VGH和第一低电源电压VGL之间切换，第二时钟信号CLK2可以选择性地在高电源电压VGH和第一低电源电压VGL之间切换，并且第三时钟信号CLK3可以选择性地在高电源电压VGH和第二低电源电压VGL2之间切换。这里，第二低电源电压VGL2可以改变，以调整用于将像素电路111中的作为驱动晶体管的第一薄膜晶体管TT1的栅极端子(即，第一像素节点N1)的电压升压的偏置电压VBIAS。
同时，如图7中所示，第一级STAGE(1)至第n级STAGE(n)中的每一者可以与相邻级相反地接收第一时钟信号CLK1和第二时钟信号CLK2。因此，当在权利要求中描述的第一时钟信号被解释为第一时钟信号CLK1时，在权利要求中描述的第二时钟信号可以被解释为第二时钟信号CLK2，并且当在权利要求中描述的第一时钟信号被解释为第二时钟信号CLK2时，在权利要求中描述的第二时钟信号可以被解释为第一时钟信号CLK1。然而，为了便于描述，在图7至图10中，在权利要求中描述的第一时钟信号将被描述为第一时钟信号CLK1，并且在权利要求中描述的第二时钟信号将被描述为第二时钟信号CLK2。
第k级STAGE(k)可以接收第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和输入信号IN(k)，可以向被包括在第k像素行中的像素电路111提供第k输出信号EB(k)，并且可以向下一级(即，第(k+1)级)输出第k进位信号CR(k)。这里，第一级STAGE(1)可以接收扫描起始信号FLM作为输入信号IN(k)，并且第k级STAGE(k)可以接收从前一级(即，第(k-1)级)输出的第(k-1)进位信号作为输入信号IN(k)，其中，k是2至n的整数。
如上所述，第k级STAGE(k)可以向被包括在第k像素行中的像素电路111提供第k输出信号EB(k)。因此，被包括在第k像素行中的像素电路111中的每一者的第一薄膜晶体管TT1(其是驱动晶体管)的栅极端子(即，第一像素节点N1)的电压可以通过与第k输出信号EB(k)的高电平电压和低电平电压之间的差对应的偏置电压VBIAS而被升压。这里，第k输出信号EB(k)的高电平电压可以是第三时钟信号CLK3的高电源电压VGH，并且第k输出信号EB(k)的低电平电压可以是第三时钟信号CLK3的第二低电源电压VGL2。
详细地说，如图8中所示，第k级STAGE(k)可以包括输入器210、应力减轻器220、自举器230、进位信号输出器240、输出信号输出器245、保持器250和稳定器260。
输入器210可以响应于第一时钟信号CLK1而将输入信号IN(k)传输到第一节点IN1。在实施例中，输入器210可以包括第一晶体管T1，第一晶体管T1包括被配置为接收输入信号IN(k)的第一端子、连接到第一节点IN1的第二端子以及被配置为接收第一时钟信号CLK1的栅极端子。同时，输入信号IN(k)可以是扫描起始信号FLM或前一进位信号。详细地说，当第k级STAGE(k)是第一级STAGE(1)时，输入信号IN(k)可以是扫描起始信号FLM，并且当第k级STAGE(k)不是第一级STAGE(1)时，输入信号IN(k)可以是从前一级(即，第(k-1)级)输出的第(k-1)进位信号。
应力减轻器220可以设置在第一节点IN1和第二节点IN2之间，并且可以将由输入器210接收的输入信号IN(k)从第一节点IN1传输到第二节点IN2。在实施例中，应力减轻器220可以包括第八晶体管T8，第八晶体管T8包括连接到第一节点IN1的第一端子、连接到第二节点IN2的第二端子以及被配置为接收第一低电源电压VGL的栅极端子。当使第二节点IN2自举使得第二节点IN2的电压V-IN2可以具有第二低电平电压2L时，应力减轻器220可以不将具有第二低电平电压2L的第二节点IN2的电压V-IN2传输到第一节点IN1，使得可以减少被施加到连接于第一节点IN1的晶体管(即，第一晶体管T1、第三晶体管T3和第四晶体管T4)的电压应力。
自举器230可以设置在第二节点IN2和第一输出节点ON1之间。自举器230可以使第二节点IN2自举以将第二节点IN2的电压V-IN2从第一低电平电压L改变为低于第一低电平电压L的第二低电平电压2L。例如，如图9中所示，第一低电平电压L可以是第一低电源电压VGL，并且第二低电平电压2L可以是低于第一低电源电压VGL的电压(例如，当第一低电源电压VGL具有负值时具备较大绝对值的值)。这里，第一低电平电压L和第二低电平电压2L之间的差可以与高电源电压VGH和第一低电源电压VGL之间的差对应，但不限于此。在实施例中，自举器230可以包括第二电容器C2，第二电容器C2包括连接到第二节点IN2的第一端子和连接到第一输出节点ON1的第二端子。
进位信号输出器240可以接收高电源电压VGH和第二时钟信号CLK2，并且可以响应于第二节点IN2的电压V-IN2(例如，响应于在第二节点IN2被自举时具有第二低电平电压2L的第二节点IN2的电压V-IN2)经由第一输出节点ON1输出第二时钟信号CLK2作为第k进位信号CR(k)。在实施例中，进位信号输出器240可以包括第九晶体管T9和第十晶体管T10，第九晶体管T9包括被配置为接收高电源电压VGH的第一端子、连接到第一输出节点ON1的第二端子以及连接到第三节点IN3的栅极端子，第十晶体管T10包括连接到第一输出节点ON1的第一端子、被配置为接收第二时钟信号CLK2的第二端子以及连接到第二节点IN2的栅极端子。如上所述，由于第二时钟信号CLK2在高电源电压VGH和第一低电源电压VGL之间切换，因此第k进位信号CR(k)可以具有高电源电压VGH或第一低电源电压VGL。
输出信号输出器245可以接收高电源电压VGH和第三时钟信号CLK3，并且可以响应于第二节点IN2的电压V-IN2(例如，响应于在第二节点IN2被自举时具有第二低电平电压2L的第二节点IN2的电压V-IN2)经由第二输出节点ON2输出第三时钟信号CLK3作为第k输出信号EB(k)。在实施例中，输出信号输出器245可以包括第六晶体管T6和第七晶体管T7，第六晶体管T6包括被配置为接收高电源电压VGH的第一端子、连接到第二输出节点ON2的第二端子以及连接到第三节点IN3的栅极端子，第七晶体管T7包括连接到第二输出节点ON2的第一端子、被配置为接收第三时钟信号CLK3的第二端子以及连接到第二节点IN2的栅极端子。如上所述，由于第三时钟信号CLK3在高电源电压VGH和第二低电源电压VGL2之间切换，因而第k输出信号EB(k)可以具有高电源电压VGH或第二低电源电压VGL2。
这里，由于高电源电压VGH在进位信号输出器240和输出信号输出器245中被公共地使用，因而高电源电压VGH可以是固定的。同时，由于第二低电源电压VGL2仅在输出信号输出器245中被使用，因此当需要调整用于将像素电路111中的驱动晶体管的栅极端子的电压直接或间接升压的偏置电压VBIAS时，第二低电源电压VGL2可以改变(即，在图10中用“可调整”表示)。另外，由于被施加到输出信号输出器245的第三时钟信号CLK3的高电平电压(即，高电源电压VGH)和被施加到输出信号输出器245的高电源电压VGH是相同的，因而在第k输出信号EB(k)的高电平电压中可能不发生失真。同时，如图10中所示，由于用于将像素电路111中的驱动晶体管的栅极端子的电压直接或间接升压的偏置电压VBIAS与第k输出信号EB(k)的高电平电压(即，高电源电压VGH)和低电平电压(即，第二低电源电压VGL2)之间的差对应，因而用于施加偏置电压的扫描驱动器130A可以改变第k输出信号EB(k)的低电平电压(即，第二低电源电压VGL2)，以便容易地调整用于将像素电路111中的驱动晶体管的栅极端子的电压直接或间接升压的偏置电压VBIAS。
保持器250可以响应于第一节点IN1的电压V-IN1而将第一时钟信号CLK1传输到第三节点IN3。在实施例中，保持器250可以包括第四晶体管T4，第四晶体管T4包括连接到第三节点IN3的第一端子、被配置为接收第一时钟信号CLK1的第二端子以及连接到第一节点IN1的栅极端子。如上所述，由于第二时钟信号CLK2在高电源电压VGH和第一低电源电压VGL之间切换，保持器250可以在第k输出信号EB(k)和第k进位信号CR(k)被输出时将第三节点IN3保持处于高电平电压H(例如，高电源电压VGH)。
稳定器260可以响应于第一时钟信号CLK1而将第一低电源电压VGL施加到第三节点IN3，并且可以响应于第二时钟信号CLK2而将高电源电压VGH施加到第一节点IN1。在实施例中，稳定器260可以包括第二晶体管T2、第三晶体管T3、第一电容器C1和第五晶体管T5，第二晶体管T2包括被配置为接收高电源电压VGH的第一端子、连接到第三晶体管T3的第一端子的第二端子以及连接到第三节点IN3的栅极端子，第三晶体管T3包括连接到第二晶体管T2的第二端子的第一端子、连接到第一节点IN1的第二端子以及被配置为接收第二时钟信号CLK2的栅极端子，第一电容器C1包括被配置为接收高电源电压VGH的第一端子和连接到第三节点IN3的第二端子，第五晶体管T5包括连接到第三节点IN3的第一端子、被配置为接收第一低电源电压VGL的第二端子以及被配置为接收第一时钟信号CLK1的栅极端子。
在下文中，将参照图8和图9描述被包括在用于施加偏置电压的扫描驱动器130A中的第k级STAGE(k)的操作。然而，如图8和图9中所示，在以下描述中，将假定所有晶体管T1至T10都是PMOS晶体管，第一低电平电压L与第一低电源电压VGL对应，第二低电平电压2L与低于第一低电源电压VGL的电压对应，并且高电平电压H与高电源电压VGH对应。
第k级STAGE(k)可以接收输入信号IN(k)、第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3。
在从第一时间点TP1到第二时间点TP2的周期中，具有第一低电源电压VGL的输入信号IN(k)可以被施加，并且具有第一低电源电压VGL的第一时钟信号CLK1可以被施加。第一晶体管T1可以响应于具有第一低电源电压VGL的第一时钟信号CLK1而将输入信号IN(k)传输到第一节点IN1，并且第一节点IN1的电压V-IN1可以从与高电源电压VGH对应的高电平电压H改变为与第一低电源电压VGL对应的第一低电平电压L。另外，第八晶体管T8可以响应于第一低电源电压VGL而将输入信号IN(k)从第一节点IN1传输到第二节点IN2，使得第二节点IN2的电压V-IN2可以从与高电源电压VGH对应的高电平电压H改变为与第一低电源电压VGL对应的第一低电平电压L。
第一时钟信号CLK1可以在第二时间点TP2从第一低电源电压VGL改变为高电源电压VGH，并且具有高电源电压VGH的第一时钟信号CLK1可以在从第二时间点TP2到第三时间点TP3的周期中被施加。第四晶体管T4响应于具有第一低电平电压L的第一节点IN1的电压V-IN1而将具有高电源电压VGH的第一时钟信号CLK1传输到第三节点IN3，使得第三节点IN3的电压V-IN3可以从与第一低电源电压VGL对应的第一低电平电压L改变为与高电源电压VGH对应的高电平电压H。
第二时钟信号CLK2可以在第三时间点TP3从高电源电压VGH改变为第一低电源电压VGL，并且具有第一低电源电压VGL的第二时钟信号CLK2可以在从第三时间点TP3到第四时间点TP4的周期中被施加。第十晶体管T10可以响应于第二节点IN2的电压V-IN2将具有第一低电源电压VGL的第二时钟信号CLK2传输到第一输出节点ON1，使得具有第一低电源电压VGL的第二时钟信号CLK2可以从第一输出节点ON1作为第k进位信号CR(k)输出。
同时，在第一输出节点ON1的电压(即，第二电容器C2的第二端子的电压)从高电源电压VGH改变为第一低电源电压VGL时，第二节点IN2的电压V-IN2(即，第二电容器C2的第一端子的电压)可以从与第一低电源电压VGL对应的第一低电平电压L改变为低于第一低电源电压VGL的第二低电平电压2L。在实施例中，第一低电平电压L和第二低电平电压2L之间的差可以与高电源电压VGH和第一低电源电压VGL之间的差对应，但不限于此。同时，将第二节点IN2的电压V-IN2从第一低电平电压L改变为第二低电平电压2L的操作可以被称为自举操作，并且第二电容器C2可以被称为自举电容器。另外，第八晶体管T8可以不将具有第二低电平电压2L的第二节点IN2的电压V-IN2传输到第一节点IN1，使得被施加到连接于第一节点IN1的晶体管(即，第一晶体管T1、第三晶体管T3和第四晶体管T4)的电压应力可以被减少。因此，第八晶体管T8可以被称为应力减轻晶体管。
另外，第三时钟信号CLK3可以在第三时间点TP3从高电源电压VGH改变为第二低电源电压VGL2，并且具有第二低电源电压VGL2的第三时钟信号CLK3可以在从第三时间点TP3到第四时间点TP4的周期中被施加。第七晶体管T7可以响应于第二节点IN2的电压V-IN2将具有第二低电源电压VGL2的第三时钟信号CLK3传输到第二输出节点ON2，使得具有第二低电源电压VGL2的第三时钟信号CLK3可以从第二输出节点ON2作为第k输出信号EB(k)输出。
同时，在第k输出信号EB(k)和第k进位信号CR(k)被输出时，包括被配置为接收具有第一低电平电压L的第一节点IN1的电压V-IN1的栅极端子的第四晶体管T4可以导通，使得具有高电源电压VGH的第一时钟信号CLK1可以被施加到第三节点IN3。因此，第三节点IN3的电压V-IN3可以被保持在与高电源电压VGH对应的高电平电压H。另外，在第k输出信号EB(k)和第k进位信号CR(k)被输出时，由于第三节点IN3的电压V-IN3具有高电平电压H，包括被配置为接收第三节点IN3的电压V-IN3的栅极端子的第六晶体管T6和第九晶体管T9可以截止。
当第二时钟信号CLK2在第四时间点TP4从第一低电源电压VGL改变为高电源电压VGH时，从第一输出节点ON1输出的第k进位信号CR(k)可以从第一低电源电压VGL改变为高电源电压VGH。这里，当第一输出节点ON1的电压(即，第二电容器C2的第二端子的电压)从第一低电源电压VGL改变为高电源电压VGH时，第二电容器C2的第一端子的电压(即，第二节点IN2的电压V-IN2)可以从与低于第一低电源电压VGL的电压对应的第二低电平电压2L改变为与第一低电源电压VGL对应的第一低电平电压L。
另外，当第三时钟信号CLK3在第四时间点TP4从第二低电源电压VGL2改变为高电源电压VGH时，从第二输出节点ON2输出的第k输出信号EB(k)也可以从第二低电源电压VGL2改变为高电源电压VGH。
第一时钟信号CLK1可以在第五时间点TP5从高电源电压VGH改变为第一低电源电压VGL，并且具有第一低电源电压VGL的第一时钟信号CLK1可以在从第五时间点TP5到第六时间点TP6的周期中被施加。因此，第一晶体管T1可以响应于具有第一低电源电压VGL的第一时钟信号CLK1而将第一节点IN1的电压V-IN1从第一低电平电压L改变为高电平电压H(即，因为输入信号IN(k)具有高电源电压VGH)，并且第八晶体管T8可以响应于第一低电源电压VGL而将第二节点IN2的电压V-IN2从第一低电平电压L改变为高电平电压H。另外，第五晶体管T5可以响应于具有第一低电源电压VGL的第一时钟信号CLK1，将第三节点IN3的电压V-IN3从高电平电压H改变为与第一低电源电压VGL对应的第一低电平电压L。同时，第五晶体管T5可以每当第一时钟信号CLK1具有第一低电源电压VGL时而导通，以便将第一低电源电压VGL施加到第三节点IN3。第九晶体管T9可以响应于具有第一低电平电压L的第三节点IN3的电压V-IN3而将高电源电压VGH施加到第一输出节点ON1，并且第六晶体管T6可以响应于具有第一低电平电压L的第三节点IN3的电压V-IN3而将高电源电压VGH施加到第二输出节点ON2。
第一时钟信号CLK1可以在第六时间点TP6从第一低电源电压VGL改变为高电源电压VGH，并且具有高电源电压VGH的第一时钟信号CLK1可以在从第六时间点TP6到第七时间点TP7的周期中被施加。
第二时钟信号CLK2可以在第七时间点TP7从高电源电压VGH改变为第一低电源电压VGL，并且具有第一低电源电压VGL的第二时钟信号CLK2可以在从第七时间点TP7到第八时间点TP8的周期中被施加。第二晶体管T2可以响应于具有第一低电平电压L的第三节点IN3的电压V-IN3而导通，并且第三晶体管T3可以响应于具有第一低电平电压L的第二时钟信号CLK2而导通，使得高电源电压VGH可以通过第二晶体管T2和第三晶体管T3被施加到第一节点IN1，以便将第一节点IN1的电压V-IN1稳定到与高电源电压VGH对应的高电平电压H。另外，第八晶体管T8可以响应于第一低电源电压VGL而导通，使得第二节点IN2的电压V-IN2也可以被稳定到与高电源电压VGH对应的高电平电压H。同时，第三晶体管T3可以每当第二时钟信号CLK2具有第一低电源电压VGL时而导通，以便将高电源电压VGH施加到第一节点IN1和第二节点IN2。
如上所述，第k级STAGE(k)可以包括：被配置为响应于第一时钟信号CLK1而将输入信号IN(k)传输到第一节点IN1的输入器210、设置在第一节点IN1和第二节点IN2之间的应力减轻器220、被配置为接收高电源电压VGH和第二时钟信号CLK2并且响应于第二节点IN2的电压V-IN2经由第一输出节点ON1输出第二时钟信号CLK2作为第k进位信号CR(k)的进位信号输出器240、被配置为接收高电源电压VGH和第三时钟信号CLK3并且响应于第二节点IN2的电压V-IN2经由第二输出节点ON2输出第三时钟信号CLK3作为第k输出信号EB(k)的输出信号输出器245、被配置为响应于第一节点IN1的电压V-IN1而将第一时钟信号CLK1传输到第三节点IN3的保持器250、以及被配置为响应于第一时钟信号CLK1而将第一低电源电压VGL施加到第三节点IN3并且响应于第二时钟信号CLK2而将高电源电压VGH施加到第一节点IN1的稳定器260。
这里，由于第一时钟信号CLK1和第二时钟信号CLK2中的每一者在高电源电压VGH和第一低电源电压VGL之间切换，并且第三时钟信号CLK3在高电源电压VGH和可变的第二低电源电压VGL2之间切换，用于施加偏置电压的扫描驱动器130A可以通过改变第三时钟信号CLK3的第二低电源电压VGL2而容易地调整用于将像素电路111中的驱动晶体管的栅极端子的电压直接或间接升压的偏置电压VBIAS。结果是，根据包括用于施加偏置电压的扫描驱动器130A的显示装置100，即使用于驱动显示面板110的面板驱动帧1F的帧速率改变(即，显示面板110的驱动频率改变)，也可以改善驱动晶体管的特性被固定到预定状态中的滞后特性。
图11是示出被包括在图1的显示装置中的用于施加偏置电压的扫描驱动器的另一示例的框图，图12是示出被包括在图11的用于施加偏置电压的扫描驱动器中的第k级的电路图，图13是用于描述图12的第k级的操作的时序图，以及图14是用于说明图11的用于施加偏置电压的扫描驱动器如何调整偏置电压的图。
参照图11至图14，还参照图1至图4，用于施加偏置电压的扫描驱动器130B可以包括第一级STAGE(1)至第n级STAGE(n)(例如，第一级STAGE(1)、第二级STAGE(2)、第三级STAGE(3)、……和第n级STAGE(n))，第一级STAGE(1)至第n级STAGE(n)被配置为分别向第一像素行至第n像素行输出用于施加偏置电压的第一输出信号EB(1)至第n输出信号EB(n)(例如，第一输出信号EB(1)、第二输出信号EB(2)、第三输出信号EB(3)、……和第n输出信号EB(n))，其中，n是2或更大的整数。
用于施加偏置电压的扫描驱动器130B可以接收第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3。然而，由于为了说明目的已经提供了在图13中所示的第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3的波形，因而被施加到用于施加偏置电压的扫描驱动器130B的第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3的波形不限于此。同时，第一时钟信号CLK1可以选择性地在第一高电源电压VGH和第一低电源电压VGL之间切换，第二时钟信号CLK2可以选择性地在第一高电源电压VGH和第一低电源电压VGL之间切换，并且第三时钟信号CLK3可以选择性地在第二高电源电压VGH2和第二低电源电压VGL2之间切换。这里，第二高电源电压VGH2和第二低电源电压VGL2可以改变(例如，第二高电源电压VGH2和第二低电源电压VGL2中的至少一者可以改变，或者第二高电源电压VGH2和第二低电源电压VGL2可以同时改变)，以调整用于将像素电路111中的作为驱动晶体管的第一薄膜晶体管TT1的栅极端子(即，第一像素节点N1)的电压升压的偏置电压VBIAS。
同时，如图11中所示，第一级STAGE(1)至第n级STAGE(n)中的每一者可以与相邻级相反地接收第一时钟信号CLK1和第二时钟信号CLK2。因此，当在权利要求中描述的第一时钟信号被解释为第一时钟信号CLK1时，在权利要求中描述的第二时钟信号可以被解释为第二时钟信号CLK2，并且当在权利要求中描述的第一时钟信号被解释为第二时钟信号CLK2时，在权利要求中描述的第二时钟信号可以被解释为第一时钟信号CLK1。然而，为了便于描述，在图11至图14中，在权利要求中描述的第一时钟信号将被描述为第一时钟信号CLK1，并且在权利要求中描述的第二时钟信号将被描述为第二时钟信号CLK2。
第k级STAGE(k)可以接收第一时钟信号CLK1、第二时钟信号CLK2、第三时钟信号CLK3和输入信号IN(k)，可以向被包括在第k像素行中的像素电路111提供第k输出信号EB(k)，并且可以向下一级(即，第(k+1)级)输出第k进位信号CR(k)。这里，第一级STAGE(1)可以接收扫描起始信号FLM作为输入信号IN(k)，并且第k级STAGE(k)可以接收从前一级(即，第(k-1)级)输出的第(k-1)进位信号作为输入信号IN(k)，其中，k是2至n的整数。
如上所述，第k级STAGE(k)可以向被包括在第k像素行中的像素电路111提供第k输出信号EB(k)。因此，被包括在第k像素行中的像素电路111中的每一者的第一薄膜晶体管TT1(即，驱动晶体管)的栅极端子(即，第一像素节点N1)的电压可以通过与第k输出信号EB(k)的高电平电压和低电平电压之间的差对应的偏置电压VBIAS而被升压。这里，第k输出信号EB(k)的高电平电压可以是第三时钟信号CLK3的第二高电源电压VGH2，并且第k输出信号EB(k)的低电平电压可以是第三时钟信号CLK3的第二低电源电压VGL2。
详细地说，如图12中所示，第k级STAGE(k)可以包括输入器210、应力减轻器220、自举器230、进位信号输出器240、输出信号输出器245、保持器250和稳定器260。
输入器210可以响应于第一时钟信号CLK1而将输入信号IN(k)传输到第一节点IN1。在实施例中，输入器210可以包括第一晶体管T1，第一晶体管T1包括被配置为接收输入信号IN(k)的第一端子、连接到第一节点IN1的第二端子以及被配置为接收第一时钟信号CLK1的栅极端子。同时，输入信号IN(k)可以是扫描起始信号FLM或前一进位信号。详细地说，当第k级STAGE(k)是第一级STAGE(1)时，输入信号IN(k)可以是扫描起始信号FLM，并且当第k级STAGE(k)不是第一级STAGE(1)时，输入信号IN(k)可以是从前一级(即，第(k-1)级)输出的第(k-1)进位信号。
应力减轻器220可以设置在第一节点IN1和第二节点IN2之间，并且可以将由输入器210接收的输入信号IN(k)从第一节点IN1传输到第二节点IN2。在实施例中，应力减轻器220可以包括第八晶体管T8，第八晶体管T8包括连接到第一节点IN1的第一端子、连接到第二节点IN2的第二端子以及被配置为接收第一低电源电压VGL的栅极端子。当使第二节点IN2自举使得第二节点IN2的电压V-IN2可以具有第二低电平电压2L时，应力减轻器220可以不将具有第二低电平电压2L的第二节点IN2的电压V-IN2传输到第一节点IN1，使得可以减少被施加到连接于第一节点IN1的晶体管(即，第一晶体管T1、第三晶体管T3和第四晶体管T4)的电压应力。
自举器230可以设置在第二节点IN2和第一输出节点ON1之间。自举器230可以使第二节点IN2自举以将第二节点IN2的电压V-IN2从第一低电平电压L改变为低于第一低电平电压L的第二低电平电压2L。例如，如图13中所示，第一低电平电压L可以是第一低电源电压VGL，并且第二低电平电压2L可以是低于第一低电源电压VGL的电压(例如，当第一低电源电压VGL具有负值时具备较大绝对值的值)。这里，第一低电平电压L和第二低电平电压2L之间的差可以与第一高电源电压VGH和第一低电源电压VGL之间的差对应，但不限于此。在实施例中，自举器230可以包括第二电容器C2，第二电容器C2包括连接到第二节点IN2的第一端子和连接到第一输出节点ON1的第二端子。
进位信号输出器240可以接收第一高电源电压VGH和第二时钟信号CLK2，并且可以响应于第二节点IN2的电压V-IN2(例如，响应于被自举以具有第二低电平电压2L的第二节点IN2的电压V-IN2)经由第一输出节点ON1输出第二时钟信号CLK2作为第k进位信号CR(k)。在实施例中，进位信号输出器240可以包括第九晶体管T9和第十晶体管T10，第九晶体管T9包括被配置为接收第一高电源电压VGH的第一端子、连接到第一输出节点ON1的第二端子以及连接到第三节点IN3的栅极端子，第十晶体管T10包括连接到第一输出节点ON1的第一端子、被配置为接收第二时钟信号CLK2的第二端子以及连接到第二节点IN2的栅极端子。如上所述，由于第二时钟信号CLK2在第一高电源电压VGH和第一低电源电压VGL之间切换，因此第k进位信号CR(k)可以具有第一高电源电压VGH或第一低电源电压VGL。
输出信号输出器245可以接收第二高电源电压VGH2和第三时钟信号CLK3，并且可以响应于第二节点IN2的电压V-IN2(例如，响应于被自举以具有第二低电平电压2L的第二节点IN2的电压V-IN2)经由第二输出节点ON2输出第三时钟信号CLK3作为第k输出信号EB(k)。在实施例中，输出信号输出器245可以包括第六晶体管T6和第七晶体管T7，第六晶体管T6包括被配置为接收第二高电源电压VGH2的第一端子、连接到第二输出节点ON2的第二端子以及连接到第三节点IN3的栅极端子，第七晶体管T7包括连接到第二输出节点ON2的第一端子、被配置为接收第三时钟信号CLK3的第二端子以及连接到第二节点IN2的栅极端子。如上所述，由于第三时钟信号CLK3在第二高电源电压VGH2和第二低电源电压VGL2之间切换，因而第k输出信号EB(k)可以具有第二高电源电压VGH2或第二低电源电压VGL2。
这里，由于第一高电源电压VGH和第一低电源电压VGL在进位信号输出器240中被使用，因而第一高电源电压VGH可以是固定的。同时，由于第二高电源电压VGH2和第二低电源电压VGL2在输出信号输出器245中被使用，因此当需要调整用于将像素电路111中的驱动晶体管的栅极端子的电压直接或间接升压的偏置电压VBIAS时，第二低电源电压VGL2可以改变(即，在图14中用“可调整”表示)。另外，由于被施加到输出信号输出器245的第三时钟信号CLK3的高电平电压(即，第二高电源电压VGH2)和被施加到输出信号输出器245的第二高电源电压VGH2是相同的，因而在第k输出信号EB(k)的高电平电压中可能不发生失真。同时，如图14中所示，由于用于将像素电路111中的驱动晶体管的栅极端子的电压直接或间接升压的偏置电压VBIAS与第k输出信号EB(k)的高电平电压(即，第二高电源电压VGH2)和低电平电压(即，第二低电源电压VGL2)之间的差对应，因而用于施加偏置电压的扫描驱动器130B可以改变第k输出信号EB(k)的高电平电压(即，第二高电源电压VGH2)和/或第k输出信号EB(k)的低电平电压(即，第二低电源电压VGL2)，以便容易地调整用于将像素电路111中的驱动晶体管的栅极端子的电压直接或间接升压的偏置电压VBIAS。
保持器250可以响应于第一节点IN1的电压V-IN1而将第一时钟信号CLK1传输到第三节点IN3。在实施例中，保持器250可以包括第四晶体管T4，第四晶体管T4包括连接到第三节点IN3的第一端子、被配置为接收第一时钟信号CLK1的第二端子以及连接到第一节点IN1的栅极端子。如上所述，由于第二时钟信号CLK2在第一高电源电压VGH和第一低电源电压VGL之间切换，因此保持器250可以在第k输出信号EB(k)和第k进位信号CR(k)被输出时将第三节点IN3保持处于高电平电压H(例如，第一高电源电压VGH)。
稳定器260可以响应于第一时钟信号CLK1而将第一低电源电压VGL施加到第三节点IN3，并且可以响应于第二时钟信号CLK2而将第一高电源电压VGH施加到第一节点IN1。在实施例中，稳定器260可以包括第二晶体管T2、第三晶体管T3、第一电容器C1和第五晶体管T5，第二晶体管T2包括被配置为接收第一高电源电压VGH的第一端子、连接到第三晶体管T3的第一端子的第二端子以及连接到第三节点IN3的栅极端子，第三晶体管T3包括连接到第二晶体管T2的第二端子的第一端子、连接到第一节点IN1的第二端子以及被配置为接收第二时钟信号CLK2的栅极端子，第一电容器C1包括被配置为接收第一高电源电压VGH的第一端子和连接到第三节点IN3的第二端子，第五晶体管T5包括连接到第三节点IN3的第一端子、被配置为接收第一低电源电压VGL的第二端子以及被配置为接收第一时钟信号CLK1的栅极端子。
在下文中，将参照图12和图13描述被包括在用于施加偏置电压的扫描驱动器130B中的第k级STAGE(k)的操作。然而，如图12和图13中所示，在以下描述中，将假定所有晶体管T1至T10都是PMOS晶体管，第一低电平电压L与第一低电源电压VGL对应，第二低电平电压2L与低于第一低电源电压VGL的电压对应，并且高电平电压H与第一高电源电压VGH对应。
第k级STAGE(k)可以接收输入信号IN(k)、第一时钟信号CLK1、第二时钟信号CLK2和第三时钟信号CLK3。
在从第一时间点TP1到第二时间点TP2的周期中，具有第一低电源电压VGL的输入信号IN(k)可以被施加，并且具有第一低电源电压VGL的第一时钟信号CLK1可以被施加。第一晶体管T1可以响应于具有第一低电源电压VGL的第一时钟信号CLK1而将输入信号IN(k)传输到第一节点IN1，并且第一节点IN1的电压V-IN1可以从与第一高电源电压VGH对应的高电平电压H改变为与第一低电源电压VGL对应的第一低电平电压L。另外，第八晶体管T8可以响应于第一低电源电压VGL而将输入信号IN(k)从第一节点IN1传输到第二节点IN2，使得第二节点IN2的电压V-IN2可以从与第一高电源电压VGH对应的高电平电压H改变为与第一低电源电压VGL对应的第一低电平电压L。
第一时钟信号CLK1可以在第二时间点TP2从第一低电源电压VGL改变为第一高电源电压VGH，并且具有第一高电源电压VGH的第一时钟信号CLK1可以在从第二时间点TP2到第三时间点TP3的周期中被施加。第四晶体管T4响应于具有第一低电平电压L的第一节点IN1的电压V-IN1而将具有第一高电源电压VGH的第一时钟信号CLK1传输到第三节点IN3，使得第三节点IN3的电压V-IN3可以从与第一低电源电压VGL对应的第一低电平电压L改变为与第一高电源电压VGH对应的高电平电压H。
第二时钟信号CLK2可以在第三时间点TP3从第一高电源电压VGH改变为第一低电源电压VGL，并且具有第一低电源电压VGL的第二时钟信号CLK2可以在从第三时间点TP3到第四时间点TP4的周期中被施加。第十晶体管T10可以响应于第二节点IN2的电压V-IN2将具有第一低电源电压VGL的第二时钟信号CLK2传输到第一输出节点ON1，使得具有第一低电源电压VGL的第二时钟信号CLK2可以从第一输出节点ON1作为第k进位信号CR(k)输出。
同时，在第一输出节点ON1的电压(即，第二电容器C2的第二端子的电压)从第一高电源电压VGH改变为第一低电源电压VGL时，第二节点IN2的电压V-IN2(即，第二电容器C2的第一端子的电压)可以从与第一低电源电压VGL对应的第一低电平电压L改变为低于第一低电源电压VGL的第二低电平电压2L。在实施例中，第一低电平电压L和第二低电平电压2L之间的差可以与第一高电源电压VGH和第一低电源电压VGL之间的差对应，但不限于此。同时，将第二节点IN2的电压V-IN2从第一低电平电压L改变为第二低电平电压2L的操作可以被称为自举操作，并且第二电容器C2可以被称为自举电容器。另外，第八晶体管T8可以不将具有第二低电平电压2L的第二节点IN2的电压V-IN2传输到第一节点IN1，使得被施加到连接于第一节点IN1的晶体管(即，第一晶体管T1、第三晶体管T3和第四晶体管T4)的电压应力可以被减少。因此，第八晶体管T8可以被称为应力减轻晶体管。
另外，第三时钟信号CLK3可以在第三时间点TP3从第二高电源电压VGH2改变为第二低电源电压VGL2，并且具有第二低电源电压VGL2的第三时钟信号CLK3可以在从第三时间点TP3到第四时间点TP4的周期中被施加。第七晶体管T7可以响应于第二节点IN2的电压V-IN2将具有第二低电源电压VGL2的第三时钟信号CLK3传输到第二输出节点ON2，使得具有第二低电源电压VGL2的第三时钟信号CLK3可以从第二输出节点ON2作为第k输出信号EB(k)输出。
同时，在第k输出信号EB(k)和第k进位信号CR(k)被输出时，包括被配置为接收具有第一低电平电压L的第一节点IN1的电压V-IN1的栅极端子的第四晶体管T4可以导通，使得具有第一高电源电压VGH的第一时钟信号CLK1可以被施加到第三节点IN3。因此，第三节点IN3的电压V-IN3可以被保持在与第一高电源电压VGH对应的高电平电压H。另外，在第k输出信号EB(k)和第k进位信号CR(k)被输出时，由于第三节点IN3的电压V-IN3具有高电平电压H，包括被配置为接收第三节点IN3的电压V-IN3的栅极端子的第六晶体管T6和第九晶体管T9可以截止。
当第二时钟信号CLK2在第四时间点TP4从第一低电源电压VGL改变为第一高电源电压VGH时，从第一输出节点ON1输出的第k进位信号CR(k)可以从第一低电源电压VGL改变为第一高电源电压VGH。这里，当第一输出节点ON1的电压(即，第二电容器C2的第二端子的电压)从第一低电源电压VGL改变为第一高电源电压VGH时，第二电容器C2的第一端子的电压(即，第二节点IN2的电压V-IN2)可以从与低于第一低电源电压VGL的电压对应的第二低电平电压2L改变为与第一低电源电压VGL对应的第一低电平电压L。
另外，当第三时钟信号CLK3在第四时间点TP4从第二低电源电压VGL2改变为第二高电源电压VGH2时，从第二输出节点ON2输出的第k输出信号EB(k)也可以从第二低电源电压VGL2改变为第二高电源电压VGH2。
第一时钟信号CLK1可以在第五时间点TP5从第一高电源电压VGH改变为第一低电源电压VGL，并且具有第一低电源电压VGL的第一时钟信号CLK1可以在从第五时间点TP5到第六时间点TP6的周期中被施加。因此，第一晶体管T1可以响应于具有第一低电源电压VGL的第一时钟信号CLK1而将第一节点IN1的电压V-IN1从第一低电平电压L改变为高电平电压H(即，因为输入信号IN(k)具有第一高电源电压VGH)，并且第八晶体管T8可以响应于第一低电源电压VGL而将第二节点IN2的电压V-IN2从第一低电平电压L改变为高电平电压H。另外，第五晶体管T5可以响应于具有第一低电源电压VGL的第一时钟信号CLK1，将第三节点IN3的电压V-IN3从高电平电压H改变为与第一低电源电压VGL对应的第一低电平电压L。同时，第五晶体管T5可以每当第一时钟信号CLK1具有第一低电源电压VGL时而导通，以便将第一低电源电压VGL施加到第三节点IN3。第九晶体管T9可以响应于具有第一低电平电压L的第三节点IN3的电压V-IN3而将第一高电源电压VGH施加到第一输出节点ON1，并且第六晶体管T6可以响应于具有第一低电平电压L的第三节点IN3的电压V-IN3而将第二高电源电压VGH2施加到第二输出节点ON2。
第一时钟信号CLK1可以在第六时间点TP6从第一低电源电压VGL改变为第一高电源电压VGH，并且具有第一高电源电压VGH的第一时钟信号CLK1可以在从第六时间点TP6到第七时间点TP7的周期中被施加。
第二时钟信号CLK2可以在第七时间点TP7从第一高电源电压VGH改变为第一低电源电压VGL，并且具有第一低电源电压VGL的第二时钟信号CLK2可以在从第七时间点TP7到第八时间点TP8的周期中被施加。第二晶体管T2可以响应于具有第一低电平电压L的第三节点IN3的电压V-IN3而导通，并且第三晶体管T3可以响应于具有第一低电平电压L的第二时钟信号CLK2而导通，使得第一高电源电压VGH可以通过第二晶体管T2和第三晶体管T3被施加到第一节点IN1，以便将第一节点IN1的电压V-IN1稳定到与第一高电源电压VGH对应的高电平电压H。另外，第八晶体管T8可以响应于第一低电源电压VGL而导通，使得第二节点IN2的电压V-IN2也可以被稳定到与第一高电源电压VGH对应的高电平电压H。同时，第三晶体管T3可以每当第二时钟信号CLK2具有第一低电源电压VGL时而导通，以便将第一高电源电压VGH施加到第一节点IN1和第二节点IN2。
如上所述，第k级STAGE(k)可以包括：被配置为响应于第一时钟信号CLK1而将输入信号IN(k)传输到第一节点IN1的输入器210、设置在第一节点IN1和第二节点IN2之间的应力减轻器220、被配置为接收第一高电源电压VGH和第二时钟信号CLK2并且响应于第二节点IN2的电压V-IN2经由第一输出节点ON1输出第二时钟信号CLK2作为第k进位信号CR(k)的进位信号输出器240、被配置为接收第二高电源电压VGH2和第三时钟信号CLK3并且响应于第二节点IN2的电压V-IN2经由第二输出节点ON2输出第三时钟信号CLK3作为第k输出信号EB(k)的输出信号输出器245、被配置为响应于第一节点IN1的电压V-IN1而将第一时钟信号CLK1传输到第三节点IN3的保持器250、以及被配置为响应于第一时钟信号CLK1而将第一低电源电压VGL施加到第三节点IN3并且响应于第二时钟信号CLK2而将第一高电源电压VGH施加到第一节点IN1的稳定器260。
这里，由于第一时钟信号CLK1和第二时钟信号CLK2中的每一者在第一高电源电压VGH和第一低电源电压VGL之间切换，并且第三时钟信号CLK3在可变的第二高电源电压VGH2和可变的第二低电源电压VGL2之间切换，因此用于施加偏置电压的扫描驱动器130B可以通过改变第三时钟信号CLK3的第二高电源电压VGH2和/或第三时钟信号CLK3的第二低电源电压VGL2而容易地调整用于将像素电路111中的驱动晶体管的栅极端子的电压直接或间接升压的偏置电压VBIAS。结果是，根据包括用于施加偏置电压的扫描驱动器130B的显示装置100，即使用于驱动显示面板110的面板驱动帧1F的帧速率改变(即，显示面板110的驱动频率改变)，也可以改善驱动晶体管的特性被固定到预定状态中的滞后特性。
图15是示出根据实施例的电子装置的框图。
参照图15，电子装置1000可以包括处理器1010、存储器装置1020、存储装置1030、输入/输出(I/O)装置1040、电源1050和显示装置1060。这里，显示装置1060可以是图1的显示装置100。另外，电子装置1000还可以包括用于与视频卡、声卡、存储器卡、通用串行总线(USB)装置和其他电子装置等通信的多个端口。例如，电子装置1000可以被实现为智能电话、蜂窝电话、视频电话、智能平板、智能手表、平板个人计算机(PC)、汽车导航***、计算机监视器、膝上型计算机和头戴式显示(HMD)装置等。
处理器1010可以执行各种计算功能。在实施例中，处理器1010可以是微处理器、中央处理单元(CPU)和应用处理器(AP)等。处理器1010可以经由地址总线、控制总线和数据总线等耦接到其他组件。此外，处理器1010可以耦接到诸如***组件互连(PCI)总线的扩展总线。
存储器装置1020可以存储用于电子装置1000的操作的数据。例如，存储器装置1020可以包括诸如可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁随机存取存储器(MRAM)装置和铁电随机存取存储器(FRAM)装置等的至少一个非易失性存储器装置和/或诸如动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置和移动DRAM装置等的至少一个易失性存储器装置。
存储装置1030可以包括固态驱动(SSD)装置、硬盘驱动(HDD)装置和CD-ROM装置等。
I/O装置1040可以包括诸如键盘、小键盘、鼠标装置、触摸板和触摸屏等的输入装置以及诸如打印机和扬声器等的输出装置。在一些实施例中，I/O装置1040可以包括显示装置1060。
电源1050可以为电子装置1000的操作提供电力。
显示装置1060可以显示与电子装置1000的视觉信息对应的图像。显示装置1060可以经由总线或其他通信链路连接到其他组件。显示装置1060可以在面板驱动帧的驱动时间是基准驱动时间时执行一个显示扫描操作，并且可以在面板驱动帧的驱动时间大于基准驱动时间时执行一个显示扫描操作和至少一个自扫描操作。这里，显示装置1060可以包括用于施加偏置电压的扫描驱动器，所述扫描驱动器被配置为产生用于将像素电路中的驱动晶体管的栅极端子的电压升压的偏置电压，使得即使用于驱动显示面板的面板驱动帧的帧速率改变(即，显示面板的驱动频率改变)，也可以改善驱动晶体管的特性被固定到预定状态中的滞后特性。因此，根据显示装置1060，即使采用了可变帧速率技术，也可以显示高质量的图像。
在实施例中，用于施加偏置电压的扫描驱动器可以包括第一级至第n级，第一级至第n级被配置为分别向第一像素行至第n像素行输出用于施加偏置电压的第一输出信号至第n输出信号。第一级至第n级之中的第k级可以包括：被配置为响应于第一时钟信号而将输入信号传输到第一节点的输入器、设置在第一节点和第二节点之间的应力减轻器、被配置为接收高电源电压和第二时钟信号并且响应于第二节点的电压经由第一输出节点输出第二时钟信号作为第k进位信号的进位信号输出器、被配置为接收高电源电压和第三时钟信号并且响应于第二节点的电压经由第二输出节点输出第三时钟信号作为第k输出信号的输出信号输出器、被配置为响应于第一节点的电压而将第一时钟信号传输到第三节点的保持器、以及被配置为响应于第一时钟信号而将第一低电源电压施加到第三节点并且响应于第二时钟信号而将高电源电压施加到第一节点的稳定器。这里，第一时钟信号和第二时钟信号中的每一者可以在高电源电压和第一低电源电压之间切换，并且第三时钟信号可以在高电源电压和可调整的第二低电源电压之间切换。
在另一实施例中，用于施加偏置电压的扫描驱动器可以包括第一级至第n级，第一级至第n级被配置为分别向第一像素行至第n像素行输出用于施加偏置电压的第一输出信号至第n输出信号。第一级至第n级可以包括：被配置为响应于第一时钟信号而将输入信号传输到第一节点的输入器、设置在第一节点和第二节点之间的应力减轻器、被配置为接收第一高电源电压和第二时钟信号并且响应于第二节点的电压经由第一输出节点输出第二时钟信号作为第k进位信号的进位信号输出器、被配置为接收第二高电源电压和第三时钟信号并且响应于第二节点的电压经由第二输出节点输出第三时钟信号作为第k输出信号的输出信号输出器、被配置为响应于第一节点的电压而将第一时钟信号传输到第三节点的保持器、以及被配置为响应于第一时钟信号而将第一低电源电压施加到第三节点并且响应于第二时钟信号而将第一高电源电压施加到第一节点的稳定器。这里，第一时钟信号和第二时钟信号中的每一者可以在第一高电源电压和第一低电源电压之间切换，并且第三时钟信号可以在可调整的第二高电源电压和可调整的第二低电源电压之间切换。
由于以上描述了用于施加偏置电压的扫描驱动器的结构和操作，因而将不重复与用于施加偏置电压的扫描驱动器的结构和操作相关的重复描述。
本公开可以被应用于显示装置和包括显示装置的电子装置。例如，本公开可以被应用于蜂窝电话、智能电话、视频电话、智能平板、智能手表、平板PC、汽车导航***、电视机、计算机监视器、膝上型计算机、头戴式显示(HMD)装置、MP3播放器等。
前述内容是对本公开的说明并且不应被解释为限制本公开。尽管已经描述了本公开的若干实施例，但是本领域技术人员将容易理解的是，在实质上不脱离本公开的新颖教导和优点的情况下，可以在实施例中进行许多修改。因此，所有这些修改意图被包括在如权利要求中限定的本公开的范围内。因此，将理解的是，前述内容是对本公开的说明，并且不应被解释为局限于公开的预定实施例，并且可以对本公开的实施例以及其他实施例进行修改。

Claims (25)

1.一种用于施加偏置电压的扫描驱动器，其中，所述扫描驱动器包括：
第一级至第n级，其中，n是2或更大的整数，所述第一级至所述第n级被配置为分别向第一像素行至第n像素行输出用于施加所述偏置电压的第一输出信号至第n输出信号，
其中，第k级包括：
输入器，所述输入器被配置为响应于第一时钟信号将输入信号传输到第一节点；
应力减轻器，所述应力减轻器设置在所述第一节点和第二节点之间；
进位信号输出器，所述进位信号输出器被配置为接收高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；
输出信号输出器，所述输出信号输出器被配置为接收所述高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为第k输出信号；
保持器，所述保持器被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及
稳定器，所述稳定器被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述高电源电压施加到所述第一节点，并且
其中，k是1至n的整数，并且所述第一时钟信号和所述第二时钟信号中的每一者选择性地在所述高电源电压和所述第一低电源电压之间切换，所述第三时钟信号选择性地在所述高电源电压和与所述第一低电源电压不同的第二低电源电压之间切换，并且通过改变所述第二低电源电压来调整所述偏置电压。
2.根据权利要求1所述的扫描驱动器，其中，所述输入信号包括扫描起始信号或前一进位信号。
3.根据权利要求1所述的扫描驱动器，其中，所述输入器包括：
第一晶体管，所述第一晶体管具有被配置为接收所述输入信号的第一端子、连接到所述第一节点的第二端子以及被配置为接收所述第一时钟信号的栅极端子。
4.根据权利要求1所述的扫描驱动器，其中，所述应力减轻器包括：
第八晶体管，所述第八晶体管具有连接到所述第一节点的第一端子、连接到所述第二节点的第二端子以及被配置为接收所述第一低电源电压的栅极端子。
5.根据权利要求1所述的扫描驱动器，其中，所述进位信号输出器包括：
第九晶体管，所述第九晶体管具有被配置为接收所述高电源电压的第一端子、连接到所述第一输出节点的第二端子以及连接到所述第三节点的栅极端子；以及
第十晶体管，所述第十晶体管具有连接到所述第一输出节点的第一端子、被配置为接收所述第二时钟信号的第二端子以及连接到所述第二节点的栅极端子。
6.根据权利要求1所述的扫描驱动器，其中，所述输出信号输出器包括：
第六晶体管，所述第六晶体管具有被配置为接收所述高电源电压的第一端子、连接到所述第二输出节点的第二端子以及连接到所述第三节点的栅极端子；以及
第七晶体管，所述第七晶体管具有连接到所述第二输出节点的第一端子、被配置为接收所述第三时钟信号的第二端子以及连接到所述第二节点的栅极端子。
7.根据权利要求1所述的扫描驱动器，其中，所述保持器包括：
第四晶体管，所述第四晶体管具有连接到所述第三节点的第一端子、被配置为接收所述第一时钟信号的第二端子以及连接到所述第一节点的栅极端子。
8.根据权利要求1所述的扫描驱动器，其中，所述稳定器包括：
第二晶体管，所述第二晶体管具有被配置为接收所述高电源电压的第一端子、第二端子以及连接到所述第三节点的栅极端子；
第三晶体管，所述第三晶体管具有连接到所述第二晶体管的所述第二端子的第一端子、连接到所述第一节点的第二端子以及被配置为接收所述第二时钟信号的栅极端子；
第一电容器，所述第一电容器具有被配置为接收所述高电源电压的第一端子以及连接到所述第三节点的第二端子；以及
第五晶体管，所述第五晶体管具有连接到所述第三节点的第一端子、被配置为接收所述第一低电源电压的第二端子以及被配置为接收所述第一时钟信号的栅极端子。
9.根据权利要求1所述的扫描驱动器，其中，所述扫描驱动器还包括：
自举器，所述自举器设置在所述第二节点和所述第一输出节点之间。
10.根据权利要求9所述的扫描驱动器，其中，所述自举器包括：
第二电容器，所述第二电容器具有连接到所述第二节点的第一端子以及连接到所述第一输出节点的第二端子。
11.一种用于施加偏置电压的扫描驱动器，其中，所述扫描驱动器包括：
第一级至第n级，其中，n是2或更大的整数，所述第一级至所述第n级被配置为分别向第一像素行至第n像素行输出用于施加所述偏置电压的第一输出信号至第n输出信号，
其中，第k级包括：
输入器，所述输入器被配置为响应于第一时钟信号将输入信号传输到第一节点；
应力减轻器，所述应力减轻器设置在所述第一节点和第二节点之间；
进位信号输出器，所述进位信号输出器被配置为接收第一高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；
输出信号输出器，所述输出信号输出器被配置为接收与所述第一高电源电压不同的第二高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为第k输出信号；
保持器，所述保持器被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及
稳定器，所述稳定器被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述第一高电源电压施加到所述第一节点，并且
其中，k是1至n的整数，并且所述第一时钟信号和所述第二时钟信号中的每一者选择性地在所述第一高电源电压和所述第一低电源电压之间切换，所述第三时钟信号选择性地在所述第二高电源电压和与所述第一低电源电压不同的第二低电源电压之间切换，并且通过改变所述第二高电源电压和所述第二低电源电压中的至少一者或者通过同时改变所述第二高电源电压和所述第二低电源电压来调整所述偏置电压。
12.根据权利要求11所述的扫描驱动器，其中，所述输入信号包括扫描起始信号或前一进位信号。
13.根据权利要求11所述的扫描驱动器，其中，所述输入器包括：
第一晶体管，所述第一晶体管具有被配置为接收所述输入信号的第一端子、连接到所述第一节点的第二端子以及被配置为接收所述第一时钟信号的栅极端子。
14.根据权利要求11所述的扫描驱动器，其中，所述应力减轻器包括：
第八晶体管，所述第八晶体管具有连接到所述第一节点的第一端子、连接到所述第二节点的第二端子以及被配置为接收所述第一低电源电压的栅极端子。
15.根据权利要求11所述的扫描驱动器，其中，所述进位信号输出器包括：
第九晶体管，所述第九晶体管具有被配置为接收所述第一高电源电压的第一端子、连接到所述第一输出节点的第二端子以及连接到所述第三节点的栅极端子；以及
第十晶体管，所述第十晶体管具有连接到所述第一输出节点的第一端子、被配置为接收所述第二时钟信号的第二端子以及连接到所述第二节点的栅极端子。
16.根据权利要求11所述的扫描驱动器，其中，所述输出信号输出器包括：
第六晶体管，所述第六晶体管具有被配置为接收所述第二高电源电压的第一端子、连接到所述第二输出节点的第二端子以及连接到所述第三节点的栅极端子；以及
第七晶体管，所述第七晶体管具有连接到所述第二输出节点的第一端子、被配置为接收所述第三时钟信号的第二端子以及连接到所述第二节点的栅极端子。
17.根据权利要求11所述的扫描驱动器，其中，所述保持器包括：
第四晶体管，所述第四晶体管包括连接到所述第三节点的第一端子、被配置为接收所述第一时钟信号的第二端子以及连接到所述第一节点的栅极端子。
18.根据权利要求11所述的扫描驱动器，其中，所述稳定器包括：
第二晶体管，所述第二晶体管具有被配置为接收所述第一高电源电压的第一端子、第二端子以及连接到所述第三节点的栅极端子；
第三晶体管，所述第三晶体管具有连接到所述第二晶体管的所述第二端子的第一端子、连接到所述第一节点的第二端子以及被配置为接收所述第二时钟信号的栅极端子；
第一电容器，所述第一电容器具有被配置为接收所述第一高电源电压的第一端子以及连接到所述第三节点的第二端子；以及
第五晶体管，所述第五晶体管具有连接到所述第三节点的第一端子、被配置为接收所述第一低电源电压的第二端子以及被配置为接收所述第一时钟信号的栅极端子。
19.根据权利要求11所述的扫描驱动器，其中，所述扫描驱动器还包括：
自举器，所述自举器设置在所述第二节点和所述第一输出节点之间。
20.根据权利要求19所述的扫描驱动器，其中，所述自举器包括：
第二电容器，所述第二电容器具有连接到所述第二节点的第一端子以及连接到所述第一输出节点的第二端子。
21.一种显示装置，其中，所述显示装置包括：
显示面板，所述显示面板包括第一像素行至第n像素行，其中，n是2或更大的整数，所述第一像素行至所述第n像素行包括像素电路，所述像素电路具有经由升压电容器将偏置电压施加到驱动晶体管的栅极端子的结构；
显示面板驱动器，所述显示面板驱动器被配置为驱动所述显示面板；以及
用于施加偏置电压的扫描驱动器，所述扫描驱动器包括第一级至第n级，所述第一级至所述第n级被配置为分别向所述第一像素行至所述第n像素行输出用于施加所述偏置电压的第一输出信号至第n输出信号，
其中，所述偏置电压与第k输出信号的高电平电压和低电平电压之间的差对应，其中，k是1至n的整数，并且通过改变所述高电平电压和所述低电平电压中的至少一者或者通过同时改变所述高电平电压和所述低电平电压来调整所述偏置电压。
22.根据权利要求21所述的显示装置，其中，第k级包括：
输入器，所述输入器被配置为响应于第一时钟信号将输入信号传输到第一节点；
应力减轻器，所述应力减轻器设置在所述第一节点和第二节点之间；
进位信号输出器，所述进位信号输出器被配置为接收高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；
输出信号输出器，所述输出信号输出器被配置为接收所述高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为所述第k输出信号；
保持器，所述保持器被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及
稳定器，所述稳定器被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述高电源电压施加到所述第一节点，并且
其中，所述第一时钟信号和所述第二时钟信号中的每一者在所述高电源电压和所述第一低电源电压之间切换，所述第三时钟信号在所述高电源电压和与所述第一低电源电压不同的第二低电源电压之间切换，并且通过改变所述第二低电源电压来调整所述偏置电压。
23.根据权利要求22所述的显示装置，其中，所述输入信号包括扫描起始信号或前一进位信号。
24.根据权利要求21所述的显示装置，其中，第k级包括：
输入器，所述输入器被配置为响应于第一时钟信号将输入信号传输到第一节点；
应力减轻器，所述应力减轻器设置在所述第一节点和第二节点之间；
进位信号输出器，所述进位信号输出器被配置为接收第一高电源电压和第二时钟信号，并且响应于所述第二节点的电压经由第一输出节点输出所述第二时钟信号作为第k进位信号；
输出信号输出器，所述输出信号输出器被配置为接收与所述第一高电源电压不同的第二高电源电压和第三时钟信号，并且响应于所述第二节点的所述电压经由第二输出节点输出所述第三时钟信号作为所述第k输出信号；
保持器，所述保持器被配置为响应于所述第一节点的电压将所述第一时钟信号传输到第三节点；以及
稳定器，所述稳定器被配置为响应于所述第一时钟信号将第一低电源电压施加到所述第三节点，并且响应于所述第二时钟信号将所述第一高电源电压施加到所述第一节点，并且
其中，所述第一时钟信号和所述第二时钟信号中的每一者在所述第一高电源电压和所述第一低电源电压之间切换，所述第三时钟信号在所述第二高电源电压和与所述第一低电源电压不同的第二低电源电压之间切换，并且通过改变所述第二高电源电压和所述第二低电源电压中的至少一者或者通过同时改变所述第二高电源电压和所述第二低电源电压来调整所述偏置电压。
25.根据权利要求24所述的显示装置，其中，所述输入信号包括扫描起始信号或前一进位信号。
CN202310765274.9A 2022-07-14 2023-06-27 用于施加偏置电压的扫描驱动器和显示装置 Pending CN117409697A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0087172 2022-07-14
KR1020220087172A KR20240010635A (ko) 2022-07-14 2022-07-14 바이어스 전압 인가용 스캔 드라이버 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN117409697A true CN117409697A (zh) 2024-01-16

Family

ID=89495128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310765274.9A Pending CN117409697A (zh) 2022-07-14 2023-06-27 用于施加偏置电压的扫描驱动器和显示装置

Country Status (3)

Country Link
US (1) US11996054B2 (zh)
KR (1) KR20240010635A (zh)
CN (1) CN117409697A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102024116B1 (ko) 2012-03-22 2019-11-15 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 이용한 표시 장치
KR101992889B1 (ko) 2012-08-08 2019-06-25 엘지디스플레이 주식회사 쉬프트 레지스터
KR102634178B1 (ko) 2016-11-25 2024-02-07 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102593458B1 (ko) 2016-12-20 2023-10-25 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
KR102645899B1 (ko) * 2017-02-15 2024-03-11 삼성디스플레이 주식회사 표시 장치
KR20210078622A (ko) * 2019-12-18 2021-06-29 삼성디스플레이 주식회사 스캔 드라이버 및 표시 장치

Also Published As

Publication number Publication date
US11996054B2 (en) 2024-05-28
US20240021165A1 (en) 2024-01-18
KR20240010635A (ko) 2024-01-24

Similar Documents

Publication Publication Date Title
US11462169B2 (en) Pixel and related organic light emitting diode display device
US11594179B2 (en) Pixel circuit and method for improving image quality at low driving frequency
US11393399B2 (en) Pixel circuit and display device including the same
US20230186856A1 (en) Display panel of an organic light emitting diode display device, and organic light emitting diode display device
CN112771602A (zh) 显示装置
KR20160128545A (ko) 유기 발광 표시 장치 및 그 구동 방법
US10650738B2 (en) Pixel circuit and organic light emitting display device including the pixel circuit
KR20210107934A (ko) 유기발광 디스플레이 장치 및 이의 구동 방법 장치 및 이를 포함하는 디스플레이 시스템
US11670232B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
KR102492365B1 (ko) 유기 발광 표시 장치
US11678542B2 (en) Pixel of an organic light emitting diode display device, and organic light emitting diode display device
US11244629B2 (en) Scan driver and display device
US11462170B2 (en) Scan driver and display device
CN115394238A (zh) 显示装置
CN117409697A (zh) 用于施加偏置电压的扫描驱动器和显示装置
KR20200123334A (ko) 화소 구동 장치 및 이를 포함하는 표시 장치
CN220604307U (zh) 像素电路和包括该像素电路的显示装置
EP4325475A1 (en) Gate driver and display device having the same
CN217588401U (zh) 像素和包括像素的显示装置
US20240144881A1 (en) Display apparatus, method of driving the same and electronic apparatus including the same
KR20240006136A (ko) 표시 장치
KR20240065462A (ko) 표시 장치 및 이의 구동 방법
CN116978323A (zh) 像素电路以及包括其的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication