CN117373935A - 封装方法及封装体 - Google Patents

封装方法及封装体 Download PDF

Info

Publication number
CN117373935A
CN117373935A CN202311426675.8A CN202311426675A CN117373935A CN 117373935 A CN117373935 A CN 117373935A CN 202311426675 A CN202311426675 A CN 202311426675A CN 117373935 A CN117373935 A CN 117373935A
Authority
CN
China
Prior art keywords
component
metal layer
groove
plate
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311426675.8A
Other languages
English (en)
Inventor
李俞虹
宋关强
李天海
梁兑坚
王红昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sky Chip Interconnection Technology Co Ltd
Original Assignee
Sky Chip Interconnection Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sky Chip Interconnection Technology Co Ltd filed Critical Sky Chip Interconnection Technology Co Ltd
Priority to CN202311426675.8A priority Critical patent/CN117373935A/zh
Publication of CN117373935A publication Critical patent/CN117373935A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本申请公开了一种封装方法及封装体，包括：制作框架，通过黏性板将第一元器件与第二元器件分别定位在第一容置槽与第二容置槽内，并去除黏性板；其中，去除黏性板的一面形成有第一金属层；制作第一金属化孔与第二金属化孔；并在制作第一金属化孔的一面形成第二金属层，其中，第一元器件上位于第一表面的引脚与第二元器件上位于与第一表面相对的第二表面的引脚通过第一金属化孔、第二金属层、第二金属化孔及导电基板实现导通。上述，相较于传统引线互联方案，电器连接路径更短，提高了信号传输效率，且内阻更小，利于封装产品的散热；另一方面，封装时不需要通过导电基岛来贴装元器件，避免了基岛的尺寸限制，能兼容大尺寸元器件的封装。

Description

封装方法及封装体
技术领域
本申请涉及器件封装的技术领域，特别是涉及一种封装方法及封装体。
背景技术
封装，指的是将多个互相电连接的元器件通过塑封层一起进行塑封，并将电路引脚引出塑封层外，以便与其它器件连接。封装起着安装、固定、密封、保护元器件及增强电热性能等方面的作用。
其中，封装体内元器件的电气连接，会影响封装产品的信号传输效率，电气连接还会影响到封装产品的内阻大小，内阻越大，封装产品的发热越严重，不利于封装产品的散热；另一方面，现有的封装需要先将元器件贴装在导电基岛上，受导电基岛尺寸的限制，难以兼容大尺寸元器件的封装。
因此，改善封装产品内元器件的电气连接，使其具有更高的信号传输效率，减小其封装内阻，同时能兼容大尺寸元器件的封装，是封装产品的发展趋势。
发明内容
本申请主要解决的技术问题是提供一种封装方法及封装体，以提高封装产品的信号传输效率，减小其封装内阻，同时能兼容大尺寸元器件的封装。
为解决上述技术问题，本申请采用的第一个技术方案是提供一种封装方法及封装体，该封装方法包括：制作框架，所述框架包括导电基板及可剥离层叠设置的黏性板，所述导电基板上开设有至少第一容置槽与第二容置槽；获取至少第一元器件与第二元器件，通过黏性载板将所述第一元器件与所述第二元器件分别定位在所述第一容置槽与所述第二容置槽内；进行塑封处理形成塑封体以固定所述第一元器件与所述第二元器件，并去除所述黏性板；其中，去除所述黏性板的一面形成有第一金属层；在所述塑封体上对应所述第一元器件与所述第二元器件的引脚区域制作第一金属化孔，在所述第一元器件与所述第二元器件之间的所述导电基板区域制作第二金属化孔；并在制作所述第一金属化孔的一面形成第二金属层，其中，所述第一元器件上位于第一表面的引脚与所述第二元器件上位于与所述第一表面相对的第二表面的引脚通过第一金属化孔、第二金属层、所述第二金属化孔及导电基板实现导通。
在一种可能的实施方式中，所述制作框架的步骤，具体包括：所述导电基板为金属板，在所述金属板上开设至少第一通槽与第二通槽，并在所述金属板一面粘附黏性板；或，所述导电基板为双面覆铜板，在所述双面覆铜板上开设至少所述第一通槽与所述第二通槽，并对所述第一通槽与所述第二通槽进行槽壁金属化处理，以使所述双面覆铜板两面的铜层导通，并在所述双面覆铜板一面粘附黏性板。
在一种可能的实施方式中，所述去除所述黏性板的一面形成有第一金属层的步骤，具体包括：获取到的所述第一元器件与所述第二元器件的一面制作有金属介质，将所述第一元器件与所述第二元器件的所述金属介质一面定位在槽内；去除所述黏性板后，所述金属介质形成所述第一金属层；或，将所述第一元器件与所述第二元器件直接定位在所述槽内，去除所述黏性板后，在去除所述黏性板的一面图形制作以形成所述第一金属层。
在一种可能的实施方式中，所述塑封处理的步骤，具体包括：在所述框架一面进行塑封，所述塑封体填充满所述第一容置槽与所述第二容置槽并覆盖所述框架背向所述黏性板的一面。
在一种可能的实施方式中，所述制作第一金属化孔、制作第二金属化孔及形成第二金属层的步骤，具体包括：在背向所述第一金属层的一面的所述塑封体上对应所述第一元器件与所述第二元器件的引脚区域制作第一盲孔，在所述第一元器件与所述第二元器件之间的所述导电基板区域制作第二盲孔；进行沉铜、电镀处理，以金属化所述第一盲孔与所述第二盲孔，并形成所述第二金属层。
在一种可能的实施方式中，所述塑封处理的步骤，具体包括：使塑封体填充满所述第一容置槽与所述第二容置槽并覆盖所述框架的两面。在一种可能的实施方式中，所述制作第一金属化孔，制作第二金属化孔及形成第二金属层的步骤，具体包括：在位于所述框架两面的所述塑封体上对应所述第一元器件与所述第二元器件的引脚区域分别制作第一盲孔，在所述第一元器件与所述第二元器件之间的所述导电基板区域的两面均制作第二盲孔；进行沉铜、电镀处理，以金属化所述第一盲孔与所述第二盲孔，并在所述框架两面均形成所述第二金属层。
在一种可能的实施方式中，还包括：在所述第二金属层一面制作阻焊层。
在一种可能的实施方式中，开设的所述第一容置槽与所述第二容置槽为多组，各组所述第一容置槽与所述第二容置槽相邻设置；所述封装方法还包括：对板件进行切割，以得到单个封装产品，各封装产品内均封装有所述第一元器件与所述第二元器件。
为解决上述技术问题，本申请采用的第二个技术方案是提供一种封装体，该封装体由上述描述的封装方法制作而成。
本申请的有益效果是：区别于现有技术，本申请提供一种封装方法及封装体，该封装方法包括：制作框架，框架包括导电基板及可剥离层叠设置的黏性板，导电基板上开设有至少第一容置槽与第二容置槽；获取至少第一元器件与第二元器件，通过黏性载板将第一元器件与第二元器件分别定位在第一容置槽与第二容置槽内，进行塑封处理形成塑封体，并去除黏性板；其中，去除黏性板的一面形成有第一金属层；在塑封体上对应第一元器件与第二元器件的引脚区域制作第一金属化孔，在第一元器件与第二元器件之间的导电基板区域制作第二金属化孔；并在制作第一金属化孔的一面形成第二金属层，其中，第一元器件上位于第一表面的引脚与第二元器件上位于与第一表面相对的第二表面的引脚通过第一金属化孔、第二金属层、第二金属化孔及导电基板实现导通。上述封装方法，利用定位元器件的导电框架作为传输介质，并形成金属孔铜和金属层来使两元器件两面的引脚实现互联，相较于传统引线互联方案，电器连接路径更短，提高了信号传输效率，且内阻更小，利于封装产品的散热，另一方面，通过在框架上形成槽来定位元器件，再在元器件一面形成第一金属层，避免利用基岛来定位元器件时，基岛尺寸大小限制大尺寸元器件封装的问题。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请封装方法第一实施方式的流程示意图；
图2是图1封装方法对应的半桥电路结构示意图；
图3a是S11后板材结构示意图；
图3b是S12后板材结构示意图；
图3c是S13后板材结构示意图；
图3d是S14后板材结构示意图；
图3e是S15后板材结构示意图；
图3f是S16后板材结构示意图；
图4是本申请封装方法第二实施方式的流程示意图；
图5a是S21后板材结构示意图；
图5b是S22后板材结构示意图；
图5c是S23后板材结构示意图；
图5d是S24后板材结构示意图；
图5e是S25后板材结构示意图；
图5f是S26后板材结构示意图；
其中，110/210、框架；111/211、导电基板；112/212、黏性板；121/221、第一元器件；122/222、第二元器件；123/223、金属介质；131/231、塑封体；141/241、第一金属层；142/242、第二金属层；151/251、第一金属化孔；152/252、第二金属化孔；132/232、阻焊层；V、固定电压源；out、输出端子。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，均属于本申请保护的范围。
在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上文清楚地表示其他含义，“多种”一般包含至少两种，但是不排除包含至少一种的情况。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
应当理解，本文中使用的术语“包括”、“包含”或者其他任何变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
封装产品不断朝更高的传输效率、更小的封装内阻发展，传统的封装方式已无法满足更高传输效率与更小封装内阻的发展需求。
基于上述问题，本申请提出了一种封装方法及封装体，通过在元器件之间的框架区域制作金属化孔，利用框架、金属化孔、金属层实现元器件两面的引脚的互联，提高了信号传输效率，减小了封装内阻。
下面结合附图和实施例对本申请提供的一种封装方法及封装体进行详细描述。
本申请提供了一种封装方法。请参阅图1至图2，图1是本申请封装方法第一实施方式的流程示意图；图2是图1封装方法对应的半桥电路结构示意图。在一个具体的实施例中，本申请的封装方法包括：
S11：制作框架，框架包括导电基板及可剥离层叠设置的黏性板，导电基板上开设有至少第一容置槽与第二容置槽。
结合参阅图3a，图3a是S11后板材结构示意图。
具体地，黏性板112用于暂时定位和承载元器件，第一容置槽与第二容置槽具体为通槽，其形成可以通过铣刀切割、激光开槽能方式进行制作，具体不作限定。其中，制作的槽的数量不作具体限定，本实施例中，仅示意有两第一容置槽与第二容置槽，在一些其他实施例中，导电基板111上还能开设有三个、四个等其他数目的第一容置槽与第二容置槽，具体不作限定。
进一步地，黏性板112具体可以为表面附着带粘性的聚酯薄膜、带粘性的聚乙烯薄膜、带粘性的聚丙烯薄膜等粘性膜的板材。
进一步地，在一具体实施方式中，制作框架110的步骤包括：导电基板111为金属板，在金属板上开设至少第一通槽与第二通槽，并在金属板一面粘附黏性板112。其中，在金属板一面粘附黏性板112的步骤可以包括：在金属板任意一面粘附黏性板112，使黏性板112覆盖住第一通槽一面的开口与第二通槽一面的开口，以使黏性板112能将元器件定位在槽内。
在一些其他实施例中，导电基板111也能为双面覆铜板，制作框架110的步骤还能包括：制作双面覆铜板，在双面覆铜板上开设至少第一通槽与第二通槽，并对第一通槽与第二通槽进行槽壁金属化处理，以使双面覆铜板两面的铜层导通，并在双面覆铜板一面粘附黏性板112。其中，制作双面覆铜板可以获取到介质层，在介质层两面层压铜层，或通过沉铜、电镀在介质层两面制作铜层。其中，第一元器件121与第二元器件122不同面的引脚还需要由两元器件之间的导电基板111进行导通，因此，当导电基板111为双面覆铜板时，在双面覆铜板上开设第一通槽与第二通槽后，还需要对第一通槽与第二通槽进行槽壁金属化处理，槽壁金属化的步骤可以为沉铜、电镀，具体不作限定。
S12：获取至少第一元器件与第二元器件，通过黏性载板将第一元器件与第二元器件分别定位在第一容置槽与第二容置槽内。
结合参阅图3b，图3b是S12后板材结构示意图。
具体地，本实施方式为半桥电路结构体的封装，第一元器件121具体为第一mos晶体管，第二元器件122具体为第二mos晶体管。根据mos晶体管的尺寸，设计导电基板111的厚度至少为100微米。例如100微米、110微米、130微米、150微米等，具体不作限定。在一些其他实施方式中，第一元器件121与第二元器件122也可以为其他器件，导电基板111的厚度可以根据第一元器件121与第二元器件122的尺寸进行调整，具体不作限定。
S13：进行塑封处理形成塑封体以固定第一元器件与第二元器件，并去除黏性板；其中，去除黏性板的一面形成有第一金属层。
结合参阅图3c，图3c是S13后板材结构示意图。
塑封的材质具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪类、陶瓷基类中的一种或多种。其具体材质在此不做限定。塑封的目的是将元器件固定在槽内，并起到保护元器件的作用。
在本实施方式中，S13具体包括：在框架110一面进行塑封，塑封体131填充满第一容置槽与第二容置槽并覆盖框架110背向黏性板112的一面。
其中，去除黏性板112的一面形成有第一金属层141。第一金属层141用于引出第一元器件121与第二元器件122一面的引脚。在本实施例中，第一元器件121与第二元器件122直接定位在槽内，去除黏性板112后，在去除黏性板112的一面图形制作以形成第一金属层141。具体地，图形制作的步骤具体可以为压感光膜、图形曝光、显影、蚀刻后进行电镀以形成第一金属层141。
在另外一些实施例中，在步骤S12中获取到的第一元器件121与第二元器件122的一面制作有金属介质123，将第一元器件121与第二元器件122的金属介质123一面定位在槽内，去除黏性板112后，金属介质123形成第一金属层141。具体地，该实施方式通过提前在第一元器件121与第二元器件122一面制作金属介质123，使得第一元器件121与第二元器件122在定位在槽内后，金属介质123直接与导电基板111在第一元器件121与第二元器件122一面形成第一金属层141，不需要在定位元器件后进行图形制作形成第一金属层141，省去了图形制作的步骤，简化了流程，其中，可以通过银浆、导电胶等将金属介质123连接在元器件的一面。其中，本实施方式中，金属介质123的提前制作，不需要在元器件一面图形制作第一金属层141，因此，在一些实施例中，在将第一元器件121与第二元器件122的金属介质123一面定位在槽内后，也可以省去去除黏性板112的步骤，使黏性板112在封装产品中起到支撑，提高强度的作用。
另一方面，本实施方式中，通过在框架110上形成容置槽，利用容置槽来定位元器件，再在元器件一面形成第一金属层，上述，避免了通过基岛来贴装元器件时基岛的大小对待封装元器件的尺寸的限制，使得本实施方式的封装方法能兼容对大尺寸元器件的封装。
S14：在塑封体上对应第一元器件与第二元器件的引脚区域制作第一金属化孔，在第一元器件与第二元器件之间的导电基板区域制作第二金属化孔；并在制作第一金属化孔的一面形成第二金属层，其中，第一元器件上位于第一表面的引脚与第二元器件上位于与第一表面相对的第二表面的引脚通过第一金属化孔、第二金属层、第二金属化孔及导电基板实现导通。
结合参阅图3d，图3d是S14后板材结构示意图。
制作第一金属化孔151的目的是将第一元器件121与第二元器件122的引脚引出至第二金属层142上，制作第二金属化孔152的目的是使第二金属层142与导电基板111导通，从而使得第一元器件121上位于第一表面的引脚能与第二元器件122上位于与第一表面相对的第二表面的引脚通过第一金属层141、第二金属层142、第二金属化孔152及导电基板111实现导通。该导通方式，相较于引线互联的方案，导通路径更短，从而能提高信号传输效率，且金属层、金属化孔、导电基板111的导通截面大于引线连接的导通截面，导通路径的阻值更小，封装产品的产生的热量更小，改善了封装产品的散热。
在本实施方式中，在背向第一金属层141的一面的塑封体131上对应第一元器件121与第二元器件122的引脚区域制作第一盲孔，在第一元器件121与第二元器件122之间的导电基板111区域制作第二盲孔。进行沉铜、电镀处理，以金属化第一盲孔与第二盲孔，并形成第二金属层142。
在本实施例中，为半桥电路结构体的封装，第一元器件121与第二元器件122具体为第一mos晶体管和第二mos晶体管，第一mos晶体管组成第一开关电路，第二mos晶体管组成第二开关电路，第一开关电路串联第二开关电路，串联后连接在固定电压源V上，第二开关电路的另一端接地，第一mos晶体管的源极端子连接第二mos晶体管的漏极端子来实现第一开关电路串联第二开关电路，另外，第一mos晶体管的源极端子与第二mos晶体管的漏极端子还连接半桥电路的输出端子out。另外，半桥电路中可以包括一个或多个无源器件，在本实施例中，半桥电路还包括无源器件例如电阻器、无源二极管。其中，第一开关电路与第二开关电路上还各自设置有起驱动作用的波形发生器。上述，半桥电路可以被配置为功率转换器，例如AC到AC、AC到DC、DC到DC。通过使第一开关电路与第二开关电路在导通和关断状态之间循环来实现功率转换。其中，波形发生器用于使第一开关电路与第二开关电路在导通与关断状态之间循环。
S15：在第二金属层一面制作阻焊层。
结合参阅图3e，图3e是S15后板材结构示意图。
在本实施方式中，第一元器件121与第二元器件122两面的引脚都引出至第一金属层141，第一金属层141形成焊盘层，封装产品的第一金属层141连接负载。阻焊层132起到绝缘保护的作用，在一些实施例中，在制作阻焊层132前，在第二金属层142一面先制作塑封层，以进一步起到绝缘保护的作用。
S16：对板件进行切割，以得到单个封装产品，各封装产品内均封装有第一元器件与第二元器件。
结合参阅图3f，图3f是S16后板材结构示意图。
具体地，导电基板111上开设有若干第一容置槽与若干第二容置槽，同时对多个封装产品的第一元器件121与第二元器件122进行封装，得到母板板件后，对板件进行切割，则可以得到若干单个的封装产品。
区别于现有技术，本申请的封装方法，利用定位元器件的导电框架110作为传输介质，并形成金属孔铜和金属层来使两元器件两面的引脚实现互联，相较于传统引线互联方案，电器连接路径更短，提高了信号传输效率，且内阻更小，利于封装产品的散热。另一方面，通过在框架110上形成槽来定位元器件，避免利用基岛来定位元器件时，基岛尺寸大小限制大尺寸元器件封装的问题。
请参阅图4，图4是本申请封装方法第二实施方式的流程示意图。在另一实施方式中，本申请的封装方法包括：
S21：制作框架，框架包括导电基板及可剥离层叠设置的黏性板，导电基板上开设有至少第一容置槽与第二容置槽。
该步骤具体请参阅S11，在此不作赘述。
S22：获取至少第一元器件与第二元器件，通过黏性载板将第一元器件与第二元器件分别定位在第一容置槽与第二容置槽内。
具体地，本实施方式为半桥电路结构体的封装，第一元器件221具体为第一mos晶体管，第二元器件222具体为第二mos晶体管。根据mos晶体管的尺寸，设计导电基板211的厚度至少为100微米。例如100微米、110微米、130微米、150微米等，具体不作限定。在一些其他实施方式中，第一元器件221与第二元器件222也可以为其他器件，导电基板211的厚度可以根据第一元器件221与第二元器件222的尺寸进行调整，具体不作限定。
S23：进行塑封，使塑封体填充满第一容置槽与第二容置槽并覆盖框架的两面，塑封时，去除黏性板，去除黏性板的一面形成有第一金属层。
具体地，与第一实施方式不同，在本实施方式中，在塑封时，同时去除黏性板212，使塑封体231填充满第一容置槽与第二容置槽并覆盖框架210的两面，该步骤的目的是使板材的第一金属层241一面也形成塑封体231，使得能后续在第一金属层241一面制作金属化孔来在板材的两面均制作第二金属层242。
其中，塑封的材质具体可以包括环氧树脂类、聚酰亚胺类、双马来酰亚胺三嗪类、陶瓷基类中的一种或多种。其具体材质在此不做限定。塑封的目的是将元器件固定在槽内，并起到保护元器件的作用。
另外，在本实方式中，可以获取到的第一元器件221与第二元器件222的一面制作有金属介质223，将第一元器件221与第二元器件222的金属介质223一面定位在槽内，去除黏性板212后，金属介质223形成第一金属层241，并制作塑封体231，塑封体231覆盖第一金属层241以及板材的另一面。在另外一些实施例中，获取到的第一元器件221与第二元器件222也能未制作有金属介质223，在将第一元器件221与第二元器件222直接定位在槽内，去除黏性板212后，在去除黏性板212的一面图形制作以形成第一金属层241。其中，图形制作的步骤具体可以为压感光膜、图形曝光，显影、蚀刻后进行电镀以形成第一金属层241。在形成第一金属层241后，进行塑封，使塑封体231覆盖第一金属层241以及板材背向第一金属层241的一面。
S24：在位于框架两面的塑封体上对应第一元器件与第二元器件的引脚区域分别制作第一盲孔，在第一元器件与第二元器件之间的导电基板区域的两面均制作第二盲孔；进行沉铜、电镀处理，以金属化第一盲孔与第二盲孔，并在框架两面均形成第二金属层；第一元器件上位于第一表面的引脚与第二元器件上与第一表面相对的第二表面的引脚通过第一金属化孔、第二金属层、第二金属化孔及导电基板实现导通。
与第一实施例所不同，在本实施例中，塑封体231覆盖板材的两面，制作在元器件两面的塑封体231均制作第一金属化孔251，以将第一元器件221与第二元器件222两面的引脚引出至两面的第二金属层242上，在两面制作第二金属化孔252的目的是使两面的第二金属层242与导电基板211导通，使得元器件背向第一金属层241一面的引脚通过第一金属化孔251、第二金属层242、第二金属化孔252、导电基板211引出至元器件制作有第一金属层241一面的第二金属层242上，上述使得元器件两面的引脚均引出至元器件在第一金属层241一面制作的第二金属层242上，与本申请第一实施方式所不同，在第一实施方式中，元器件两面的引脚均引出至第一金属层241，第一金属层241为裸露的焊盘层来连接负载，在本实施方式中，在第一金属层241一面再制作第二金属层242，使得元器件第二金属层242形成焊盘层，元器件两面的引脚引出至第一金属层241一面的第二金属层242上，第二金属层242作为焊盘层来连接负载，其中，相较于第一实施方式在，本实施方式中焊盘层不是直接位于元器件一面的金属层图形制作而成，而是额外再制作第二金属层242来图形形成焊盘层，图形时不会对元器件造成损害风险，且焊盘层独立于导电基板211制作，焊盘层不与导电基板211直接接触连接，以可图形制作出的独立焊盘数量更多，以满足能将元器件两面的引脚至裸露的焊盘层上。
S25：在背向第一金属层一面的第二金属层制作阻焊层。
具体地，第一元器件221与第二元器件222两面均制作有第二金属层242，面向第一金属层241的第二金属层242形成焊盘层，背向第一金属层241的第二金属层242作为中间层以引出元器件的引脚，在该作为中间层的第二金属层242上制作阻焊层232以起到绝缘保护的作用，在一些实施例中，在制作阻焊层232前，在该第二金属层242一面先制作塑封层，以进一步起到绝缘保护的作用。
S26：对板件进行切割，以得到单个封装产品，各封装产品内均封装有第一元器件与第二元器件。
具体地，导电基板211上开设有若干第一容置槽与若干第二容置槽，同时对多个封装产品的第一元器件221与第二元器件222进行封装，得到母板板件后，对板件进行切割，则可以得到若干单个的封装产品。
区别于现有技术，本申请的封装方法，利用定位元器件的导电框架作为传输介质，并形成金属孔铜和金属层来使两元器件两面的引脚实现互联，相较于传统引线互联方案，电器连接路径更短，提高了信号传输效率，且内阻更小，利于封装产品的散热。
对应地，本申请还提出一种封装体，该封装体由上述任意实施例描述的封装方法封装制作而成。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效原理变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种封装方法，其特征在于，包括：
制作框架，所述框架包括导电基板及可剥离层叠设置的黏性板，所述导电基板上开设有至少第一容置槽与第二容置槽；
获取至少第一元器件与第二元器件，通过黏性载板将所述第一元器件与所述第二元器件分别定位在所述第一容置槽与所述第二容置槽内；
进行塑封处理形成塑封体以固定所述第一元器件与所述第二元器件，并去除所述黏性板；其中，去除所述黏性板的一面形成有第一金属层；
在所述塑封体上对应所述第一元器件与所述第二元器件的引脚区域制作第一金属化孔，在所述第一元器件与所述第二元器件之间的所述导电基板区域制作第二金属化孔；并在制作所述第一金属化孔的一面形成第二金属层，其中，所述第一元器件上位于第一表面的引脚与所述第二元器件上位于与所述第一表面相对的第二表面的引脚通过第一金属化孔、第二金属层、所述第二金属化孔及导电基板实现导通。
2.根据权利要求1所述的封装方法，其特征在于，所述制作框架的步骤，具体包括：
所述导电基板为金属板，在所述金属板上开设至少第一通槽与第二通槽，并在所述金属板一面粘附黏性板；
或，所述导电基板为双面覆铜板，在所述双面覆铜板上开设至少所述第一通槽与所述第二通槽，并对所述第一通槽与所述第二通槽进行槽壁金属化处理，以使所述双面覆铜板两面的铜层导通，并在所述双面覆铜板一面粘附黏性板。
3.根据权利要求1所述的封装方法，其特征在于，所述去除所述黏性板的一面形成有第一金属层的步骤，具体包括：
获取到的所述第一元器件与所述第二元器件的一面制作有金属介质，将所述第一元器件与所述第二元器件的所述金属介质一面定位在槽内；去除所述黏性板后，所述金属介质形成所述第一金属层；
或，将所述第一元器件与所述第二元器件直接定位在所述槽内，去除所述黏性板后，在去除所述黏性板的一面图形制作以形成所述第一金属层。
4.根据权利要求1所述的封装方法，其特征在于，所述塑封处理的步骤，具体包括：
在所述框架一面进行塑封，所述塑封体填充满所述第一容置槽与所述第二容置槽并覆盖所述框架背向所述黏性板的一面。
5.根据权利要求4所述的封装方法，其特征在于，所述制作第一金属化孔、制作第二金属化孔及形成第二金属层的步骤，具体包括：
在背向所述第一金属层的一面的所述塑封体上对应所述第一元器件与所述第二元器件的引脚区域制作第一盲孔，在所述第一元器件与所述第二元器件之间的所述导电基板区域制作第二盲孔；
进行沉铜、电镀处理，以金属化所述第一盲孔与所述第二盲孔，并形成所述第二金属层。
6.根据权利要求1所述的封装方法，其特征在于，所述塑封处理的步骤，具体包括：
使塑封体填充满所述第一容置槽与所述第二容置槽并覆盖所述框架的两面。
7.根据权利要求6所述的封装方法，其特征在于，所述制作第一金属化孔，制作第二金属化孔及形成第二金属层的步骤，具体包括：
在位于所述框架两面的所述塑封体上对应所述第一元器件与所述第二元器件的引脚区域分别制作第一盲孔，在所述第一元器件与所述第二元器件之间的所述导电基板区域的两面均制作第二盲孔；
进行沉铜、电镀处理，以金属化所述第一盲孔与所述第二盲孔，并在所述框架两面均形成所述第二金属层。
8.根据权利要求1所述的封装方法，其特征在于，还包括：
在所述第二金属层一面制作阻焊层。
9.根据权利要求1所述的封装方法，其特征在于，
开设的所述第一容置槽与所述第二容置槽为多组，各组所述第一容置槽与所述第二容置槽相邻设置；
所述封装方法还包括：
对板件进行切割，以得到单个封装产品，各封装产品内均封装有所述第一元器件与所述第二元器件。
10.一种封装体，其特征在于，所述封装体由权利要求1-9任一项所述的封装方法制作而成。
CN202311426675.8A 2023-10-30 2023-10-30 封装方法及封装体 Pending CN117373935A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311426675.8A CN117373935A (zh) 2023-10-30 2023-10-30 封装方法及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311426675.8A CN117373935A (zh) 2023-10-30 2023-10-30 封装方法及封装体

Publications (1)

Publication Number Publication Date
CN117373935A true CN117373935A (zh) 2024-01-09

Family

ID=89394450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311426675.8A Pending CN117373935A (zh) 2023-10-30 2023-10-30 封装方法及封装体

Country Status (1)

Country Link
CN (1) CN117373935A (zh)

Similar Documents

Publication Publication Date Title
JP6496571B2 (ja) 極薄埋め込み型半導体デバイスパッケージおよびその製造方法
US4630172A (en) Semiconductor chip carrier package with a heat sink
EP0681422B1 (en) A printed wire board assembly
JPH0722576A (ja) 半導体パワーモジュールおよび複合基板、並びに半導体パワーモジュールの製造方法
JPH09223820A (ja) 表示装置
CN110268520B (zh) 用于集成功率芯片以及形成散热器的汇流条的方法
US20070145576A1 (en) Power Semiconductor Circuit And Method Of Manufacturing A Power Semiconductor Circuit
CN111599696A (zh) 半导体模块封装方法及半导体模块
CN112713120A (zh) 功率电子组件及其产生方法
CN117373935A (zh) 封装方法及封装体
CN216288419U (zh) 芯片封装结构
JP2002043510A (ja) 半導体パワーモジュールおよびその製造方法
CN117936391A (zh) 封装方法及封装体
JPS62216250A (ja) プリント基板型ｐｇａパツケ−ジの製造方法
JPS61287152A (ja) 電子素子用チツプキヤリアの製造方法
CN111599698A (zh) 半导体模块封装方法及半导体模块
CN110383473B (zh) 配备有形成散热器的汇流条的电力电子电路及集成方法
CN102117801A (zh) 高功率型发光二极管模块结构及其制作方法
JPS62114247A (ja) 電子素子用チツプキヤリアの製造法
CN220569634U (zh) 高导热嵌埋结构
JP7236549B2 (ja) 放熱兼電磁シールドの埋め込みパッケージ構造の製造方法
KR101875945B1 (ko) 전원 공급 장치 및 이의 제조 방법
WO2012173654A2 (en) Flexible circuit assembly and method thereof
CN111295045B (zh) 电源模块
KR100284661B1 (ko) 모듈식 구조 전원회로 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination