CN117373922A - 双向二极管及其制作方法 - Google Patents
双向二极管及其制作方法 Download PDFInfo
- Publication number
- CN117373922A CN117373922A CN202311606082.XA CN202311606082A CN117373922A CN 117373922 A CN117373922 A CN 117373922A CN 202311606082 A CN202311606082 A CN 202311606082A CN 117373922 A CN117373922 A CN 117373922A
- Authority
- CN
- China
- Prior art keywords
- active region
- type doped
- doped region
- region
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002457 bidirectional effect Effects 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000002243 precursor Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 87
- 239000007789 gas Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66121—Multilayer diodes, e.g. PNPN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了双向二极管及其制作方法，该方法包括：在半导体衬底上形成间隔开的间隔层，在半导体衬底中形成位于相邻两个间隔层之间的有源区，有源区具有第一类型掺杂，在间隔层的侧壁形成侧壁结构，侧壁结构位于有源区上方，使用两次掩模分别在有源区中形成第一类型掺杂区及位于第一类型掺杂区两侧的第二类型掺杂区，使得每一侧的第二类型掺杂区与第一类型掺杂区接触连接并在远离第一类型掺杂区的方向上不超出有源区。在该实施例中，侧壁结构相当于增加了间隔层的宽度，有利于实现第二类型掺杂区横向扩散不超出有源区，降低甚至避免出现双向二极管性能不佳甚至失效的问题，提升双向二极性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种双向二极管及其制作方法。
背景技术
在半导体集成电路产业的发展进程中，线宽和IC芯片尺寸越来越小，同时产品的静电承受能力变差。为了减少由于电力设备的起停，交流电网的不稳定、雷电干扰及人体静电放电等原因带来的电压及电流的瞬态干扰造成的电子电路及设备的损坏和故障，这时出现了电路保护器件，例如双向二极管。
如何提升双向二极管性能是一个技术问题。
需要说明的是，上述背景技术部分公开的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
针对现有技术中的问题，本发明的目的在于提供双向二极管及其制作方法，克服了现有技术中双向二极管性能不佳的技术问题。
本公开实施例提供一种双向二极管制作方法，其包括：
在半导体衬底上形成间隔开的间隔层；
在半导体衬底中形成位于相邻两个间隔层之间的有源区，有源区具有第一类型掺杂；
在间隔层的侧壁形成侧壁结构，侧壁结构位于有源区上方；
使用两次掩模分别在有源区中形成第一类型掺杂区及位于第一类型掺杂区两侧的第二类型掺杂区，使得每一侧的第二类型掺杂区与第一类型掺杂区接触连接并在远离第一类型掺杂区的方向上不超出有源区。
在一些实施例中，使用两次掩模分别在有源区中形成第一类型掺杂区及位于第一类型掺杂区两侧的第二类型掺杂区，包括：
在半导体衬底上形成位于有源区上的第一掩模层，在第一掩模层与两侧的间隔层之间的有源区中注入第二类型掺杂区；
在去除第一掩模层之后形成具有注入窗口的第二掩模层，通过注入窗口在有源区中注入第一类型掺杂区。
在一些实施例中，侧壁结构的宽度为80-100nm。
在一些实施例中，在间隔层的侧壁形成侧壁结构，包括：
在有源区和间隔层上形成侧壁材料；
使用干法刻蚀去除覆盖有源区和间隔层顶部的侧壁材料，剩余间隔层侧壁的侧壁结构。
在一些实施例中，在有源区和间隔层上形成侧壁材料，包括：
使用四乙氧基硅烷作为前驱物在有源区和间隔层上进行化学气相沉积，得到厚度范围为的侧壁材料；
在沉积过程中，四乙氧基硅烷的流量为180-220sccm，反应温度为625.5-764.5℃。
在一些实施例中，在干法刻蚀过程中，使用的刻蚀气体为CF4和CHF3的混合气体，其中CF4的流量为18-22sccm，CHF3的流量为36-44sccm，刻蚀过程中的功率范围为400-1000W。
在一些实施例中，侧壁材料与间隔层的材料相同。
在一些实施例中，侧壁材料与间隔层的材料均为氧化硅。
在一些实施例中，在半导体衬底上形成间隔开的间隔层，包括：
使用热氧化在半导体衬底上生长第一氧化硅层；
在第一氧化硅层上沉积第二氧化硅层；
对第二氧化硅层和第一氧化硅层进行选择性刻蚀，以得到间隔开的间隔层。
在一些实施例中，有源区延伸到间隔层下方。
本公开实施例还提供另一种双向二极管，其包括：
半导体衬底；
位于半导体衬底上并间隔开的间隔层及位于间隔层侧壁的侧壁结构，在相邻两个间隔层之间的半导体衬底中形成有有源区，侧壁结构位于有源区上方，有源区具有第一类型掺杂；
位于有源区中的第一类型掺杂区及位于第一类型掺杂区两侧的第二类型掺杂区，每一侧的第二类型掺杂区与第一类型掺杂区接触连接并在远离第一类型掺杂区的方向上不超出有源区。
在一些实施例中，侧壁结构的宽度为80-100nm。
本发明的双向二极管及其制作方法具有如下优点：
使用如上方法制作由第一类型掺杂区及位于两侧的第二类型掺杂区构成的双向二极管结构。在形成有源区之后，在间隔层侧壁形成侧壁结构，该侧壁结构相当于增加了间隔层的宽度，这样在进行第一类型掺杂区形成过程中，由于侧壁结构的存在，第二类型掺杂区远离第一类型掺杂区的横向扩散范围受到限制，有利于实现第二类型掺杂区横向扩散不超出有源区，降低甚至避免出现双向二极管性能不佳甚至失效的问题，提升双向二极性能。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显。
图1展示本公开实施例的双向二极管制作方法的流程图。
图2-图9展示本公开实施例的双向二极管在制作过程各个阶段的结构图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本发明将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
此外，附图仅为本发明的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
附图中所示的流程图仅是示例性说明，不是必须包括所有的步骤。例如，有的步骤还可以分解，而有的步骤可以合并或部分合并，因此，实际执行的顺序有可能根据实际情况改变。
在对相关技术的双向二极管进行研究时发现，有些双向二极管性能不佳。目前，双向二极管为PNP结构或NPN结构，在两侧掺杂区的掺杂过程中，掺杂区横向扩散有时会超出有源区边界，导致双向二极管性能不佳甚至失效。
本公开实施例在发现上述原因的基础上提出图1所示双向二极管制作方法，如图1所示，本方法包括但不限于如下步骤：
步骤110：在半导体衬底上形成间隔开的间隔层；
步骤120：在半导体衬底中形成位于相邻两个间隔层之间的有源区，有源区具有第一类型掺杂；
步骤130：在间隔层的侧壁形成侧壁结构，侧壁结构位于有源区上方；
步骤140：使用两次掩模分别在有源区中形成第一类型掺杂区及位于第一类型掺杂区两侧的第二类型掺杂区，使得每一侧的第二类型掺杂区与第一类型掺杂区接触连接并在远离第一类型掺杂区的方向上不超出有源区。
使用如上方法制作由第一类型掺杂区及位于两侧的第二类型掺杂区构成的双向二极管结构。在形成有源区之后，在间隔层侧壁形成侧壁结构，该侧壁结构相当于增加了间隔层的宽度，这样在进行第一类型掺杂区形成过程中，由于侧壁结构的存在，第二类型掺杂区远离第一类型掺杂区的横向扩散范围受到限制，有利于实现第二类型掺杂区横向扩散不超出有源区，降低甚至避免出现双向二极管性能不佳甚至失效的问题，提升双向二极性能。
下面结合双向二极管制作过程各个阶段的结构图展开说明。
如图2所示，提供半导体衬底1，在半导体衬底1上使用热氧化在半导体衬底上生长第一氧化硅层21，在第一氧化硅层21上沉积第二氧化硅层22；
如图3所示，对第二氧化硅层22和第一氧化硅层21(如图2所示)进行选择性刻蚀，以得到间隔开的间隔层2。
在一种实施例中，半导体衬底1包括基底10及在基底10上进行外延生长形成的外延层11。在另一实施例中，也可以直接提供单层半导体衬底。
在本公开实施例中，基底10及外延层11均具有第二类型掺杂。如果第一类型掺杂为N型掺杂，则第二类型掺杂为P型掺杂。反之，如果第一类型掺杂为P型掺杂，第二类型掺杂为N型掺杂。
在本公开实施例中，通过两步制作第一氧化硅层21和第二氧化硅层22。其中，热氧化制作第一氧化硅层21具体可以是干氧化(Dry Oxidation)，干氧化只使用纯氧气(O2)，所以第一氧化硅层21的生长速度较慢。然后使用化学气相沉积方法沉积第二氧化硅层22，具体可使用等离子体增强化学气相沉积(plasma enhanced chemical vapor deposition，PECVD)或其他沉积工艺，可以提升氧化硅层的生长速率。
在另外实施例中，热氧化制作第一氧化硅层21还可以是湿氧化(Wet Oxidation)，湿氧化同时使用氧气(O2)和高溶解性的水蒸气(H2O)，第一氧化硅层21的生长速度快。
在本公开实施例中，对于第一氧化硅层21及第二氧化硅层22形成过程中的工艺参数不作限定，可根据需要选择。
在本公开实施例中，也可以通过一次步骤(如热氧化或沉积技术)制作单层氧化硅层。
在本实施例中，间隔层2的材料为氧化硅，此为示例。在另外实施例中，间隔层2的材料还可以有其他选择，在此不做限定。
在本公开实施例中，第一氧化硅层21的厚度为第二氧化硅层22的厚度为第一氧化硅层21及第二氧化硅层22的厚度不受本实施例尺寸的限制，根据具体产品，也可以设计为其他厚度。
在本公开实施例中，如图3所示，对第一氧化硅层21和第二氧化硅层22进行选择性刻蚀，具体可以是，使用光刻工艺先在第二氧化硅层22上形成图形化的掩模层，以图形化的掩模层为掩模刻蚀第二氧化硅层22和第一氧化硅层21至露出半导体衬底1，具体为外延层11，至此得到间隔层2。
如图4所示，相邻两个间隔层2之间为注入窗口，通过该注入窗口在半导体衬底1中进行第一类型掺杂注入，以形成有源区3。有源区3的掺杂类型与半导体衬底1的掺杂类型相反。例如，在第一类型掺杂为P型掺杂时，可以使用BF2、镓(Ga)、铝(Al)或铟(In)等IV族元素注入。在第一类型掺杂为N型掺杂时，可以使用磷(P)、砷(As)、或锑(Sb)。
在注入过程中，第一类型掺杂在半导体衬底1中进行纵向扩散和横向扩散，在横向扩散过程中，有源区3向两侧扩散到间隔层2下方。在本实施例中，有源区3位于外延层11中。
参考图5，在有源区3和间隔层2上形成侧壁材料4；
参考图6，使用干法刻蚀去除覆盖有源区3和间隔层2顶部的侧壁材料，剩余间隔层2侧壁的侧壁结构5。
干法刻蚀是用等离子体进行薄膜刻蚀的技术。当气体以等离子体形式存在时，它具备两个特点：一方面等离子体中的这些气体化学活性比常态下时要强很多，根据被刻蚀材料的不同，选择合适的气体，就可以更快地与材料进行反应，实现刻蚀去除的目的；另一方面，还可以利用电场对等离子体进行引导和加速，使其具备一定能量，当其轰击被刻蚀物的表面时，会将被刻蚀物材料的原子击出，从而达到利用物理上的能量转移来实现刻蚀的目的。因此，干法刻蚀是晶圆片表面物理和化学两种过程平衡的结果。
在干法刻蚀过程中，由于侧壁位置的侧壁材料部分具有一定的宽高比，如宽高比小于1，因此当间隔层2顶层侧壁材料刻蚀完毕时，刻蚀气体向下刻蚀时不会将侧壁位置的刻蚀材料部分刻穿到底，进而当半导体衬底1表面及间隔层2顶部的侧壁材料部分刻蚀完毕之后，间隔层2侧壁会剩余侧壁材料，该部分侧壁材料作为侧壁结构5。
在本公开实施例中，间隔层2与侧壁结构5的材料可以相同，这既降低了对干法刻蚀过程的速率选择比的要求，同时和后续通过掩模一同形成第二类型掺杂区的注入窗口，降低了对掩膜版关键尺寸(Critical Dimension，简称CD)精度的要求，并且后续也不需要清洗去除，简化了工艺流程。使用本实施例方法制作的产品属于浅结超低电容产品，为防止表面漏电情况因为对注入区域之间的距离较为依赖，而本实施例使用干法刻蚀得到的固定宽度对比使用光刻胶来说更为安全。
在本公开实施例中，如果间隔层2与侧壁材料4使用相同材料，如氧化硅，则可使用热氧化生长形成侧壁材料4，也可以使用化学气相沉积形成侧壁材料4。
在一种实施例中，使用四乙氧基硅烷(Si(OC2H5)4)作为前驱物在有源区3和间隔层2上进行化学气相沉积，得到厚度范围为的侧壁材料4，在沉积过程中，四乙氧基硅烷的流量为180-220sccm，反应温度为625.5-764.5℃。本实施例提供一种示例性方案，使用该化学气相沉积方案及参数，能够获得作为侧壁材料4的氧化硅层。在另外实施例中，可根据实际应用环境选择合适的参数或者重新调整上述参数，还可以是，使用热氧化生长侧壁材料，在此均不作限定。
在本公开一种实施例中，在对侧壁材料4的干法刻蚀过程中，使用的刻蚀气体为CF4和CHF3的混合气体，其中CF4的流量为18-22sccm，CHF3的流量为36-44sccm，刻蚀过程中的功率范围为400-1000W。此为一种示例性方案，可在相应参数范围内进行选择，以获得合适的侧壁结构5。在另外实施例中，可根据实际应用环境选择合适的参数或者重新调整上述参数。
在本公开实施例中，最终形成的侧壁结构5的宽度为80-100nm。在该宽度范围(包括端点80nm和100nm)内，可以有效防止后续第二类型掺杂区在横向扩散时接触到或超出有源区3的边界。其中，侧壁结构5的最终宽度或者说宽高比与侧壁材料4的沉积厚度及后续第二类型掺杂区的大小有关，因此可根据前述沉积过程及最终待形成第二类型掺杂区的大小选择侧壁结构5的宽度或宽高比。
在本公开另一实施例中，也可以使用光刻和湿法刻蚀技术，去除覆盖半导体衬底及间隔层顶部的侧壁材料部分。
在本公开实施例中，间隔层2和侧壁材料4的材料也可不相同。
如图7所示，在半导体衬底1上形成位于有源区3上的第一掩模层6，在第一掩模层6与两侧的间隔层2之间的有源区3中注入第二类型掺杂区71和72。
具体地，第一掩模层6与两侧间隔层2侧壁的侧壁结构5之间形成注入窗口，此时可通过该注入窗口进行第二类型掺杂，得到两侧的第二类型掺杂区71和72。在该过程中，第二类型掺杂区71和72向相邻的间隔层2横向扩散，此时由于侧壁结构5相当于增加了间隔层2的宽度，使得第二类型掺杂区71和72与相邻的有源区3的横向边界具有一定距离，即第二类型掺杂区71和72不会接触到有源区3的横向边界。
在本公开实施例中，对于第二类型掺杂区71和72的注入工艺参数，在此不做限定。
如图8所示，在去除第一掩模层6(如图7所示)之后形成具有注入窗口8a的第二掩模层8，通过该注入窗口8a在有源区3中注入第一类型掺杂区9，该第一类型掺杂区9位于两侧第二类型掺杂区71和72之间。
如图9所示，去除第二掩模层8(如图7所示)，最终得到由两侧第二类型掺杂区71、72及两者之间的第一类型掺杂区9构成的双向二极管结构。
在本公开实施例中，对于第一类型掺杂区9的注入工艺参数，在此不做限定。
在本公开实施例中，对于第一类型掺杂区9和第二类型掺杂区71和72的制作步骤不受本实施例的限制。在另一实施例中，可以先制作第一类型掺杂区，再制作两侧的第二类型掺杂区。
本公开实施例还提供一种图9所示的双向二极管，该双向二极管包括：
半导体衬底1；
位于半导体衬底1上并间隔开的间隔层2及位于间隔层2侧壁的侧壁结构5，在相邻两个间隔层2之间的半导体衬底1中形成有有源区3，侧壁结构5位于有源区3上方，有源区3具有第一类型掺杂；
位于有源区3中的第一类型掺杂区9及位于第一类型掺杂区9两侧的第二类型掺杂区71、72，每一侧的第二类型掺杂区71、72与第一类型掺杂区9接触连接并在远离第一类型掺杂区9的方向上不超出有源区3。
本实施例的双向二极管具有良好性能。该双向二极管可以是双向瞬态电压抑制二极管(Transient voltage suppression diode)，也称为双向TVs二极管。其中，双向TVs二极管为电路保护器件，当双向TVs二极管两端经受瞬间的高能量冲击时，它能以极高的速度使其阻抗骤然降低，同时吸收一个大电流，将其两端间的电压钳位在一个预定的数值上，从而确保后面的电路元件免受瞬态高能量的冲击而损坏。
在可选实施例中，侧壁结构5的宽度为80-100nm。
在可选实施例中，有源区3横向扩散到间隔层2下方。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (11)
1.一种双向二极管制作方法，其特征在于，包括：
在半导体衬底上形成间隔开的间隔层；
在所述半导体衬底中形成位于相邻两个所述间隔层之间的有源区，所述有源区具有第一类型掺杂；
在所述间隔层的侧壁形成侧壁结构，所述侧壁结构位于所述有源区上方；
使用两次掩模分别在所述有源区中形成第一类型掺杂区及位于所述第一类型掺杂区两侧的第二类型掺杂区，使得每一侧的所述第二类型掺杂区与所述第一类型掺杂区接触连接并在远离所述第一类型掺杂区的方向上不超出所述有源区。
2.根据权利要求1所述的双向二极管制作方法，其特征在于，所述使用两次掩模分别在所述有源区中形成第一类型掺杂区及位于所述第一类型掺杂区两侧的第二类型掺杂区，包括：
在所述半导体衬底上形成位于所述有源区上的第一掩模层，在所述第一掩模层与两侧的所述间隔层之间的有源区中注入所述第二类型掺杂区；
在去除所述第一掩模层之后形成具有注入窗口的第二掩模层，通过所述注入窗口在所述有源区中注入所述第一类型掺杂区。
3.根据权利要求1所述的双向二极管制作方法，其特征在于，所述侧壁结构的宽度为80-100nm。
4.根据权利要求1所述的双向二极管制作方法，其特征在于，所述在所述间隔层的侧壁形成侧壁结构，包括：
在所述有源区和间隔层上形成侧壁材料；
使用干法刻蚀去除覆盖所述有源区和间隔层顶部的侧壁材料，剩余所述间隔层侧壁的所述侧壁结构。
5.根据权利要求4所述的双向二极管制作方法，其特征在于，所述在所述有源区和间隔层上形成侧壁材料，包括：
使用四乙氧基硅烷作为前驱物在所述有源区和间隔层上进行化学气相沉积，得到厚度范围为的所述侧壁材料；
在所述沉积过程中，所述四乙氧基硅烷的流量为180-220sccm，反应温度为625.5-764.5℃。
6.根据权利要求5所述的双向二极管制作方法，其特征在于，在所述干法刻蚀过程中，使用的刻蚀气体为CF4和CHF3的混合气体，其中所述CF4的流量为18-22sccm，CHF3的流量为36-44sccm，刻蚀过程中的功率范围为400-1000W。
7.根据权利要求4所述的双向二极管制作方法，其特征在于，所述侧壁材料与所述间隔层的材料相同。
8.根据权利要求7所述的双向二极管制作方法，其特征在于，所述侧壁材料与所述间隔层的材料均为氧化硅。
9.根据权利要求8所述的双向二极管制作方法，其特征在于，所述在半导体衬底上形成间隔开的间隔层，包括：
使用热氧化在所述半导体衬底上生长第一氧化硅层；
在所述第一氧化硅层上沉积第二氧化硅层；
对所述第二氧化硅层和第一氧化硅层进行选择性刻蚀，以得到间隔开的所述间隔层。
10.一种双向二极管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上并间隔开的间隔层及位于所述间隔层侧壁的侧壁结构，在相邻两个所述间隔层之间的所述半导体衬底中形成有有源区，所述侧壁结构位于所述有源区上方，所述有源区具有第一类型掺杂；
位于所述有源区中的第一类型掺杂区及位于所述第一类型掺杂区两侧的第二类型掺杂区，每一侧的所述第二类型掺杂区与所述第一类型掺杂区接触连接并在远离所述第一类型掺杂区的方向上不超出所述有源区。
11.根据权利要求10所述的双向二极管，其特征在于，所述侧壁结构的宽度为80-100nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311606082.XA CN117373922A (zh) | 2023-11-28 | 2023-11-28 | 双向二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311606082.XA CN117373922A (zh) | 2023-11-28 | 2023-11-28 | 双向二极管及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117373922A true CN117373922A (zh) | 2024-01-09 |
Family
ID=89393158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311606082.XA Pending CN117373922A (zh) | 2023-11-28 | 2023-11-28 | 双向二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117373922A (zh) |
-
2023
- 2023-11-28 CN CN202311606082.XA patent/CN117373922A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR19980024988A (ko) | 집적 ｃｍｏｓ 회로 장치 및 그 제조 방법 | |
| US20040094805A1 (en) | Semiconductor device and method of manufacturing the same | |
| US5024971A (en) | Method for patterning submicron openings using an image reversal layer of material | |
| CN113725277A (zh) | 半导体装置 | |
| CN101840881B (zh) | 制造集成电路元件的方法 | |
| CN114446769A (zh) | 半导体器件的制备方法 | |
| US7041564B1 (en) | Method for fabricating a self-aligned bipolar transistor | |
| WO2003001584A1 (en) | A non-self-aligned sige heterojunction bipolar transistor | |
| US7291536B1 (en) | Fabricating a self-aligned bipolar transistor having increased manufacturability | |
| CN117373922A (zh) | 双向二极管及其制作方法 | |
| US6774455B2 (en) | Semiconductor device with a collector contact in a depressed well-region | |
| KR880000483B1 (ko) | 반도체소자의 제조방법 | |
| EP0287318B1 (en) | Integrated transistor and manufacturing process therefor | |
| CN110752153B (zh) | 半导体结构及其形成方法 | |
| JP2004356576A (ja) | 半導体装置およびその製造方法 | |
| WO2023273320A1 (zh) | 齐纳二极管及其制作方法 | |
| US20040135179A1 (en) | Method for fabricating a self-aligned bipolar transistor having increased manufacturability and related structure | |
| CN117153866B (zh) | 一种半导体器件及其制作方法 | |
| US11646262B2 (en) | Semiconductor device with horizontally arranged capacitor and method for fabricating the same | |
| EP1695380B1 (en) | Method to reduce seedlayer topography in bicmos process | |
| US20240170289A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN108807174B (zh) | 自对准锗硅hbt器件监控锗硅基区掺杂的结构及工艺方法 | |
| CN118231344A (zh) | 半导体结构的形成方法 | |
| JPH0335528A (ja) | 半導体装置の製造方法 | |
| KR100337073B1 (ko) | 반도체소자간의격리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |