CN117369591A - 一种基于集成vco的捷变频方法 - Google Patents
一种基于集成vco的捷变频方法 Download PDFInfo
- Publication number
- CN117369591A CN117369591A CN202311676460.1A CN202311676460A CN117369591A CN 117369591 A CN117369591 A CN 117369591A CN 202311676460 A CN202311676460 A CN 202311676460A CN 117369591 A CN117369591 A CN 117369591A
- Authority
- CN
- China
- Prior art keywords
- frequency
- integrated vco
- switching time
- vco
- oscillation characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000006243 chemical reaction Methods 0.000 title claims description 6
- 230000010355 oscillation Effects 0.000 claims abstract description 29
- 238000012360 testing method Methods 0.000 claims description 11
- 238000012216 screening Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000003786 synthesis reaction Methods 0.000 abstract description 4
- 238000004891 communication Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/022—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种基于集成VCO的捷变频方法,主要解决传统频率源合成方案无法兼具的小型化、捷变频的技术问题。该方法利用主控芯片解析每个频点锁定后的振荡核、数模转换器控制码、调谐电容值,制作频率与振荡核、数模转换器控制码、调谐电容值对应码表,将频率与振荡核、数模转换器控制码、调谐电容值对应表存入内置存储器,程序频率切换算法更改为主控芯片直接从内置存储器中调用频率对应的振荡核、数模转换器控制码、调谐电容值,有效的实现了基于集成VCO的捷变频,最终实现频率切换时间<20us。
Description
技术领域
本发明涉及雷达通信技术领域,具体地说,是涉及一种基于集成VCO的捷变频方法。
背景技术
现有的雷达***中,电磁对抗日趋强烈,对雷达***的干扰与反干扰能力、捕获与反捕获能力提出了更高的要求,要求雷达信号必须能十分快速地在不同频点进行跳跃,避免我方信号被捕获、被干扰。而雷达***中的频率源模块是信号频率快跳输出的关键,其指标的好坏直接影响到***的整体性能,与此同时,雷达***还需要兼顾可靠性、相位噪声、杂散抑制等指标以提升通信质量。所以业界希望在雷达***中能够稳定且高质量的实现频率切换时间<20us的捷变频输出。
现有的频率源的实现方式有多种,包括锁相环(PLL)式频率源,直接数字频率合成(DDS)式频率源,DDS内插PLL频率源,DDS激励PLL频率源等。PLL的频率固有锁定时间较长,无法达到<20us的快跳要求。DDS虽然信号建立时间短,但是受限于其工作原理,不能输出较为高频的信号,而且由于DDS内部的DAC(数模转换器)的非线性特征,导致输出杂散也非常多,影响信号质量。而DDS激励PLL,或者DDS内插PLL,频率合成方式结构复杂、体积大,同样无法降低锁相环频率跳变的时间,也就无法提高频率跳变的速度。
发明内容
本发明的目的在于提供一种基于集成VCO的捷变频方法,主要解决传统频率源合成方案无法兼具的小型化、捷变频的技术问题。
为实现上述目的,本发明采用的技术方案如下:
一种基于集成VCO的捷变频方法,包括以下步骤:
S1,启动频率源,主控芯片设置集成VCO输出频率步进f0、频率范围f1-f2的信号;
S2,按步进逐点测试集成VCO的输出信号,主控芯片解析每个频点锁定后VCO对应的振荡特性值;
S3,制作步进f0、频率范围f1-f2信号的频率与振荡特性值对应码表;
S4,将频率与振荡特性值的对应码表存入内置存储器;
S5,程序频率切换算法更改为主控芯片直接从内置存储器中调用频率对应的振荡特性值;
S6,遍历测试频率切换时间;
S7,查看遍历测试频率切换时间是否满足要求;如果满足要求,则完成变频;如果不满足要求,进入S8;
S8,筛选出频率切换时间超差的频点;
S9,针对频率切换时间超差的频点优化振荡特性值;
S10,重复S4~S9步骤,直至S7中的频率切换时间满足要求,最终实现基于集成VCO的捷变频。
进一步地,在本发明中,所述振荡特性值包括振荡核、数模转换器控制码、调谐电容值。
进一步地,在本发明中, 所述频率源包括主控芯片,与主控芯片相连的集成VCO和内置存储器,以及与集成VCO相连的参考时钟。
与现有技术相比,本发明具有以下有益效果:
本发明的捷变频方法利用主控芯片解析每个频点锁定后的振荡特性值,制作频率与振荡特性值对应码表,将频率与振荡特性值对应表存入内置存储器,主控芯片直接从内置存储器中调用频率对应的振荡特性值,然后遍历测试频率切换时间,查看遍历测试频率切换时间是否满足要求,满足要求就结束,如果不满足要求,就筛选出个别频率切换时间超差的频点,再针对个别频率切换时间超差的频点优化振荡特性值,直到频率切换时间满足要求为止。本发明中的频率源有效的实现了基于集成VCO的捷变频,最终实现频率切换时间<20us。
附图说明
图1为本发明方法流程示意图。
图2为本发明中的频率源结构图。
具体实施方式
下面结合附图说明和实施例对本发明作进一步说明,本发明的方式包括但不仅限于以下实施例。
如图1所示,本发明公开的一种基于集成VCO的捷变频方法,包括以下步骤:
S1,启动频率源,主控芯片设置集成VCO输出频率步进f0、频率范围f1-f2的信号。
S2,按步进逐点测试集成VCO的输出信号,主控芯片解析每个频点锁定后VCO对应的振荡特性值,即振荡核、数模转换器控制码和调谐电容值。
S3,制作步进f0、频率范围f1-f2信号的频率与振荡特性值对应码表;
S4,将频率与振荡特性值的对应码表存入内置存储器。
S5,程序频率切换算法更改为主控芯片直接从内置存储器中调用频率对应的振荡特性值。
S6,遍历测试频率切换时间。
S7,查看遍历测试频率切换时间是否满足要求;如果满足要求,则完成变频;如果不满足要求,进入S8。
S8,筛选出个别频率切换时间超差的频点。
S9,针对个别频率切换时间超差的频点优化振荡特性值。
S10,重复S4~S9步骤,直至S7中的频率切换时间满足要求,最终实现基于集成VCO的捷变频。
在本实施例中,如图2所示,所述频率源包括主控芯片,与主控芯片相连的集成VCO和内置存储器,以及与集成VCO相连的参考时钟。
通过上述方法,本发明中的频率源有效的实现了基于集成VCO的捷变频,最终实现频率切换时间<20us。
上述实施例仅为本发明的优选实施方式之一,不应当用于限制本发明的保护范围,但凡在本发明的主体设计思想和精神上作出的毫无实质意义的改动或润色,其所解决的技术问题仍然与本发明一致的,均应当包含在本发明的保护范围之内。
Claims (3)
1.一种基于集成VCO的捷变频方法,其特征在于,包括以下步骤:
S1,启动频率源,主控芯片设置集成VCO输出频率步进f0、频率范围f1-f2的信号;
S2,按步进逐点测试集成VCO的输出信号,主控芯片解析每个频点锁定后VCO对应的振荡特性值;
S3,制作步进f0、频率范围f1-f2信号的频率与振荡特性值对应码表;
S4,将频率与振荡特性值的对应码表存入内置存储器;
S5,程序频率切换算法更改为主控芯片直接从内置存储器中调用频率对应的振荡特性值;
S6,遍历测试频率切换时间;
S7,查看遍历测试频率切换时间是否满足要求;如果满足要求,则完成变频;如果不满足要求,进入S8;
S8,筛选出频率切换时间超差的频点;
S9,针对频率切换时间超差的频点优化振荡特性值;
S10,重复S4~S9步骤,直至S7中的频率切换时间满足要求,最终实现基于集成VCO的捷变频。
2.根据权利要求1所述的一种基于集成VCO的捷变频方法,其特征在于,所述振荡特性值包括振荡核、数模转换器控制码、调谐电容值。
3.根据权利要求2所述的一种基于集成VCO的捷变频方法,其特征在于,所述频率源包括主控芯片,与主控芯片相连的集成VCO和内置存储器,以及与集成VCO相连的参考时钟。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311676460.1A CN117369591B (zh) | 2023-12-08 | 2023-12-08 | 一种基于集成vco的捷变频方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311676460.1A CN117369591B (zh) | 2023-12-08 | 2023-12-08 | 一种基于集成vco的捷变频方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117369591A true CN117369591A (zh) | 2024-01-09 |
CN117369591B CN117369591B (zh) | 2024-02-23 |
Family
ID=89408172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311676460.1A Active CN117369591B (zh) | 2023-12-08 | 2023-12-08 | 一种基于集成vco的捷变频方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117369591B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060179364A1 (en) * | 2005-02-09 | 2006-08-10 | International Business Machines Corporation | Method and apparatus for fault tolerant time synchronization mechanism in a scaleable multi-processor computer |
US20070132520A1 (en) * | 2005-12-08 | 2007-06-14 | Sirific Wireless Corporation | Method for voltage controlled oscillator yield enhancement |
CN101064510A (zh) * | 2007-04-19 | 2007-10-31 | 电子科技大学 | 低相位杂散的频率合成方法 |
CN103944512A (zh) * | 2014-04-17 | 2014-07-23 | 重庆西南集成电路设计有限责任公司 | 具有高频率稳定度的振荡器电路及负温系数电流源电路 |
US20220278689A1 (en) * | 2020-12-24 | 2022-09-01 | Shenzhen Zhoncent Technologies Co., Ltd. | Device,method and storage medium for frequency calibration for voltage-controlled oscillators |
CN115473524A (zh) * | 2022-09-19 | 2022-12-13 | 广东圣大通信有限公司 | 一种自动电平控制的捷变频率源 |
-
2023
- 2023-12-08 CN CN202311676460.1A patent/CN117369591B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060179364A1 (en) * | 2005-02-09 | 2006-08-10 | International Business Machines Corporation | Method and apparatus for fault tolerant time synchronization mechanism in a scaleable multi-processor computer |
US20070132520A1 (en) * | 2005-12-08 | 2007-06-14 | Sirific Wireless Corporation | Method for voltage controlled oscillator yield enhancement |
CN101064510A (zh) * | 2007-04-19 | 2007-10-31 | 电子科技大学 | 低相位杂散的频率合成方法 |
CN103944512A (zh) * | 2014-04-17 | 2014-07-23 | 重庆西南集成电路设计有限责任公司 | 具有高频率稳定度的振荡器电路及负温系数电流源电路 |
US20220278689A1 (en) * | 2020-12-24 | 2022-09-01 | Shenzhen Zhoncent Technologies Co., Ltd. | Device,method and storage medium for frequency calibration for voltage-controlled oscillators |
CN115473524A (zh) * | 2022-09-19 | 2022-12-13 | 广东圣大通信有限公司 | 一种自动电平控制的捷变频率源 |
Non-Patent Citations (1)
Title |
---|
居秋恺: "基于小数分频PLL的高性能微波频率源研究", 《中国优秀硕士学位论文全文数据库信息科技辑》, 15 June 2022 (2022-06-15), pages 135 - 93 * |
Also Published As
Publication number | Publication date |
---|---|
CN117369591B (zh) | 2024-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8854102B2 (en) | Clock generating circuit | |
US20070103239A1 (en) | Delta-sigma type fraction pll synthesizer | |
US10425086B1 (en) | Divider-less phase locked loop | |
CN101582695A (zh) | 具有快速锁定功能的锁相环频率综合器 | |
US8008979B2 (en) | Frequency synthesizer and radio transmitting apparatus | |
CN211830747U (zh) | 一种超低相噪和低杂散步进频率源的链路结构 | |
CN116470909A (zh) | 一种低相位噪声细步进频率合成电路及其合成方法 | |
CN117369591B (zh) | 一种基于集成vco的捷变频方法 | |
CN208806784U (zh) | 一种带压控振荡器增益检测功能的锁相环 | |
CN112953515B (zh) | 一种分数锁相环 | |
CN116647232A (zh) | 一种提高跳频时间的频率源合成电路 | |
CN213637720U (zh) | 超宽带细步进快速跳频源 | |
CN110429935B (zh) | 一种切频锁相回路及其所运用的算法 | |
CN115720091A (zh) | 跳频源电路和电子*** | |
CN114584137A (zh) | 一种相噪抵消高带宽单点调制小数锁相环架构 | |
CN106788421A (zh) | 一种频率合成器 | |
CN104702279A (zh) | 一种锁相环频率合成器 | |
US7786772B2 (en) | Method and apparatus for reducing spurs in a fractional-N synthesizer | |
CN111800128A (zh) | 一种用于小分数锁相环电荷泵电路的电荷平均补偿*** | |
CN206341204U (zh) | 一种频率合成器 | |
CN113225074A (zh) | 一种通用频率调制器和频率调制方法、装置 | |
US9143313B2 (en) | Frequency sweep signal generator, frequency component analysis apparatus, radio apparatus, and frequency sweep signal generating method | |
US6459309B2 (en) | Frequency converter enabling a non-integer division ratio to be programmed by means of a unique control word | |
CN219627696U (zh) | 小型化宽带小步进跳频锁相源 | |
US20050036580A1 (en) | Programmable phase-locked loop fractional-N frequency synthesizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |