CN117253871B - 一种半导体封装器件及其封装方法 - Google Patents
一种半导体封装器件及其封装方法 Download PDFInfo
- Publication number
- CN117253871B CN117253871B CN202311543448.3A CN202311543448A CN117253871B CN 117253871 B CN117253871 B CN 117253871B CN 202311543448 A CN202311543448 A CN 202311543448A CN 117253871 B CN117253871 B CN 117253871B
- Authority
- CN
- China
- Prior art keywords
- lead frame
- chip
- heat dissipation
- frame
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000017525 heat dissipation Effects 0.000 claims abstract description 53
- 229910000679 solder Inorganic materials 0.000 claims abstract description 34
- 230000001680 brushing effect Effects 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 15
- 239000012792 core layer Substances 0.000 claims description 6
- 239000005022 packaging material Substances 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000000306 component Substances 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49537—Plurality of lead frames mounted in one device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本发明涉及半导体器件技术领域，本发明公开了一种半导体封装器件及其封装方法，半导体封装器件工作时，芯片产生的热量沿第一引线框架向上传导，再从第一引线框架的上表面散失到外界；芯片产生的热量还能够沿第二引线框架与第三引线框架向下传导，即形成了多条散热通道，进一步提高了半导体封装器件的散热效率；设置了两个凹槽，安装芯片时若焊料溢出，两个凹槽能够预防焊料溢上芯片表面，还能增加引线框架与封装体的结合性，防止两者分层脱落；通过涂刷焊料的方式使芯片与三个引线框架固定，安装难度低，生产效率高。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种半导体封装器件及其封装方法。
背景技术
随着信息时代的发展，半导体器件被普遍应用于各种电子产品中，人们对于这些电子器件的需求也越来越大，其中半导体器件作为电子产品的核心部件，也受到了很大的重视。
目前功率型半导体器件大部分采用全包封或者半包封结构，半导体器件内部连接采用引线或者桥式连接方式，这种半导体封装器件存在以下问题：1.采用引线或者桥式连接，加工难度大，生产效率低；2.无论是全包封还是半包封，半导体器件的芯片均包封在塑封体内部，半导体器件工作时芯片产生的热量传达方式主要是从上往下进行散热，散热通道单一，热量无法高效导出，以降低芯片温度；3.桥式连接所采用的引脚表面一般为平面，封装体与引脚表面的粘合力差，在使用过程中容易出现引脚与封装体之间出现分层问题。因此，现有技术还有待于改进和发展。
发明内容
鉴于上述现有技术的不足之处，本发明的目的在于提供一种半导体封装器件及其封装方法，以解决现有的半导体器件加工难度大问题、散热效率低问题以及引脚与封装体连接容易分层的问题。
一种半导体封装器件，包括封装体和设置在所述封装体内的芯片，所述半导体封装器件还包括：
第一引线框架，所述第一引线框架下端与所述芯片电接触，所述第一引线框架的上表面延伸出所述封装体的上表面；
第二引线框架，所述第二引线框架上端具有第一凸起以及环绕所述第一凸起的第一凹槽，所述第一凸起上端与所述芯片电接触，所述第二引线框架的下表面延伸出所述封装体的下表面；
第三引线框架，所述第三引线框架上端具有第二凸起以及环绕所述第二凸起的第二凹槽，所述第二凸起上端与所述芯片电接触，所述第三引线框架的下表面延伸出所述封装体的下表面；
所述第一引线框架前后左右四个侧面均连接有第一连筋，所述第一连筋的外侧面延伸出所述封装体的外侧面；
所述第二引线框架前后左右四个侧面均连接有第二连筋，所述第二连筋的外侧面延伸出所述封装体的外侧面；
所述第三引线框架前侧面与左侧面均连接有第三连筋，所述第三连筋的外侧面延伸出所述封装体的外侧面。
具体的，所述芯片包括栅极、源极、漏极，所述漏极位于所述芯片上端，所述源极、栅极位于所述芯片下端，所述第一引线框架下端通过第一焊料层与所述漏极连接，所述第一凸起通过第二焊料层与所述源极连接，所述第二凸起通过第三焊料层与所述栅极连接。
具体的，同一平面上，所述第一连筋与所述第二连筋沿排布方向错位设置，所述第一连筋与所述第三连筋沿排布方向错位设置。
具体的，所述第一引线框架的上端具有第一散热部以及环绕所述第一散热部的第一镂空槽，所述封装体的部分填充于所述第一镂空槽内，所述第一散热部的上表面延伸出所述封装体的上表面；
所述第二引线框架的下端具有第二散热部以及环绕所述第二散热部的第二镂空槽，所述封装体的部分填充于所述第二镂空槽内，所述第二散热部的下表面延伸出所述封装体的下表面；
所述第三引线框架的下端具有第三散热部以及环绕所述第三散热部的第三镂空槽，所述封装体的部分填充于所述第三镂空槽内，所述第三散热部的下表面延伸出所述封装体的下表面。
具体的，所述第一散热部上表面与所述漏极上表面的面积比大于1:1。
具体的，所述第二散热部下表面与所述源极下表面的面积比大于1:1。
具体的，所述第三散热部下表面与所述栅极下表面的面积比大于1:1。
一种半导体封装器件的封装方法，包括以下步骤：
S1准备第一框架、第二框架，其中，所述第一框架包括第一外框以及连接在所述第一外框内侧的所述第一引线框架，所述第二框架包括第二外框以及连接在所述第二外框内侧的所述第二引线框架与所述第三引线框架；
S2在所述第二引线框架与所述第三引线框架上分别刷上锡膏，将所述芯片对位固定，然后在所述芯片上刷上锡膏，将所述第一引线框架对位放置，经过固化后得到中间芯层；
S3通过塑封料将中间芯层包覆，固化后得到封装体，其中，所述第一引线框架的上表面延伸出所述封装体的上表面，所述第二引线框架的下表面延伸出所述封装体的下表面，所述第三引线框架的下表面延伸出所述封装体的下表面；
S4将所述第一外框与所述第二外框裁切除去，得到所述半导体封装器件。
本发明的有益效果：
本发明的一种半导体封装器件及其封装方法，半导体封装器件工作时，芯片产生的热量沿第一引线框架向上传导，再从第一引线框架的上表面散失到外界；芯片产生的热量还能够沿第二引线框架与第三引线框架向下传导，即形成了多条散热通道，进一步提高了半导体封装器件的散热效率；设置了两个凹槽，安装芯片时若焊料溢出，两个凹槽能够预防焊料溢上芯片表面，还能增加引线框架与封装体的结合性，防止两者分层脱落；通过涂刷焊料的方式使芯片与三个引线框架固定，安装难度低，生产效率高。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明的一种半导体封装器件的立体结构图；
图2为本发明的一种半导体封装器件的仰视图；
图3为图2中A-A面的剖面图；
图4为本发明的一种半导体封装器件的***图；
图5为本发明的芯片的背面结构示意图；
图6为本发明的第二引线框架、第三引线框架的背面结构示意图；
图7为本发明的第一框架的立体结构图；
图8为本发明的第二框架的立体结构图。
附图标记为：封装体10、芯片20、第一引线框架30、第一焊料层21、第二引线框架40、第一凸起41、第一凹槽42、第二焊料层22、第三引线框架50、第二凸起51、第二凹槽52、第三焊料层23、第一连筋31、第二连筋43、第三连筋53、第一散热部32、第一镂空槽33、第二散热部44、第二镂空槽45、第三散热部54、第三镂空槽55、第一框架60、第二框架70。
具体实施方式
本发明提供一种半导体封装器件及其封装方法，为使本发明的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
如图1到图4所示，本实施例公开了一种半导体封装器件，包括封装体10和设置在封装体10内的芯片20，半导体封装器件还包括：
第一引线框架30，第一引线框架30下端与芯片20电接触，第一引线框架30的上表面延伸出封装体10的上表面；
第二引线框架40，第二引线框架40上端具有第一凸起41以及环绕第一凸起41的第一凹槽42，第一凸起41上端与芯片20电接触，第二引线框架40的下表面延伸出封装体10的下表面；
第三引线框架50，第三引线框架50上端具有第二凸起51以及环绕第二凸起51的第二凹槽52，第二凸起51上端与芯片20电接触，第三引线框架50的下表面延伸出封装体10的下表面。
本实施例的半导体封装器件，第一引线框架30与芯片20通过面接触的结合方式，热量能够直接传导，而且第一引线框架30的上表面延伸出封装体10的上表面，半导体封装器件工作时，芯片20产生的热量沿第一引线框架30向上传导，再从第一引线框架30的上表面散失到外界，散热效率高；还设置了第二引线框架40与第三引线框架50的下表面延伸出封装体10的下表面，芯片20产生的热量还能够沿第二引线框架40与第三引线框架50向下传导，即形成了多条散热通道，进一步提高了半导体封装器件的散热效率。
本实施例的半导体封装器件，第二引线框架40上端具有第一凸起41和第一凹槽42，安装芯片20时若锡膏溢出，第一凹槽42能够预防锡膏溢上芯片20表面，此外，第一凹槽42还能增加第二引线框架40与封装体10的结合性，防止两者分层脱落。
本实施例的半导体封装器件，第三引线框架50上端具有第二凸起51和第二凹槽52，安装芯片20时若锡膏溢出，第二凹槽52能够预防锡膏溢上芯片20表面，此外，第二凹槽52还能增加第三引线框架50与封装体10的结合性，防止两者分层脱落，第二凸起51的设计，能够快速与芯片20对位，并防止错位，增加作业可行性。
本实施例的芯片20包括栅极、源极、漏极，即分别对应于G极、S极、D极，G极是在芯片20的绝缘层上覆盖一层金属并引出的电极，G极为接地端，D极为内部MOS管漏极，S极为内部MOS管源极，在电路中，G极接地，D极接电源正极，S极接电源负极。漏极位于芯片20上端，源极、栅极位于芯片20下端，第一引线框架30下端通过第一焊料层21与漏极连接，第一凸起41通过第二焊料层22与源极连接，第二凸起51通过第三焊料层23与栅极连接。
本实施例的第一焊料层21、第二焊料层22、第三焊料层23均采用锡膏，但不局限于用锡膏，还可以用其他比如锡铅焊料、银焊料、铜焊料等，通过锡膏进行连接，固化后不容易分层脱落，结构稳定性好。
如图1和图4所示，第一引线框架30前后左右四个侧面均连接有第一连筋31，第一连筋31的外侧面延伸出封装体10的外侧面，第一连筋31能够作为第一引线框架30四周的辅助传热部件，能够加快第一引线框架30的散热效率。
如图1和图4所示，第二引线框架40前后左右四个侧面均连接有第二连筋43，第二连筋43的外侧面延伸出封装体10的外侧面，第二连筋43能够作为第二引线框架40四周的辅助传热部件，能够加快第二引线框架40的散热效率。
如图1和图4所示，第三引线框架50前侧面与左侧面均连接有第三连筋53，第三连筋53的外侧面延伸出封装体10的外侧面，第三连筋53能够作为第三引线框架50四周的辅助传热部件，能够加快第三引线框架50的散热效率。
如图1所示，同一平面上，第一连筋31与第二连筋43沿排布方向错位设置，第一连筋31与第三连筋53沿排布方向错位设置，将上下引线框架的连筋错位设计，作为应用端高压使用时，能够防止漏电的发生。
如图4所示，第一引线框架30的上端具有第一散热部32以及环绕第一散热部32的第一镂空槽33，封装体10经过塑封成型后，封装体10的部分填充于第一镂空槽33内，增强第一引线框架30与塑封料之间的咬合，提高了半导体封装器件的结构稳定性，第一散热部32的上表面延伸出封装体10的上表面，第一引线框架30的热量能够通过第一散热部32的上表面直接散发到外界，散热效率高。
如图6所示，第二引线框架40的下端具有第二散热部44以及环绕第二散热部44的第二镂空槽45，封装体10经过塑封成型后，封装体10的部分填充于第二镂空槽45内，增强第二引线框架40与塑封料之间的咬合，提高了半导体封装器件的结构稳定性，第二散热部44的下表面延伸出封装体10的下表面，第二引线框架40的热量能够通过第二散热部44的上表面直接散发到外界，散热效率高。
如图6所示，第三引线框架50的下端具有第三散热部54以及环绕第三散热部54的第三镂空槽55，封装体10经过塑封成型后，封装体10的部分填充于第三镂空槽55内，增强第三引线框架50与塑封料之间的咬合，提高了半导体封装器件的结构稳定性，第三散热部54的下表面延伸出封装体10的下表面，第三引线框架50的热量能够通过第三散热部54的上表面直接散发到外界，散热效率高。
如图4~图6所示，第一散热部32上表面与漏极上表面的面积比大于1:1，第二散热部44下表面与源极下表面的面积比大于1:1，第三散热部54下表面与栅极下表面的面积比大于1:1，热量传导过程中，由于热量是从一个小的载体到一个大的载体，热量传导效率会加快，使得芯片20能够快速降温。
一种半导体封装器件的封装方法，包括以下步骤：
S1准备如图7和图8所示的第一框架60、第二框架70，其中，第一框架60包括第一外框以及连接在第一外框内侧的第一引线框架30，第二框架70包括第二外框以及连接在第二外框内侧的第二引线框架40与第三引线框架50；
S2在第二引线框架40与第三引线框架50上分别刷上锡膏，将芯片20对位固定，然后在芯片20上刷上锡膏，将第一引线框架30对位放置，经过固化后得到中间芯层；
S3通过塑封料将中间芯层包覆，固化后得到封装体10，其中，第一引线框架30的上表面延伸出封装体10的上表面，第二引线框架40的下表面延伸出封装体10的下表面，第三引线框架50的下表面延伸出封装体10的下表面；
S4将第一外框与第二外框裁切除去，得到半导体封装器件。
本实施例公开的一种半导体封装器件的封装方法，通过涂刷焊料的方式使芯片20与第一引线框架30、第二引线框架40、第三引线框架50固定，容易控制焊料的用量与涂覆厚度，避免局部空洞，经过接触后直接实现电接触，无需采用引线或桥式引脚，安装难度低，生产效率高。
以上对本发明的较佳实施方式进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可作出各种的等同变型或替换，这些等同的变型或替换均包含在本发明创造权利要求所限定的范围内。
Claims (7)
1.一种半导体封装器件，包括封装体（10）和设置在所述封装体（10）内的芯片（20），其特征在于，所述半导体封装器件还包括：
第一引线框架（30），所述第一引线框架（30）下端与所述芯片（20）电接触，所述第一引线框架（30）的上表面延伸出所述封装体（10）的上表面；
第二引线框架（40），所述第二引线框架（40）上端具有第一凸起（41）以及环绕所述第一凸起（41）的第一凹槽（42），所述第一凸起（41）上端与所述芯片（20）电接触，所述第二引线框架（40）的下表面延伸出所述封装体（10）的下表面；
第三引线框架（50），所述第三引线框架（50）上端具有第二凸起（51）以及环绕所述第二凸起（51）的第二凹槽（52），所述第二凸起（51）上端与所述芯片（20）电接触，所述第三引线框架（50）的下表面延伸出所述封装体（10）的下表面；
所述第一引线框架（30）前后左右四个侧面均连接有第一连筋（31），所述第一连筋（31）的外侧面延伸出所述封装体（10）的外侧面；
所述第二引线框架（40）前后左右四个侧面均连接有第二连筋（43），所述第二连筋（43）的外侧面延伸出所述封装体（10）的外侧面；
所述第三引线框架（50）前侧面与左侧面均连接有第三连筋（53），所述第三连筋（53）的外侧面延伸出所述封装体（10）的外侧面；
所述第一引线框架（30）的上端具有第一散热部（32）以及环绕所述第一散热部（32）的第一镂空槽（33），所述封装体（10）的部分填充于所述第一镂空槽（33）内，所述第一散热部（32）的上表面延伸出所述封装体（10）的上表面；
所述第二引线框架（40）的下端具有第二散热部（44）以及环绕所述第二散热部（44）的第二镂空槽（45），所述封装体（10）的部分填充于所述第二镂空槽（45）内，所述第二散热部（44）的下表面延伸出所述封装体（10）的下表面；
所述第三引线框架（50）的下端具有第三散热部（54）以及环绕所述第三散热部（54）的第三镂空槽（55），所述封装体（10）的部分填充于所述第三镂空槽（55）内，所述第三散热部（54）的下表面延伸出所述封装体（10）的下表面。
2.根据权利要求1所述的一种半导体封装器件，其特征在于，所述芯片（20）包括栅极、源极、漏极，所述漏极位于所述芯片（20）上端，所述源极、栅极位于所述芯片（20）下端，所述第一引线框架（30）下端通过第一焊料层（21）与所述漏极连接，所述第一凸起（41）通过第二焊料层（22）与所述源极连接，所述第二凸起（51）通过第三焊料层（23）与所述栅极连接。
3.根据权利要求1所述的一种半导体封装器件，其特征在于，同一平面上，所述第一连筋（31）与所述第二连筋（43）沿排布方向错位设置，所述第一连筋（31）与所述第三连筋（53）沿排布方向错位设置。
4.根据权利要求2所述的一种半导体封装器件，其特征在于，所述第一散热部（32）上表面与所述漏极上表面的面积比大于1:1。
5.根据权利要求2所述的一种半导体封装器件，其特征在于，所述第二散热部（44）下表面与所述源极下表面的面积比大于1:1。
6.根据权利要求2所述的一种半导体封装器件，其特征在于，所述第三散热部（54）下表面与所述栅极下表面的面积比大于1:1。
7.一种如权利要求1~6任意一项所述半导体封装器件的封装方法，其特征在于，包括以下步骤：
S1准备第一框架（60）、第二框架（70），其中，所述第一框架（60）包括第一外框以及连接在所述第一外框内侧的所述第一引线框架（30），所述第二框架（70）包括第二外框以及连接在所述第二外框内侧的所述第二引线框架（40）与所述第三引线框架（50）；
S2在所述第二引线框架（40）与所述第三引线框架（50）上分别刷上焊料，将所述芯片（20）对位固定，然后在所述芯片（20）上刷上焊料，将所述第一引线框架（30）对位放置，经过固化后得到中间芯层；
S3通过塑封料将中间芯层包覆，固化后得到封装体（10），其中，所述第一引线框架（30）的上表面延伸出所述封装体（10）的上表面，所述第二引线框架（40）的下表面延伸出所述封装体（10）的下表面，所述第三引线框架（50）的下表面延伸出所述封装体（10）的下表面；
S4将所述第一外框与所述第二外框裁切除去，得到所述半导体封装器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311543448.3A CN117253871B (zh) | 2023-11-20 | 2023-11-20 | 一种半导体封装器件及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311543448.3A CN117253871B (zh) | 2023-11-20 | 2023-11-20 | 一种半导体封装器件及其封装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117253871A CN117253871A (zh) | 2023-12-19 |
| CN117253871B true CN117253871B (zh) | 2024-02-13 |
Family
ID=89129897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311543448.3A Active CN117253871B (zh) | 2023-11-20 | 2023-11-20 | 一种半导体封装器件及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117253871B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101443906A (zh) * | 2004-11-23 | 2009-05-27 | 西利康尼克斯股份有限公司 | 具有夹在杯状引线框和具台面和谷的引线框之间的管芯的半导体封装 |
| CN105489571A (zh) * | 2014-09-15 | 2016-04-13 | 万国半导体(开曼)股份有限公司 | 一种带散热片的半导体封装及其封装方法 |
| CN209119087U (zh) * | 2019-01-22 | 2019-07-16 | 上海凯虹科技电子有限公司 | 引线框架及采用该引线框架的封装体 |
| CN209447788U (zh) * | 2019-04-30 | 2019-09-27 | 上海凯虹科技电子有限公司 | 引线框架及封装体 |
| CN219123228U (zh) * | 2023-01-06 | 2023-06-02 | 上海凯虹科技电子有限公司 | 引线框架及封装结构 |
| CN219696450U (zh) * | 2023-02-28 | 2023-09-15 | 中科华艺(天津)科技有限公司 | 一种抗干扰的氮化镓dfn5x6-8l封装框架 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6867481B2 (en) * | 2003-04-11 | 2005-03-15 | Fairchild Semiconductor Corporation | Lead frame structure with aperture or groove for flip chip in a leaded molded package |
| US7875965B2 (en) * | 2008-03-18 | 2011-01-25 | Mediatek Inc. | Semiconductor chip package |
| CN201838585U (zh) * | 2010-06-17 | 2011-05-18 | 国碁电子(中山)有限公司 | 堆叠式芯片封装结构及其基板 |
-
2023
- 2023-11-20 CN CN202311543448.3A patent/CN117253871B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101443906A (zh) * | 2004-11-23 | 2009-05-27 | 西利康尼克斯股份有限公司 | 具有夹在杯状引线框和具台面和谷的引线框之间的管芯的半导体封装 |
| CN105489571A (zh) * | 2014-09-15 | 2016-04-13 | 万国半导体(开曼)股份有限公司 | 一种带散热片的半导体封装及其封装方法 |
| CN209119087U (zh) * | 2019-01-22 | 2019-07-16 | 上海凯虹科技电子有限公司 | 引线框架及采用该引线框架的封装体 |
| CN209447788U (zh) * | 2019-04-30 | 2019-09-27 | 上海凯虹科技电子有限公司 | 引线框架及封装体 |
| CN219123228U (zh) * | 2023-01-06 | 2023-06-02 | 上海凯虹科技电子有限公司 | 引线框架及封装结构 |
| CN219696450U (zh) * | 2023-02-28 | 2023-09-15 | 中科华艺(天津)科技有限公司 | 一种抗干扰的氮化镓dfn5x6-8l封装框架 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117253871A (zh) | 2023-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9035453B2 (en) | Semiconductor device | |
| US7495323B2 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
| US6642576B1 (en) | Power semiconductor device having layered structure of power semiconductor elements and terminal members | |
| EP3107120B1 (en) | Power semiconductor module | |
| US8253236B2 (en) | Power semiconductor device | |
| JP5241177B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US9240371B2 (en) | Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module | |
| KR100478883B1 (ko) | 반도체장치 | |
| WO2012111254A1 (ja) | 半導体装置及びその製造方法 | |
| EP3104412B1 (en) | Power semiconductor module | |
| EP2306513A2 (en) | IC chip package with directly connected leads | |
| US20010044167A1 (en) | Power semiconductor package and method for making the same | |
| CN210607250U (zh) | 封装 | |
| JPH09260550A (ja) | 半導体装置 | |
| JP4491244B2 (ja) | 電力半導体装置 | |
| CN116259549B (zh) | 一种双面散热功率半导体的封装方法及封装结构 | |
| CN111095537B (zh) | 半导体装置及具备该半导体装置的功率转换装置 | |
| CN110914975A (zh) | 功率半导体模块 | |
| KR101994727B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
| JP5341339B2 (ja) | 回路装置 | |
| CN117253871B (zh) | 一种半导体封装器件及其封装方法 | |
| JP2004303854A (ja) | 半導体装置 | |
| JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
| KR20190085587A (ko) | 고열전도성 반도체 패키지 | |
| WO2024024067A1 (ja) | 電力変換装置、電力変換装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |