CN116959993A - Nand闪存器件、高压运算晶体管及其制作方法 - Google Patents
Nand闪存器件、高压运算晶体管及其制作方法 Download PDFInfo
- Publication number
- CN116959993A CN116959993A CN202311219258.6A CN202311219258A CN116959993A CN 116959993 A CN116959993 A CN 116959993A CN 202311219258 A CN202311219258 A CN 202311219258A CN 116959993 A CN116959993 A CN 116959993A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- source
- gate insulating
- drain region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 35
- 238000005468 ion implantation Methods 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 9
- 230000015654 memory Effects 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000011295 pitch Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及闪存技术领域，具体公开了一种NAND闪存器件、高压运算晶体管及其制作方法，包括：提供半导体基板；在半导体基板上形成栅极绝缘层；在栅极绝缘层背离半导体基板的表面形成栅极电极；在栅极绝缘层朝向半导体基板的表面形成第一掺杂浓度的第一源漏区域；去除部分栅极绝缘层，并在第一源漏区域内且与栅极绝缘层的去除部分对应的位置处形成第二掺杂浓度的第二源漏区域，去除部分栅极绝缘层和形成第二掺杂浓度的第二源漏区域基于同一图形掩膜实现；在栅极电极和第二源漏区域位置均形成金属连接部；在金属连接部的表面形成金属层。本发明提供的高压运算晶体管的制作方法能够降低成本的同时提升NAND闪存器件的集成度。
Description
技术领域
本发明涉及闪存技术领域，尤其涉及一种高压运算晶体管的制作方法、高压运算晶体管及NAND闪存器件。
背景技术
在存储半导体器件中为了降低成本，通常需要提高器件集成度以及微缩设计规则。而这种方式则意味着应提高制造存储半导体的设备性能，以能够呈现出微缩设计规则后的工艺技术。但是对于提升半导体的设备性能则进一步意味着增加投资费用，进而导致成本上升，这显然违背了因提高集成度而降低成本的初衷。
针对NAND闪存器件，在其***电路中，高压运算晶体管的尺寸对器件尺寸的影响较大，即高压运算晶体管的尺寸是决定NAND闪存器件集成度的主要因素。
因此，如何通过减小高压运算晶体管的尺寸以提升NAND闪存器件集成度的同时降低器件成本成为本领域技术人员亟待解决的技术问题。
发明内容
本发明提供了一种高压运算晶体管的制作方法、高压运算晶体管及NAND闪存器件，解决相关技术中存在的无法在不提高成本的前提下减小高压运算晶体管的尺寸的问题。
作为本发明的第一个方面，提供一种高压运算晶体管的制作方法，其中，包括：
提供半导体基板；
在所述半导体基板上形成栅极绝缘层；
在所述栅极绝缘层背离所述半导体基板的表面形成栅极电极；
在所述栅极绝缘层朝向所述半导体基板的表面形成第一掺杂浓度的第一源漏区域；
去除部分所述栅极绝缘层，并在所述第一源漏区域内且与所述栅极绝缘层的去除部分对应的位置处形成第二掺杂浓度的第二源漏区域，所述第二掺杂浓度大于所述第一掺杂浓度，所述第二源漏区域与所述第一源漏区域连接，去除部分所述栅极绝缘层和形成所述第二掺杂浓度的第二源漏区域基于同一图形掩膜实现；
在所述栅极电极和所述第二源漏区域位置均形成金属连接部；
在所述金属连接部背离所述栅极电极或第二源漏区域的表面形成金属层；
其中，去除部分所述栅极绝缘层，并在所述第一源漏区域内且与所述栅极绝缘层的去除部分对应的位置处形成第二掺杂浓度的第二源漏区域，包括：
根据图形掩膜通过刻蚀去除所述栅极绝缘层的部分图形；
在所述第一源漏区域内且与去除的部分图形对应的位置基于同一图形掩膜进行离子注入形成第二掺杂浓度的第二源漏区域。
进一步地，去除部分所述栅极绝缘层，并在所述第一源漏区域内且与所述栅极绝缘层的去除部分对应的位置处形成第二掺杂浓度的第二源漏区域，包括：
根据图形掩膜通过刻蚀去除所述栅极绝缘层的部分图形；
在所述第一源漏区域内且与去除的部分图形对应的位置基于同一图形掩膜进行离子注入形成第二掺杂浓度的第二源漏区域。
进一步地，所述第二源漏区域以所述栅极绝缘层的去除部分的中心点为基准向四周对称布置。
进一步地，所述第二源漏区域以所述栅极绝缘层的去除部分的中心点为基准呈现的非对称区域不大于预设距离阈值。
进一步地，所述栅极绝缘层的厚度不小于20nm。
进一步地，所述制作方法还包括在所述半导体基板上形成栅极绝缘层的步骤后进行的：
在所述半导体基板与所述栅极绝缘层之间形成阱区。
进一步地，所述制作方法还包括在所述半导体基板上形成栅极绝缘层的步骤后进行的：
根据光刻以及刻蚀工艺在所述半导体基板内形成有源隔离区；
在所述半导体基板内且位于所述有源隔离区的下方形成隔离离子注入区，所述隔离离子注入区的浓度大于所述半导体基板的浓度。
进一步地，所述制作方法还包括在所述栅极绝缘层背离所述半导体基板的表面形成栅极电极的步骤后进行的：
在所述栅极电极的两侧形成侧壁结构。
作为本发明的另一个方面，提供一种高压运算晶体管，其中，通过前文所述的高压运算晶体管的制作方法制作形成。
作为本发明的另一个方面，提供一种NAND闪存器件，其中，包括前文所述的高压运算晶体管。
本发明提供的高压运算晶体管的制作方法，通过将第二源漏区域的制作与栅极绝缘层的去除部分采用同一图形掩膜实现，不仅能够降低器件尺寸，还能够提高耐压特性，且本发明的这种高压运行晶体管的制作方法并不需要半导体设备的性能改进，因此，本发明提供的高压运算晶体管的制作方法不仅能够减小高压运算晶体管的尺寸提升NAND闪存器件集成度，还能够降低器件的制作成本。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为本发明提供的高压运算晶体管的制作方法的流程图。
图2为本发明提供的高压运算晶体管制作过程中的部分结构示意图。
图3为本发明提供的高压运算晶体管的结构示意图。
图4为现有技术中的高压运算晶体管的结构示意图。
图5为现有技术中的低压运算晶体管的结构示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
当前，针对NAND闪存器件，若要降低其制作尺寸，则主要是通过微缩设计规则的方式实现，这种方式的实现则主要是依赖于提升设备的性能，而设备性能的提升则明显导致成本的上升，显然与为了降低成本而提升集成度的初衷背道而驰。
基于此，在本实施例中提供了一种高压运算晶体管的制作方法，图1是根据本发明实施例提供的高压运算晶体管的制作方法的流程图，如图1所示，包括：
S100、提供半导体基板；
在本发明实施例中，如图2所示，半导体基板10具体为硅基材料，并对半导体基板进行必要的清洗和化学处理等。
S200、在所述半导体基板10上形成栅极绝缘层11；
如图2所示，具体在形成栅极绝缘层11时，通过半导体扩散工艺技术，在所述半导体基板的表面通过硅氧化工艺形成栅极绝缘层11。
S300、在所述栅极绝缘层11背离所述半导体基板10的表面形成栅极电极15；
在本发明实施例中，如图2所示，在栅极绝缘层11背离所述半导体基板表面，通过半导体扩散工艺，形成多晶硅层，再利用图形掩膜通过光刻和刻蚀工艺将形成栅极电极15。
S400、在所述栅极绝缘层朝向所述半导体基板的表面形成第一掺杂浓度的第一源漏区域；
在本发明实施例中，向所述半导体基板10内注入低浓度的掺杂材料（例如磷或砷等），形成n型掺杂区域，这些n型掺杂区域位于源漏区域接近栅极的一侧，并且浓度较低，以形成n-LDD（n-LightlyDopedDrain）区域，此处称为第一掺杂浓度的第一源漏区域16。
S500、去除部分所述栅极绝缘层，并在所述第一源漏区域内且与所述栅极绝缘层的去除部分对应的位置处形成第二掺杂浓度的第二源漏区域，所述第二掺杂浓度大于所述第一掺杂浓度，所述第二源漏区域与所述第一源漏区域连接，去除部分所述栅极绝缘层和形成所述第二掺杂浓度的第二源漏区域基于同一图形掩膜实现；
在本发明实施例中，如图3所示，为了形成高浓度的源漏区域，通过同一图形掩膜既实现去除部分栅极绝缘层又实现形成第二掺杂浓度的第二源漏区域17，也就是说，在该实现方式中，基于同一图形掩膜在去除的栅极绝缘层的宽度A与所形成的第二源漏区域17的宽度B是相同的。
S600、在所述栅极电极和所述第二源漏区域位置均形成金属连接部；
如图3所示，在所述栅极电极15和所述第二源漏区域17上均形成金属连接部18，用于将栅极电极15和第二源漏区域17与金属层19连接。
S700、在所述金属连接部背离所述栅极电极或第二源漏区域的表面形成金属层。
在本发明实施例中，为了说明本发明的效果，以图4所示的现有技术中的高压运算晶体管以及图5所示的低压运算晶体管的结构为例进行对比说明。
图4所示现有技术中的高压运算晶体管的结构，图5为现有技术中低压运算晶体管的结构示意图，在制作过程中，图5所示的低压运算晶体管其高浓度的第二源漏区域17离子注入时，侧壁（Spacer区域）14从栅极电极15的边缘开始起到抵消（Offset）作用，即在上述侧壁14的边缘为止形成高浓度的离子注入区域。该方式通常称之为自对准源极/漏极结构。即，为了形成第二源漏区域17，进行光刻工艺时，将晶体管的栅极电极15包含在内，打开第二源漏区域17进行离子注入，而由于上述侧壁14会阻碍离子注入，第二源漏区域17的离子注入在上述侧壁14的边缘自对准形成。但如图4所示，高压运算晶体管由于与低压运算晶体管的源漏区域结构不同，因此，在高压运算晶体管的制作过程中无法通过自对准形成高压运算晶体管中的第二源漏区域17，因此，图4所示的现有技术中高压运算晶体管的制作是需要在第一源漏区域16上的栅极绝缘层去除部分（该去除部分的宽度为A’）后形成离子注入区域，而该方式则需要一个去除部分的宽度A’对应的图形掩膜a以及与形成第二源漏区域17的宽度B’对应的图像掩膜b实现。
也就是说，现有技术图4所示的结构，即先通过图形掩膜a去除栅极绝缘层的部分，此处去除的宽度为A’，然后在通过图形掩膜b形成第二源漏区域17。由于图4所示的结构在进行两次图形掩膜时，其宽度A’大于宽度B’， 宽度A’与宽度B’之间形成的间隙D无疑是增大了器件尺寸。
而图3所示的本发明实施例在形成第二源漏区域时，去除栅极绝缘层11的部分结构，即对应宽度A和形成第二源漏区域17（对应宽度B）使用的是同一图形掩膜，也就是说，本发明实施例中的宽度A和宽度B是相同的，正是因为本发明实施例中的宽度A和宽度B是相同的，即通过同一图形掩膜形成第二源漏区域17，消除了间隙D，从而能够降低器件尺寸。
另外，由于本发明实施例中采用的是同一图形掩膜，与图4的实现工艺相比，还能够消除由于两个不同的图形掩膜发生的不对准而影响晶体管特性的问题。
具体来说，由于高压运算晶体管的耐受电压取决于第一源漏区域16的间距C’和第二源漏区域17与隔离离子注入区域13的间距E。基于间距C’和间距E对耐压的影响特性可知，水平方向上的间距C’的长度越长则耐受电压会越高，而垂直方向上的间距E越短则耐受电压会越高，因此在进行高压运算晶体管的设计时通常是将上述两个间距取一个最佳值。在图4所示的现有技术中，由于间距A’的宽度要大于第二源漏区域17的宽度B’，因此在实际进行离子注入时，由于工艺原因会导致第二源漏区域17的两侧都会有离子浸入，也就是说，实际第二源漏区域17的宽度要比预设的要大，进而导致实际的第一源漏区域16的宽度C’要比实际小，从而影响了耐压特性。而本发明实施例中由于栅极绝缘层的去除部分的宽度A与第二源漏区域17的宽度B相同，因此在进行离子注入时会将离子限定在宽度A的区域内，从而不会影响第一源漏区域16的宽度C，因此本发明实施例中的耐受电压相比现有技术也会有提升。
综上，本发明提供的高压运算晶体管的制作方法，通过将第二源漏区域17的制作与栅极绝缘层的去除部分采用同一图形掩膜实现，不仅能够降低器件尺寸，还能够提高耐压特性，且本发明的这种高压运行晶体管的制作方法并不需要半导体设备的性能改进，因此，本发明提供的高压运算晶体管的制作方法不仅能够减小高压运算晶体管的尺寸提升NAND闪存器件集成度，还能够降低器件的制作成本。
具体地，在制作第二源漏区域时，去除部分所述栅极绝缘层，并在所述第一源漏区域内且与所述栅极绝缘层的去除部分对应的位置处形成第二掺杂浓度的第二源漏区域，包括：
根据图形掩膜通过刻蚀去除所述栅极绝缘层11的部分图形；
在所述第一源漏区域16内且与去除的部分图形对应的位置基于同一图形掩膜进行离子注入形成第二掺杂浓度的第二源漏区域17。
应当理解的是，在形成第二掺杂浓度的第二源漏区域时，通过同一图形掩膜先进行刻蚀去除栅极绝缘层11的部分图形，图3所示具体为宽度A对应的区域，然后继续基于该图像掩膜进行离子注入形成第二掺杂浓度的第二源漏区域17，由于基于的同一图形掩膜，因此该第二源漏区域17的宽度B与宽度A相同。
作为第二源漏区域17的一种具体实施方式，所述第二源漏区域17以所述栅极绝缘层的去除部分的中心点为基准向四周对称布置。
结合图3，此处具体可以理解为，所述第二源漏区域17以栅极绝缘层的去除区域（其宽度对应宽度A）的中心点为基准向四个方向上均匀对称分布。
应当理解的是，通过对称分布第二源漏区域17能够有效保证高压运算晶体管的特性。
作为第二源漏区域17的一种具体实施方式，所述第二源漏区域以所述栅极绝缘层的去除部分的中心点为基准呈现的非对称区域不大于预设距离阈值。
在本发明实施例中，所述预设距离阈值具体可以为10nm。应当理解的是，在形成第二源漏区域17时，即便无法做到完全的向四周对称分布，也要控制非对称的区域在预设距离阈值内。具体预设距离阈值的大小可以根据具体工艺需要进行设置，此处并不做限定。
另外，在本发明实施例中，为了提高耐性电压，即也是为了降低漏电流，提升器件的可靠性，所述栅极绝缘层的厚度不小于20nm。
应当理解的是，所述栅极绝缘层的厚度与NAND闪存器件能够承受的电压相关，此处不小于20nm是整体考虑NAND闪存器件通常能用到的电压为基准确定的。
在本发明实施例中，所述制作方法还包括在所述半导体基板上形成栅极绝缘层的步骤后进行的：
在所述半导体基板与所述栅极绝缘层之间形成阱区。
具体地，在本发明实施例中，为了实现对晶体管的电流控制，在形成栅极绝缘层11之后，可以通过离子注入工艺形成位于所述栅极绝缘层11和所述半导体基板10之间的阱区。
在本发明实施例中，如图3所示，所述制作方法还包括在所述半导体基板上形成栅极绝缘层的步骤后进行的：
根据光刻以及刻蚀工艺在所述半导体基板内形成有源隔离区12；
在所述半导体基板内且位于所述有源隔离区12的下方形成隔离离子注入区13，所述隔离离子注入区13的浓度大于所述半导体基板10的浓度。
应当理解的是，通过光刻及刻蚀工艺能够形成有源隔离区12，为了改善有源隔离区12的隔离特性，在半导体基板10内通过离子注入的方式形成位于有源隔离区12下方的隔离离子注入区13，且隔离离子注入区13的浓度大于所述半导体基板10的浓度。
具体地，如图3所示，所述制作方法还包括在所述栅极绝缘层背离所述半导体基板的表面形成栅极电极的步骤后进行的：
在所述栅极电极的两侧形成侧壁结构14。
作为本发明的另一实施例，提供一种高压运算晶体管，其中，通过前文所述的高压运算晶体管的制作方法制作形成。
在本发明实施例中，通过前文所述的高压运算晶体管的制作方法形成的如图3所示的高压运算晶体管的结构，能够提高耐压特性，且该高压运算晶体管的结构尺寸降低能够提升NAND闪存器件集成度。
关于该高压运算晶体管的具体原理可以参照前文的高压运算晶体管的制作方法的描述，此处不再赘述。
作为本发明的另一实施例，提供一种NAND闪存器件，其中，包括前文所述的高压运算晶体管。
在本发明实施例中，由于NAND闪存器件的尺寸主要取决于高压运算晶体管的结构尺寸，因此本发明实施例中的NAND闪存器件由于采用前文所述的高压运算晶体管，能够有效提升集成度。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (9)
1.一种高压运算晶体管的制作方法，其特征在于，包括：
提供半导体基板；
在所述半导体基板上形成栅极绝缘层；
在所述栅极绝缘层背离所述半导体基板的表面形成栅极电极；
在所述栅极绝缘层朝向所述半导体基板的表面形成第一掺杂浓度的第一源漏区域；
去除部分所述栅极绝缘层，并在所述第一源漏区域内且与所述栅极绝缘层的去除部分对应的位置处形成第二掺杂浓度的第二源漏区域，所述第二掺杂浓度大于所述第一掺杂浓度，所述第二源漏区域与所述第一源漏区域连接，去除部分所述栅极绝缘层和形成所述第二掺杂浓度的第二源漏区域基于同一图形掩膜实现；
在所述栅极电极和所述第二源漏区域位置均形成金属连接部；
在所述金属连接部背离所述栅极电极或第二源漏区域的表面形成金属层；
其中，去除部分所述栅极绝缘层，并在所述第一源漏区域内且与所述栅极绝缘层的去除部分对应的位置处形成第二掺杂浓度的第二源漏区域，包括：
根据图形掩膜通过刻蚀去除所述栅极绝缘层的部分图形；
在所述第一源漏区域内且与去除的部分图形对应的位置基于同一图形掩膜进行离子注入形成第二掺杂浓度的第二源漏区域。
2.根据权利要求1所述的高压运算晶体管的制作方法，其特征在于，所述第二源漏区域以所述栅极绝缘层的去除部分的中心点为基准向四周对称布置。
3.根据权利要求1所述的高压运算晶体管的制作方法，其特征在于，所述第二源漏区域以所述栅极绝缘层的去除部分的中心点为基准呈现的非对称区域不大于预设距离阈值。
4.根据权利要求1至3中任意一项所述的高压运算晶体管的制作方法，其特征在于，所述栅极绝缘层的厚度不小于20nm。
5.根据权利要求1至3中任意一项所述的高压运算晶体管的制作方法，其特征在于，所述制作方法还包括在所述半导体基板上形成栅极绝缘层的步骤后进行的：
在所述半导体基板与所述栅极绝缘层之间形成阱区。
6.根据权利要求1至3中任意一项所述的高压运算晶体管的制作方法，其特征在于，所述制作方法还包括在所述半导体基板上形成栅极绝缘层的步骤后进行的：
根据光刻以及刻蚀工艺在所述半导体基板内形成有源隔离区；
在所述半导体基板内且位于所述有源隔离区的下方形成隔离离子注入区，所述隔离离子注入区的浓度大于所述半导体基板的浓度。
7.根据权利要求1至3中任意一项所述的高压运算晶体管的制作方法，其特征在于，所述制作方法还包括在所述栅极绝缘层背离所述半导体基板的表面形成栅极电极的步骤后进行的：
在所述栅极电极的两侧形成侧壁结构。
8.一种高压运算晶体管，其特征在于，通过权利要求1至7中任意一项所述的高压运算晶体管的制作方法制作形成。
9.一种NAND闪存器件，其特征在于，包括权利要求8所述的高压运算晶体管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311219258.6A CN116959993B (zh) | 2023-09-21 | 2023-09-21 | Nand闪存器件、高压运算晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311219258.6A CN116959993B (zh) | 2023-09-21 | 2023-09-21 | Nand闪存器件、高压运算晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116959993A true CN116959993A (zh) | 2023-10-27 |
| CN116959993B CN116959993B (zh) | 2024-01-02 |
Family
ID=88455090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311219258.6A Active CN116959993B (zh) | 2023-09-21 | 2023-09-21 | Nand闪存器件、高压运算晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116959993B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990060607A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US5929484A (en) * | 1996-06-29 | 1999-07-27 | Hyundai Electronics Industries Co., Ltd. | High voltage semiconductor device |
| KR20020017725A (ko) * | 2000-08-31 | 2002-03-07 | 박종섭 | 고전압 반도체 소자 및 그의 제조방법 |
| KR20120120038A (ko) * | 2011-04-20 | 2012-11-01 | 글로벌파운드리즈 인크. | 모스 반도체 디바이스 및 그 제조 방법 |
-
2023
- 2023-09-21 CN CN202311219258.6A patent/CN116959993B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5929484A (en) * | 1996-06-29 | 1999-07-27 | Hyundai Electronics Industries Co., Ltd. | High voltage semiconductor device |
| KR19990060607A (ko) * | 1997-12-31 | 1999-07-26 | 윤종용 | 비휘발성 메모리 장치 및 그 제조 방법 |
| KR20020017725A (ko) * | 2000-08-31 | 2002-03-07 | 박종섭 | 고전압 반도체 소자 및 그의 제조방법 |
| KR20120120038A (ko) * | 2011-04-20 | 2012-11-01 | 글로벌파운드리즈 인크. | 모스 반도체 디바이스 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116959993B (zh) | 2024-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7118954B1 (en) | High voltage metal-oxide-semiconductor transistor devices and method of making the same | |
| US7371632B2 (en) | Semiconductor device having high-voltage transistor and PIP capacitor and method for fabricating the same | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| US10236375B2 (en) | High voltage metal oxide semiconductor device and manufacturing method thereof | |
| KR100232984B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100487951B1 (ko) | 자기정렬 콘택홀을 갖는 반도체 장치및 그 제조방법 | |
| EP0683531A2 (en) | MOSFET with LDD structure and manufacturing method therefor | |
| KR100790261B1 (ko) | 디모스 소자 제조 방법 | |
| CN116959993B (zh) | Nand闪存器件、高压运算晶体管及其制作方法 | |
| TWI769524B (zh) | 金屬氧化物半導體場效電晶體裝置及其製造方法 | |
| CN111883484B (zh) | 开关ldmos器件的制造方法 | |
| US7943448B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5646056A (en) | Method of fabricating ultra-large-scale integration metal-oxide semiconductor field effect transistor | |
| KR100575333B1 (ko) | 플래쉬 메모리소자의 제조방법 | |
| US20080237740A1 (en) | Semiconductor device and the manufacturing method thereof | |
| KR100762870B1 (ko) | 반도체 소자의 제조방법 | |
| US20230261092A1 (en) | Middle voltage transistor and fabricating method of the same | |
| KR20080000525A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100620169B1 (ko) | 단채널 효과를 방지하는 반도체 소자 제조 방법 | |
| KR100800922B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100335777B1 (ko) | 플래쉬이이피롬셀제조방법 | |
| KR100252767B1 (ko) | 반도체장치 및 그제조방법 | |
| KR20000004749A (ko) | 누설전류를 감소한 트랜지스터 제조방법 | |
| KR20050101999A (ko) | Ｍｏｓｆｅｔ 및 그 제조 방법 | |
| KR20020017725A (ko) | 고전압 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |