CN116941345A - 显示面板和显示装置 - Google Patents
显示面板和显示装置 Download PDFInfo
- Publication number
- CN116941345A CN116941345A CN202280000131.2A CN202280000131A CN116941345A CN 116941345 A CN116941345 A CN 116941345A CN 202280000131 A CN202280000131 A CN 202280000131A CN 116941345 A CN116941345 A CN 116941345A
- Authority
- CN
- China
- Prior art keywords
- display panel
- compensation
- trace
- type
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 230000008859 change Effects 0.000 claims description 31
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 238000010276 construction Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 95
- 238000010586 diagram Methods 0.000 description 41
- 238000000034 method Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 9
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 8
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 101100180053 Danio rerio isl2b gene Proteins 0.000 description 6
- 102100028043 Fibroblast growth factor 3 Human genes 0.000 description 6
- 108050002021 Integrator complex subunit 2 Proteins 0.000 description 6
- 101100126319 Oncorhynchus tshawytscha isl3 gene Proteins 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 6
- 101001053263 Homo sapiens Insulin gene enhancer protein ISL-1 Proteins 0.000 description 5
- 101001053270 Homo sapiens Insulin gene enhancer protein ISL-2 Proteins 0.000 description 5
- 102100024392 Insulin gene enhancer protein ISL-1 Human genes 0.000 description 5
- 102100024390 Insulin gene enhancer protein ISL-2 Human genes 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 3
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 2
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241001270131 Agaricus moelleri Species 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
一种显示面板(1001,1002,1003,1004,1001a,1001b,1002a)和显示装置，其中，显示面板(1001,1002,1003,1004,1001a,1001b,1002a)包括：像素单元(100)，位于衬底基板(BS)上，包括像素电路(100a)和发光元件(100b)，像素电路(100a)配置为驱动发光元件(100b)；数据线(DT)，与像素电路(100a)相连，并被配置为向像素电路(100a)提供数据电压；数据线(DT)包括多条第一类型的数据线(DTm)和多条第二类型的数据线(DTn)，多条第一类型的数据线(DTm)沿第一方向(X)排列，第一类型的数据线(DTm)沿第二方向(Y)延伸，第一方向(X)与第二方向(Y)相交，第二类型的数据线(DTn)包括第一部分(DT01)、第二部分(DT02)和第三部分(DT03)，第一部分(DT01)和第二部分(DT02)通过第三部分(DT03)相连，第三部分(DT03)通过第一过孔(V1)与第一部分(DT01)相连，第三部分(DT03)通过第二过孔(V2)与第二部分(DT02)相连，第三部分(DT03)包括位于第一过孔(V1)和第二过孔(V2)之间的主体走线(P30)，第一部分(DT01)和第二部分(DT02)均沿第二方向(Y)延伸，第三部分(DT03)沿第一方向(X)延伸，多条第二类型的数据线(DTn)的多个第三部分(DT03)中的至少一个第三部分(DT03)具有补偿走线(P3)，第三部分(DT03)的补偿走线(P3)位于第三部分(DT03)的主体走线(P30)的至少一端，多条第二类型的数据线(DTn)的多个第三部分(DT03)的长度相等或大致相等。
Description
本公开至少一实施例涉及一种显示面板和显示装置。
随着显示技术的不断发展，有源矩阵型有机发光二极管(Active-Matrix Organic Light-Emitting Diode，AMOLED)显示技术因其自发光、广视角、高对比度、低功耗、高反应速度等优点已经在手机、平板电脑、数码相机等显示装置上得到越来越多地应用。
屏下摄像头技术是为了提高显示装置的屏占比所提出的一种全新的技术。
发明内容
本公开的至少一实施例涉及一种显示面板和显示装置。
本公开的至少一实施例提供一种显示面板，包括：衬底基板；像素单元，位于所述衬底基板上，包括像素电路和发光元件，所述像素电路配置为驱动所述发光元件；数据线，与所述像素电路相连，并被配置为向所述像素电路提供数据电压；所述数据线包括多条第一类型的数据线和多条第二类型的数据线，所述多条第一类型的数据线沿第一方向排列，所述第一类型的数据线沿第二方向延伸，所述第一方向与所述第二方向相交，所述第二类型的数据线包括第一部分、第二部分和第三部分，所述第一部分和所述第二部分通过所述第三部分相连，所述第三部分通过第一过孔与所述第一部分相连，所述第三部分通过第二过孔与所述第二部分相连，所述第三部分包括位于所述第一过孔和所述第二过孔之间的主体走线，所述第一部分和所述第二部分均沿所述第二方向延伸，所述第三部分沿所述第一方向延伸，所述多条第二类型的数据线的多个第三部分中的至少一个第三部分具有补偿走线，所述第三部分的所述补偿走线位于所述第三部分的所述主体走线的至少一端，所述多条第二类型的数据线的所述多个第三部分的长度相等或两个相邻第三部分的长度之差与该两个相邻第三部分的平均长度之比小于或等于5％。
根据本公开的实施例提供的显示面板，所述多个第三部分构成矩形或平行四边形。
根据本公开的实施例提供的显示面板，所述第三部分的补偿走线包括第一补偿走线，所述第一补偿走线位于所述第三部分的一端，在所述第二方向上，多个第一补偿走线的长度逐渐变化。
根据本公开的实施例提供的显示面板，在所述第二方向上，所述多个第一补偿走线的长度逐渐增大或逐渐减小。
根据本公开的实施例提供的显示面板，所述多个第一补偿走线构成梯形或三角形。
根据本公开的实施例提供的显示面板，所述第三部分的补偿走线还包括第二补偿走线，所述第一补偿走线和所述第二补偿走线分别位于所述第三部分的两端，多个第二补偿走线的长度逐渐变化，在所述第二方向上，所述多个第一补偿走线的长度变化趋势与所述 多个第二补偿走线的长度变化趋势相同。
根据本公开的实施例提供的显示面板，所述第三部分的所述主体走线、所述第一补偿走线、以及所述第二补偿走线为一体结构。
根据本公开的实施例提供的显示面板，所述第二类型的数据线还包括第四部分和第五部分，所述第四部分沿所述第二方向延伸，所述第五部分沿所述第一方向延伸，所述第一部分和所述第四部分通过所述第五部分相连，所述第五部分通过第三过孔与所述第一部分相连，所述第五部分通过第四过孔与所述第四部分相连，所述第五部分包括位于所述第三过孔和所述第四过孔之间的主体走线，所述多条第二类型的数据线的多个第五部分中的至少一个第五部分具有补偿走线，所述第五部分的所述补偿走线位于所述第五部分的所述主体走线的至少一端，所述多条第二类型的数据线的所述多个第五部分的长度相等或两个相邻第五部分的长度之差与该两个相邻第五部分的平均长度之比小于或等于5％。
根据本公开的实施例提供的显示面板，所述多个第五部分构成矩形或平行四边形。
根据本公开的实施例提供的显示面板，所述第五部分的补偿走线包括第三补偿走线，所述第三补偿走线位于所述第五部分的一端，在所述第二方向上，多个第三补偿走线的长度逐渐变化。
根据本公开的实施例提供的显示面板，在所述第二方向上，所述多个第三补偿走线的长度逐渐增大或逐渐减小。
根据本公开的实施例提供的显示面板，所述多个第三补偿走线构成梯形或三角形。
根据本公开的实施例提供的显示面板，所述第五部分的补偿走线还包括第四补偿走线，所述第三补偿走线和所述第四补偿走线分别位于所述第五部分的两端，所述多个第四补偿走线的长度逐渐变化，在所述第二方向上，所述多个第三补偿走线的长度变化趋势与所述多个第四补偿走线的长度变化趋势相同。
根据本公开的实施例提供的显示面板，所述第五部分的主体走线、所述第三补偿走线、以及所述第五补偿走线为一体结构。
根据本公开的实施例提供的显示面板，所述第一部分包括位于所述第一过孔和所述第三过孔之间的主体走线，所述多条第二类型的数据线的多个第一部分中的至少一个第一部分具有补偿走线，所述补偿走线位于所述第一部分的主体走线的至少一端，所述多条第二类型的数据线的多个第一部分的长度相等或两个相邻第一部分的长度之差与该两个相邻第一部分的平均长度之比小于或等于5％。
根据本公开的实施例提供的显示面板，所述多个第一部分构成矩形或平行四边形。
根据本公开的实施例提供的显示面板，所述第一部分的补偿走线包括第五补偿走线，所述第五补偿走线位于所述第一部分的一端，在所述第一方向上，多个第五补偿走线的长度逐渐变化。
根据本公开的实施例提供的显示面板，在所述第一方向上，所述多个第五补偿走线的长度逐渐增大或逐渐减小。
根据本公开的实施例提供的显示面板，所述多个第五补偿走线构成梯形或三角形。
根据本公开的实施例提供的显示面板，所述第一部分的补偿走线还包括第六补偿走线，所述第五补偿走线和所述第六补偿走线分别位于所述第一部分的所述主体走线的两端，多个第六补偿走线的长度逐渐变化，在所述第一方向上，所述多个第五补偿走线的长度变化趋势与所述多个第六补偿走线的长度变化趋势相同。
根据本公开的实施例提供的显示面板，所述第一部分的主体走线、所述第五补偿走线、以及所述第六补偿走线为一体结构。
根据本公开的实施例提供的显示面板，所述第四部分包括位于所述第四过孔和所述第二显示区之间的主体走线，所述多条第二类型的数据线的多个第四部分中的至少一个第四部分具有补偿走线，所述第四部分的所述补偿走线位于所述第四部分的主体走线的远离所述第二显示区的一端，所述多条第二类型的数据线的多个第四部分的长度相等或两个相邻第四部分的长度之差与该两个相邻第四部分的平均长度之比小于或等于5％。
根据本公开的实施例提供的显示面板，所述多个第四部分构成矩形或平行四边形。
根据本公开的实施例提供的显示面板，所述第四部分的补偿走线包括第七补偿走线，所述第七补偿走线位于所述第四部分的一端，在所述第二方向上，多个第七补偿走线的长度逐渐变化。
根据本公开的实施例提供的显示面板，在所述第一方向上，所述多个第七补偿走线的长度逐渐增大或逐渐减小。
根据本公开的实施例提供的显示面板，所述多个第七补偿走线构成梯形或三角形。
根据本公开的实施例提供的显示面板，所述多条第二类型的数据线的长度相等或者长度之差与所述多条第二类型的数据线的平均长度的比值小于或等于5％。
根据本公开的实施例提供的显示面板，所述第二类型的数据线的长度大于所述第一类型的数据线的长度。
根据本公开的实施例提供的显示面板，所述第一类型的数据线的长度与所述第二类型的数据线的长度之比大于或等于0.85并且小于或等于0.95。
根据本公开的实施例提供的显示面板，所述衬底基板具有第一显示区和第二显示区，所述第一显示区位于所述第二显示区的至少一侧，所述像素单元包括第一像素单元和第二像素单元，所述第一像素单元的像素电路和发光元件均位于所述第一显示区，所述第二像素单元的所述像素电路位于所述第一显示区，所述第二像素单元的所述发光元件位于所述第二显示区，所述第二像素单元的所述像素电路通过导电线与所述第二像素单元的所述发光元件相连，所述第三部分的所述补偿走线在所述衬底基板上的正投影与所述导电线在所述衬底基板上的正投影不交叠。
本公开的至少一实施例还提供一种显示装置，包括上述任一显示面板。
例如，在本公开的一些实施例中，显示装置还包括感光传感器，所述感光传感器位于所述显示面板的一侧。
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A是本公开一实施例提供的一种显示面板的结构示意图。
图1B是本公开一实施例提供的一种显示面板的结构示意图。
图2是本公开一实施例提供的一种显示面板的像素单元的示意图。
图3是本公开一实施例提供的一种显示面板的示意图。
图4为本公开一实施例提供的显示面板中的第一显示区和第二显示区的示意图。
图5A至图5C为本公开一实施例提供的显示面板的局部平面图。
图5D至图5F是本公开一些实施例提供的显示面板的结构示意图。
图6A为一种显示面板中的数据线的示意图。
图6B为一种显示面板显示不良的示意图。
图6C为一种显示面板中的分段形成的数据线在过孔V1至过孔V2处的剖视示意图。
图6D为一种显示面板中的分段形成的数据线在过孔V3至过孔V4处的剖视示意图。
图6E为一种显示面板中的分段形成的数据线在过孔V1至过孔V2处的剖视示意图。
图7为一种显示面板中的数据线的不同部分的连接示意图。
图8为一种显示面板中的数据线的不同部分的连接示意图。
图9为图8中的部分结构的示意图。
图10为本公开一实施例提供的一种显示面板的示意图。
图11为图10中的部分结构的示意图。
图12为本公开一实施例提供的一种显示面板的示意图。
图13为图12中的部分结构的示意图。
图14为本公开一实施例提供的一种显示面板的示意图。
图15为图14中的部分结构的示意图。
图16为本公开一实施例提供的一种显示面板的示意图。
图17为图16中的部分结构的示意图。
图18为本公开一实施例提供的一种显示面板的示意图。
图19A为图18中的一个导电图案层。
图19B为图18中的过孔层。
图19C为图18中的另一个导电图案层。
图20为本公开一实施例提供的一种显示面板的示意图。
图21为本公开一实施例提供的一种显示面板的示意图。
图22A为本公开一实施例提供的一种显示面板的局部示意图。
图22B为本公开一实施例提供的一种显示面板的局部示意图。
图22C为本公开一实施例提供的一种显示面板的局部示意图。
图22D为本公开一实施例提供的一种显示面板的局部示意图。
图22E为本公开一实施例提供的一种显示面板的局部示意图。
图23是本公开一实施例提供的一种显示面板中的像素电路的示意图。
图24和图25为本公开一实施例提供的显示装置的示意图。
图26为图23所示的像素电路的工作时序图。
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
随着显示技术的发展，现有的刘海屏或水滴屏设计均逐渐不能满足用户对显示面板高屏占比的需求，一系列具有透光显示区的显示面板应运而生。该类显示面板中，可以将感光传感器(如，摄像头)等硬件设置于透光显示区，因无需打孔，故在确保显示面板实用性的前提下，使真全面屏成为可能。
相关技术中，具有屏下摄像头的显示面板一般包括用于正常显示的第一显示区以及用于设置摄像头的第二显示区。该第二显示区一般包括：多个发光元件和多个像素电路，每个像素电路与一个发光元件连接，并用于驱动发光元件发光，且相互连接的像素电路和发光元件在垂直于显示面板的方向上交叠。
由于相关技术中第二显示区内还设置有像素电路，因此第二显示区的透光率较差，相应的，显示面板的显示效果较差。
图1A是本公开一实施例提供的一种显示面板的结构示意图。图1B是本公开一实施例提供的一种显示面板的结构示意图。如图1A和图1B所示，该显示面板可以包括：衬底基板BS。显示面板包括第一显示区R1和第二显示区R2，该第一显示区R1可以位于第二显示区R2的至少一侧。例如，在一些实施例中，第一显示区R1围绕第二显示区R2。即第二显示区R2可以被第一显示区R1包围。第二显示区R2也可以设置在其他位置处，第二显示区R2的设置位置可根据需要而定。例如，第二显示区R2可以位于衬底基板BS的顶部正中间位置处，也可以位于衬底基板BS的左上角位置或右上角位置处。例如，感光传感器(如，摄像头)等硬件设置于显示面板的第二显示区R2。例如，第二显示区R2为透光显示区，第一显示区R1为显示区。例如，第一显示区R1不透光仅用于显示。图 1B示出了第一显示区R1包括辅助区Ra。
图2是本公开一实施例提供的一种显示面板的像素单元的示意图。显示面板包括像素单元100，像素单元100位于衬底基板上。如图2所示，像素单元100包括像素电路100a和发光元件100b，像素电路100a配置为驱动发光元件100b。例如，像素电路100a配置为提供驱动电流以驱动发光元件100b发光。例如，发光元件100b为有机发光二极管(OLED)，发光元件100b在其对应的像素电路100a的驱动下发出红光、绿光、蓝光，或者白光等。发光元件100b发光的颜色可根据需要而定。
为了提高第二显示区R2的光透过率，可以在第二显示区R2仅设置发光元件，而将驱动第二显示区R2的发光元件的像素电路设置在第一显示区R1。即，通过发光元件和像素电路分离设置的方式来提高第二显示区R2的光透过率。即，在第二显示区R2，不设置像素电路100a。
图3是本公开一实施例提供的一种显示面板的示意图。如图3所示，该显示面板包括：位于第一显示区R1的多个第一类型的像素电路10、多个第二类型的像素电路20和多个第一区域发光元件30，以及位于第二显示区R2的多个第二区域发光元件40。例如，多个第二类型的像素电路20可以间隔分布于多个第一类型的像素电路10之间。
例如，如图3所示，多个第一类型的像素电路10中的至少一个第一类型的像素电路10可以与多个第一区域发光元件30中的至少一个第一区域发光元件30连接，且至少一个第一类型的像素电路10在衬底基板BS上的正投影与至少一个第一区域发光元件30在衬底基板BS上的正投影可以至少部分交叠。该至少一个第一类型的像素电路10可以用于为所连接的第一区域发光元件30提供驱动信号，以驱动该第一区域发光元件30发光。
例如，如图3所示，多个第二类型的像素电路20中的至少一个第二类型的像素电路20可以与多个第二区域发光元件40中的至少一个第二区域发光元件40通过导电线L1连接，该至少一个第二类型的像素电路20可以用于为所连接的第二区域发光元件40提供驱动信号，以驱动该第二区域发光元件40发光。如图3所示，因第二区域发光元件40与第二类型的像素电路20位于不同区域，至少一个第二类型的像素电路20在衬底基板BS上的正投影与至少一个第二区域发光元件40在衬底基板BS上的正投影不存在交叠部分。即，第二类型的像素电路20在衬底基板BS上的正投影与第二区域发光元件40在衬底基板BS上的正投影不交叠。
例如，在本公开实施例中，可以设置该第一显示区R1为非透光显示区，以及设置该第二显示区R2为透光显示区。例如，第一显示区R1不可透光，第二显示区R2可透光。如此，本公开实施例提供的显示面板，无需在显示面板上进行挖孔处理，可以将感光传感器等所需硬件结构直接设置于显示面板的一侧的对应第二显示区R2的位置处，为真全面屏的实现奠定坚实的基础。并且，由于第二显示区R2内仅包括发光元件，而不包括像素电路，从而利于提高第二显示区R2的透光率，以使得显示面板具有较好的显示效果。
如图3所示，像素单元100包括第一像素单元101和第二像素单元102，第一像素单元101的像素电路100a和发光元件100b均位于第一显示区R1，第二像素单元102的像 素电路100a位于第一显示区R1，第二像素单元102的发光元件100b位于第二显示区R2。在本公开的实施例中，第一像素单元101的像素电路100a即为第一类型的像素电路10，第一像素单元101的发光元件100b即为第一区域发光元件30，第二像素单元102的像素电路100a即为第二类型的像素电路20，第二像素单元102的发光元件100b即为第二区域发光元件40。例如，第一区域发光元件30可称作原位发光元件。例如，第一类型的像素电路10可称作原位像素电路，第二类型的像素电路20可称作非原位像素电路。
例如，如图3所示，第二区域发光元件40和与该第二区域发光元件40相连的第二类型的像素电路20位于同一行。即，第二区域发光元件40的发光信号来自于同一行的第二类型的像素电路。例如，同一行像素单元的像素电路与同一条栅线相连。
如图3所示，第二像素单元102的像素电路(第二类型的像素电路20)通过导电线L1与第二像素单元102的发光元件(第二区域发光元件40)相连。例如，导电线L1采用透明导电材料制作。例如，导电线L1采用导电氧化物材料制作。例如，导电氧化物材料包括氧化铟锡(ITO)，但不限于此。
如图3所示，导电线L1的一端与第二类型的像素电路20相连，导电线L1的另一端与第二区域发光元件40相连。如图3所示，导电线L1从第一显示区R1延伸至第二显示区R2。
如图1B和图3所示，在一些实施例中，第一显示区R1可包括辅助区Ra，辅助区Ra可设置用于与第二区域发光元件40相连的第二类型的像素电路20。例如，在第一显示区R1的辅助区Ra或除了辅助区Ra外的区域，可以设置多个虚设像素电路。虚设像素电路不与任何发光元件相连。设置虚设像素电路利于提高各个膜层的部件在刻蚀工艺中的均一性。例如，虚设像素电路与其所在行或所在列的第二类型的像素电路20的结构相同，只是其不与任何发光元件相连。例如，在第一显示区R1内，辅助区Ra和第一显示区R1的除了辅助区Ra外的区域(非辅助区)的像素密度相同，或者分辨率相同，但不限于此。
如图1B和图3所示，多条导电线L1可设置在辅助区Ra和第二显示区R2。
图4为本公开一实施例提供的显示面板中的第一显示区和第二显示区的示意图。如图4所示，在第二显示区R2中，相邻的第二区域发光元件40之间设有透光区R20。例如，如图4所示，多个透光区R20彼此相连，形成被多个第二区域发光元件40间隔的连续透光区。导电线L1采用透明导电材料制作以尽可能的提高透光区R20的透光率。如图4所示，第二显示区R2的除了设置第二区域发光元件40之外的区域可均为透光区。
图5A至图5C为本公开一实施例提供的显示面板的局部平面图。以下对图5A至图5C进行描述。
图5A为本公开一实施例提供的一种显示面板的第一显示区和第二显示区的示意图。如图5A所示，第二显示区R2为透光显示区，第一显示区R1为显示区。
图5B为本公开一实施例提供的一种显示面板的第一显示区中的第一区域发光元件和第二显示区中的第二区域发光元件的示意图。图5B示出了第一区域发光元件30和第二区域发光元件40。
参考图5A、图5B和图3，为了提高显示效果，第二区域发光元件40的密度可等于第一区域发光元件30的密度。即，第二显示区R2的分辨率与第一显示区R1的分辨率相同。当然，在其他的实施例中，第二区域发光元件40的密度可大于或小于第一区域发光元件30的密度。即，第二显示区R2的分辨率可大于或小于第一显示区R1的分辨率。例如，如图5B和图4所示，第二区域发光元件40的发光面积小于第一区域发光元件30的发光面积。即，第一区域发光元件30的发光面积大于第二区域发光元件40的发光面积，图4用虚线示出了第二区域发光元件40的发光面积和第一区域发光元件30的发光面积。例如，发光元件的发光面积可对应于像素定义层的开口的面积。
图5C示出了第一区域发光元件30、第二区域发光元件40、第一类型的像素电路10、第二类型的像素电路20、连接元件CE0，以及导电线L1。每个像素电路通过连接元件CE0与发光元件相连。即，每个像素单元均具有一个连接元件CE0。即，第一类型的像素电路10通过连接元件CE0(连接元件CEa)与第一区域发光元件30相连，第二类型的像素电路20通过连接元件CE0(连接元件CEb)与第二区域发光元件40相连。
例如，如图5C所示，导电线L1的一端与第二区域发光元件40相连，导电线L1的另一端通过连接元件CE0(连接元件CEb)与第二类型的像素电路20相连。例如，连接元件CE0分别与像素电路100a和发光元件100b相连。例如，连接元件CE0分别与像素电路100a中的发光控制晶体管和发光元件100b的第一极相连。例如，连接元件CE0可以由单一的导电部件形成，也可以包括位于不同层的两个不同的导电部件形成。例如，连接元件CE0可以包括位于一个导电层中的一个导电部件和位于另一个导电层中的另一导电部件。
如图5C所示，一条导电线L1通过像素单元的像素电路所在的区域以分别连接该像素单元两侧的第二类型的像素电路20和第二区域发光元件40。例如，像素单元的像素电路所在的区域与多条通过该区域的导电线L1交叠。在第一显示区R1内的设置第二类型的像素电路20的区域可称作辅助区Ra(如图1B和图3所示)，辅助区Ra也可称作过渡区。图5C以一个第一类型的像素电路10最多与两条导电线L1交叠为例，在其他的实施例中，一个第一类型的像素电路10还可以与更多条导电线L1交叠。例如，在一些实施例中，一个第一类型的像素电路10可以与5-15条导电线L1交叠。一个第一类型的像素电路10与多少条导电线L1交叠可根据需要而定。如图5C所示，第二类型的像素电路20也可以和不与其相连的导电线L1交叠。
在一些实施例中，可通过在第一方向X上压缩第一类型的像素电路10的尺寸以获得设置第二类型的像素电路20的区域。例如，如图5C所示，在辅助区，每隔设定列第一类型的像素电路10设置一列第二类型的像素电路20。例如，相邻两列第二类型的像素电路20之间的第一类型的像素电路10的列数可根据需要而定。
例如，一些实施例中，可通过减小第一类型的像素电路10在第一方向X上的尺寸来获得设置第二类型的像素电路20的区域。例如，第一类型的像素电路10在第一方向X上的尺寸小于第一区域发光元件30在第一方向X上的尺寸。第一方向X例如为行方向， 但不限于此，在另一些实施例中，第一方向X也可以为列方向。本公开的实施例以第一方向X为行方向为例进行说明。
一些附图示出了第三方向Z，第三方向Z为垂直于衬底基板的主表面的方向。衬底基板的主表面为用于制作各个部件的表面。剖视图中衬底基板的上表面即为衬底基板的主表面。第一方向X和第二方向Y均为平行于衬底基板的主表面的方向。例如，第一方向X和第二方向Y相交。进一步例如，第一方向X和第二方向Y垂直。
图5D至图5F是本公开一些实施例提供的显示面板的结构示意图。为了进一步体现出压缩像素电路后，多出多列像素电路，图5D示出了一种第一显示区R1的第一区域发光元件结构示意图。图5E示出了图5A中的部分结构(仅包括像素电路)示意图，图5F示出了图5A中的部分结构(仅包括发光元件)示意图。
参考图5D至图5F，像素电路的宽度较发光元件的宽度小，如此，可以使得从右往左第2列和第9列的像素电路不连接任何第一区域发光元件30，属于多出列像素电路，其可以作为第二类型的像素电路20用于连接第二显示区R2内的第二区域发光元件40。例如，如图5F所示，第一区域发光元件30可以包括RG1BG2共4种发光元件的第一电极E1，发光元件的第一电极E1与第一类型的像素电路10通过连接元件CE0(接元件CEa)连接。R表示发红光的发光元件，G1表示发绿光的发光元件，B表示发蓝光的发光元件，G2表示发绿光的发光元件。例如，为了具有充足的空间用来设置导电线L1，同一行像素单元中的连接元件CE0的轴线可以位于一条直线上。
图5F示出了四行连接元件CE0，即，图5F示出了四行发光元件。例如，每一行中的发光元件按照RGBG或BGRG的方式沿第一方向X依次排列。当然，发光元件的发光颜色不限于RGB，发光元件的排列方式也不限于图5F所示，本公开的实施例以发光元件包括RGBG为例进行说明。例如，如图5F所示，G包括G1或G2。例如，图5F所示的像素排列中，一个重复单元RP包括在第二方向Y上排列的两个G和分设在该两个G的在第一方向X上的两侧的R和B，其中R和G构成一个像素，并借用与其相邻的另一重复单元中的B构成一个虚拟像素以进行显示，B和G构成一个像素，并借用与其相邻的另一重复单元中的R构成一个虚拟像素以进行显示，但不限于此。
图6A为一种显示面板中的数据线的示意图。图6B为一种显示面板显示不良的示意图。图6C为一种显示面板中的分段形成的数据线在过孔V1至过孔V2处的剖视示意图。图6D为一种显示面板中的分段形成的数据线在过孔V3至过孔V4处的剖视示意图。图6E为一种显示面板中的分段形成的数据线在过孔V1至过孔V2处的剖视示意图。
如图6A所示，第二显示区R2为透光显示区。如图3和图6A所示，将第二类型的像素电路20与第二区域发光元件40分离，将第二类型的像素电路20设置在第一显示区R1内，则第二像素单元102的数据线采用分段形成的方式。即，如图6A所示，数据线DTn包括第一部分DT01、第二部分DT02和第三部分DT03。如图6A所示，第一部分DT01和第二部分DT02均沿第二方向Y延伸，第三部分DT03沿第一方向X延伸，第一部分DT01和第二部分DT02通过第三部分DT03相连。因数据线DTn包括纵向部分和横 向部分，数据线DTn的长度比仅包括纵向部分的数据线DTm的长度大，数据线DTn的电阻大于数据线DTm的电阻，数据线DTn的电容大于数据线DTm的电容，则数据线DTn的负载大于数据线DTm的负载，从而，如图6B所示，显示面板在显示时出现暗竖条纹的显示不良。图6B示出了暗竖条纹MR。在本公开的实施例中，可以将数据线区分为数据线DTm和数据线DTn，数据线DTm可称作第一类型的数据线DTm，数据线DTn可称作第二类型的数据线DTn。例如，第一类型的数据线DTm沿第二方向Y延伸，第二类型的数据线DTn包括沿第一方向X延伸的部分也包括沿第二方向Y延伸的部分。例如，在本公开的实施例中，第一方向X为像素单元的行方向，第二方向Y为像素单元的列方向，但不限于此。为了图示清晰，图6A仅示出了三条第二类型的数据线DTn，显示面板可以根据需要设置多条第二类型的数据线DTn，从而形成多个第三部分DT03，多个第三部分DT03靠近第二显示区R2设置。
如图6A所示，在本公开的一些实施例提供的显示面板中，第二显示区R2被第一显示区R1包围。
图6A示出了显示面板的中心线a0。例如，显示面板相对于中心线a0对称设置。例如，中心线a0平行于第二方向Y。例如，显示面板的第二显示区R2相对于中心线a0对称设置。例如，显示面板的第一显示区R1相对于中心线a0对称设置。
如图6C所示，显示面板包括衬底基板BS以及位于衬底基板BS上的各种结构。如图6C所示，衬底基板BS上设置缓冲层BL，缓冲层BL上设置隔离层BR，在隔离层BR上设置绝缘层ISL1、绝缘层ISL2和绝缘层ISL3，在绝缘层ISL3上设置第二类型的数据线DTn的第一部分DT01以及第二部分DT02，在第二类型的数据线DTn的第一部分DT01以及第二部分DT02上设置绝缘层ISL4和绝缘层ISL5，在绝缘层ISL5上设置第二类型的数据线DTn的第三部分DT03。如图6C所示，第二类型的数据线DTn的第三部分DT03设置在导电图案层LY4，第二类型的数据线DTn的第一部分DT01以及第二部分DT02设置在导电图案层LY3。
如图6C所示，第三部分DT03通过贯穿绝缘层ISL4和绝缘层ISL5的过孔V1与第一部分DT01相连，第三部分DT03通过贯穿绝缘层ISL4和绝缘层ISL5的过孔V2与第二部分DT02相连。
如图6A和图6D所示，第二类型的数据线DTn还包括第四部分DT04和第五部分DT05。第四部分DT04沿第二方向Y延伸，第五部分DT05沿第一方向X延伸，第一部分DT01和第四部分DT04通过第五部分DT05相连。例如，在一些实施例中，第一部分DT01和第四部分DT04位于同一层，第五部分DT05不与第一部分DT01和第四部分DT04位于同一层。
如图6D所示，第五部分DT05通过贯穿绝缘层ISL4和绝缘层ISL5的过孔V3与第一部分DT01相连，第五部分DT05通过贯穿绝缘层ISL4和绝缘层ISL5的过孔V4与第四部分DT04相连。
需要说明的是，本公开的实施例以第二类型的数据线DTn包括第一部分DT01、第二 部分DT02、第三部分DT03、第四部分DT04和第五部分DT05为例进行说明。当然，在一些实施例中，第二类型的数据线DTn也可以不具有第四部分DT04和第五部分DT05。第二类型的数据线DTn包括的部分可以根据需要而定。
如图6A所示，显示面板包括周边区R3，第五部分DT05位于周边区R3，第四部分DT04从显示区R0延伸至周边区R3。如图6A所示，第一部分DT01从显示区R0延伸至周边区R3。如图6A所示，第四部分DT04和第二部分DT02分设在第二显示区R2的相对的两侧。如图6A所示，第四部分DT04位于第二显示区R2的上侧，第二部分DT02位于第二显示区R2的下侧。
如图6A所示，多条第一类型的数据线DTm和多条第二类型的数据线DTn的第一部分DT01间隔排布。相邻的第一部分DT01之间间隔的第一类型的数据线DTm的数量不限于图中所示，可根据需要进行设置。如图6A所示，多条第二类型的数据线DTn的第二部分DT02沿第一方向X依次排布。如图6A所示，多条第二类型的数据线DTn的第四部分DT04沿第一方向X依次排布。
第二类型的数据线DTn的各个部分所在的层可根据需要进行设置，只要通过过孔相连的两个部分位于不同的层即可。例如，对于第二类型的数据线DTn的各个部分，延伸方向不同的两个部分位于不同的层。当然，也可以采用其他的方式，图中所示的第一部分DT01至第五部分DT05中的每一个也可以包括位于不同层的子部分。
图6A示出了三条第二类型的数据线DTn以及六条第一类型的数据线DTm。需要说明的是，第二类型的数据线DTn以及第一类型的数据线DTm的个数可根据需要而定。
例如，参考图2、图3、图5C、以及图6A，本公开至少一实施例提供一种显示面板，该显示面板包括：衬底基板BS、像素单元100以及数据线DT；像素单元100位于衬底基板BS上，包括像素电路100a和发光元件100b，像素电路100a配置为驱动发光元件100b以使得发光元件100b发光，数据线DT被配置为向像素电路提供数据电压，以使得像素单元可以显示不同的灰阶，进而实现画面显示。例如，数据线DT包括多条第一类型的数据线DTm和多条第二类型的数据线DTn，多条第一类型的数据线DTm沿第一方向X排列，第一类型的数据线DTm沿第二方向Y延伸，第一方向X与第二方向Y相交，第二类型的数据线DTn包括第一部分DT01、第二部分DT02和第三部分DT03，第一部分DT01和第二部分DT02通过第三部分DT03相连，第一部分DT01和第二部分DT02均沿第二方向Y延伸，第三部分DT03沿第一方向X延伸。例如，第三部分DT03位于第一显示区R1。
在本公开的实施例中，一个部件沿一个方向延伸是指该部件的整体走势，不要求该部件的所有位置处的部分均沿该方向延伸，可以具有与该方向延伸方向不同的部分，一个部件的延伸方向是指该部件的作为一个整体的延伸趋势。
例如，像素电路100a包括驱动晶体管和数据写入晶体管，驱动晶体管和数据写入晶体管相连；数据线DT与数据写入晶体管相连。
如图6C所示，第三部分DT03和第二部分DT02位于不同的层，第三部分DT03和 第一部分DT01位于不同的层，第一部分DT01比第三部分DT03更靠近衬底基板BS，并且，第二部分DT02比第三部分DT03更靠近衬底基板BS。
如图6C所示，第三部分DT03的一端通过贯穿绝缘层ISL4和绝缘层ISL5的过孔V1与第一部分DT01相连，第三部分DT03的另一端通过贯穿绝缘层ISL4和绝缘层ISL5的过孔V2与第二部分DT02相连。
如图6E所示，第三部分DT03设置在导电图案层LY2，第三部分DT03比第一部分DT01和第二部分DT02更靠近衬底基板BS。
本公开的实施例以导电图案层LY4和导电图案层LY3之间设置绝缘层ISL4和绝缘层ISL5为例进行说明，但不限于此，导电图案层LY4和导电图案层LY3之间也可以仅设置一个绝缘层。例如，导电图案层LY4和导电图案层LY3之间仅设置绝缘层ISL5。例如，绝缘层ISL5为平坦化层。绝缘层ISL4可为钝化层。
例如，如图6C所示，在本公开的实施例中，绝缘层ISL5的厚度大于绝缘层ISL4、绝缘层ISL3、绝缘层ISL2、绝缘层ISL1至少之一的厚度。在一些实施例中，绝缘层ISL5的厚度大于绝缘层ISL4、绝缘层ISL3、绝缘层ISL2、绝缘层ISL1每一个的厚度。例如，缓冲层BL、隔离层BR、绝缘层ISL1、绝缘层ISL2、绝缘层ISL3、绝缘层ISL4以及绝缘层ISL5均采用绝缘材料制作。缓冲层BL、隔离层BR、绝缘层ISL1、绝缘层ISL2、绝缘层ISL3以及绝缘层ISL4至少之一采用无机绝缘材料制作，绝缘层ISL5可采用有机材料制作。例如，无机绝缘材料包括氧化硅、氮化硅、氮氧化硅至少之一，但不限于此。例如，有机材料包括树脂，但不限于此。
图6C所示的显示面板与图6D所示的显示面板相比，第二类型的数据线DTn的第三部分DT03设置在导电图案层LY4。将第三部分DT03从导电图案层LY2设置在导电图案层LY4，利于减轻由于第二类型的数据线DTn的负载大于第一类型的数据线DTm的负载而带来的暗条纹的显示不良，提升显示均匀性，提高显示品质。例如，导电图案层LY4的材料的方阻小于导电图案层LY2的材料的方阻。
例如，本公开的除了图6E以外的实施例以第三部分DT03设置在导电图案层LY4为例进行说明。
图7为一种显示面板中的数据线的不同部分的连接示意图。图8为一种显示面板中的数据线的不同部分的连接示意图。图9为图8中的部分结构的示意图。
如图7和图8所示，对于每条第二类型的数据线DTn，第二部分DT02、第三部分DT03、第一部分DT01、第五部分DT05、以及第四部分DT04依次相连。
如图7和图8所示，多条第二类型的数据线DTn相对于中心线a0对称设置。
如图6A、图7和图8所示，第二类型的数据线DTn的长度大于第一类型的数据线DTm的长度，从而，第二类型的数据线DTn上的负载大于第一类型的数据线DTm上的负载。
如图9所示，因为第四部分DT04通过第五部分DT05、第一部分DT01、以及第三部分DT03与第二部分DT02相连，以使得数据线上的信号可以传输到第四部分DT04，因 不同的数据线的过孔(转接孔，包括过孔V1、过孔V2、过孔V3、以及过孔V4)的位置不同，从而对于不同的第二类型的数据线DTn，所需要的第三部分DT03的长度不同，所需要的第五部分DT05的长度不同，从而，为第二显示区R2的发光元件提供数据电压的数据线(第二类型的数据线DTn)的长度不同，第二类型的数据线DTn的电阻、电容不同。
如图9所示，多个第三部分DT03包括长度最小的第三部分DT031和长度最大的第三部分DT032，长度最小的第三部分DT031和长度最大的第三部分DT032的长度之差为长度Da和长度Db之和。
如图9所示，多个第五部分DT05包括长度最小的第五部分DT051和长度最大的第五部分DT052，长度最小的第五部分DT051和长度最大的第五部分DT052的长度之差为长度D1和长度D2之和。
如图9所示，多个第一部分DT01包括长度最小的第一部分DT011和长度最大的第一部分DT012，长度最小的第一部分DT011和长度最大的第一部分DT012的长度之差为长度Dc和长度Dd之和。
例如，以中心线a0的左侧或右侧具有40条第二类型的数据线DTn为例，最短的第二类型的数据线DTn的电阻为3943Ω，最长的第二类型的数据线DTn的电阻为4210Ω，电阻差异为6％，而最短的第二类型的数据线DTn的电容为15.96fF，最长的第二类型的数据线DTn的电容则为212.8fF，电容差异为90％，容易产生信号输出差异。因第二类型的数据线DTn的长度不同，容易产生暗竖条纹的显示不良。从而，多个第二类型的数据线DTn的长度不等，造成不同第二类型的数据线DTn的电阻、电容差异较大，使得与第二类型的数据线DTn相连的像素单元的显示偏暗，显示面板的显示不均匀。
图10为本公开一实施例提供的一种显示面板的示意图。图11为图10中的部分结构的示意图。图12为本公开一实施例提供的一种显示面板的示意图。图13为图12中的部分结构的示意图。图14为本公开一实施例提供的一种显示面板的示意图。图15为图14中的部分结构的示意图。图16为本公开一实施例提供的一种显示面板的示意图。图17为图16中的部分结构的示意图。图10示出了显示面板1001，图12示出了显示面板1002，图14示出了显示面板1003，图16示出了显示面板1004。
如图10和图11所示，第三部分DT03包括位于第一过孔V1和第二过孔V2之间的主体走线P30，多条第二类型的数据线DTn的多个第三部分DT03中的至少一个第三部分DT03具有补偿走线P3，第三部分DT03的补偿走线位于第三部分DT03的主体走线P30的至少一端。
例如，如图10和图11所示，多条第二类型的数据线DTn的多个第三部分DT03的长度相等或两个相邻第三部分DT03的长度之差与该两个相邻第三部分DT03的平均长度之比小于或等于5％。进一步例如，两个相邻第三部分DT03的长度之差与该两个相邻第三部分DT03的平均长度之比小于或等于2％。
例如，如图10和图11所示，长度差异最大的两个第三部分DT03的长度之差与该两 个长度差异最大的两个第三部分DT03的平均长度之比小于或等于5％。进一步例如，两个长度差异最大的两个第三部分DT03的长度之差与该长度差异最大的两个第三部分DT03的平均长度之比小于或等于2％。
在本公开的实施例提供的显示面板中，通过设置补偿走线P3，减小多个第三部分DT03之间的长度差异，减小多条第二类型的数据线DTn的长度差异，以减轻显示不良，提升显示均匀性，提高显示品质。
在本公开的实施例中，相邻的部件A和部件B是指在部件A和部件B之间不设置其他部件A和其他的部件B，但可以设置不同于部件A和部件B的另一部件，两个相邻的部件A是指该两个部件A之间不设置其他的部件A。
例如，如图10和图12所示，多个第三部分DT03构成矩形，在其他的实施例中，例如，如图14所示，多个第三部分DT03构成平行四边形。
例如，在本公开的实施例中，多个部件构成的形状是指在多个部件中，各个部件的端点连线构成的图形的形状，或者各个部件的外轮廓线构成的图形的形状。例如，多个第三部分DT03构成矩形是指第三部分DT03的端点连线或外轮廓线构成矩形，其他部件、其他形状与此类似，不再赘述。
例如，如图10和图11所示，第三部分DT03的补偿走线P3包括第一补偿走线P31，第一补偿走线P31位于第三部分DT03的一端，在第二方向Y上，多个第一补偿走线P31的长度逐渐变化。
例如，如图10和图11所示，在第二方向Y上，多个第一补偿走线P31的长度逐渐增大或逐渐减小。例如，如图10和图11所示，在从下到上的方向上，多个第一补偿走线P31的长度逐渐增大。
例如，如图10和图11所示，多个第一补偿走线P31构成梯形或三角形。例如，多个第一补偿走线P31构成直角梯形或等腰三角形。
例如，如图10和图11所示，第三部分DT03的补偿走线还包括第二补偿走线P32，第一补偿走线P31和第二补偿走线P32分别位于第三部分DT03的两端，多个第二补偿走线P32的长度逐渐变化，在第二方向Y上，多个第一补偿走线P31的长度变化趋势与多个第二补偿走线P32的长度变化趋势相同。
例如，如图10和图11所示，第三部分DT03的主体走线、第一补偿走线P31、以及第二补偿走线P32为一体结构。
例如，如图10和图11所示，第二类型的数据线DTn还包括第四部分DT04和第五部分DT05，第四部分DT04沿第二方向Y延伸，第五部分DT05沿第一方向X延伸，第一部分DT01和第四部分DT04通过第五部分DT05相连，第五部分DT05通过第三过孔V3与第一部分DT01相连，第五部分DT05通过第四过孔V4与第四部分DT04相连，第五部分DT05包括位于第三过孔V4和第四过孔V4之间的主体走线P50，多条第二类型的数据线DTn的多个第五部分DT05中的至少一个第五部分DT05具有补偿走线P5，第五部分DT05的补偿走线P5位于第五部分DT05的主体走线P50的至少一端。
例如，如图10和图11所示，多条第二类型的数据线DTn的多个第五部分DT05的长度相等或两个相邻第五部分DT05的长度之差与该两个相邻第五部分DT05的平均长度之比小于或等于5％。进一步例如，两个相邻第五部分DT05的长度之差与该两个相邻第五部分DT05的平均长度之比小于或等于2％。
例如，两个长度差异最大的第五部分DT05的长度之差与该两个长度差异最大的第五部分DT05的平均长度之比小于或等于5％。进一步例如，两个长度差异最大的第五部分DT05的长度之差与该两个长度差异最大的第五部分DT05的平均长度之比小于或等于2％。
在本公开的实施例提供的显示面板中，通过设置补偿走线P5，减小多个第五部分DT05之间的长度差异，减小多条第二类型的数据线DTn的长度差异，以减轻显示不良，提升显示均匀性，提高显示品质。
例如，如图10和图12所示，多个第五部分DT05构成矩形，在其他的实施例中，例如，如图14所示，多个第五部分DT05构成平行四边形。
例如，第五部分DT05的补偿走线包括第三补偿走线P53，第三补偿走线P53位于第五部分DT05的一端，在第二方向Y上，多个第三补偿走线P53的长度逐渐变化。
例如，如图10和图11所示，在第二方向Y上，多个第三补偿走线P53的长度逐渐增大或逐渐减小。例如，如图10和图11所示，在从下到上的方向上，多个第三补偿走线P53的长度逐渐减小。
例如，如图10和图11所示，多个第三补偿走线P53构成梯形或三角形。例如，多个第三补偿走线P53构成直角梯形或等腰三角形。
例如，第五部分DT05的补偿走线还包括第四补偿走线P54，第三补偿走线P53和第四补偿走线P54分别位于第五部分DT05的两端，多个第四补偿走线P54的长度逐渐变化，在第二方向Y上，多个第三补偿走线P53的长度变化趋势与多个第四补偿走线P54的长度变化趋势相同。
例如，如图10和图11所示，第五部分DT05的主体走线P50、第三补偿走线P53、以及第四补偿走线P54为一体结构。
例如，如图10和图11所示，第一部分DT01包括位于第一过孔V1和第三过孔V3之间的主体走线P10，多条第二类型的数据线DTn的多个第一部分DT01中的至少一个第一部分DT01具有补偿走线P1，补偿走线位于第一部分DT01的主体走线P10的至少一端。
例如，如图10和图11所示，多条第二类型的数据线DTn的多个第一部分DT01的长度相等或两个相邻第一部分DT01的长度之差与该两个相邻第一部分DT01的平均长度之比小于或等于5％。进一步例如，两个相邻第一部分DT01的长度之差与该两个相邻第一部分DT01的平均长度之比小于或等于2％。
例如，两个长度差异最大的第一部分DT01的长度之差与该两个长度差异最大的第一部分DT01的平均长度之比小于或等于5％。进一步例如，两个长度差异最大的第一部分DT01的长度之差与该两个长度差异最大的第一部分DT01的平均长度之比小于或等于 2％。
在本公开的实施例提供的显示面板中，通过设置补偿走线P1，减小多个第一部分DT01之间的长度差异，减小多条第二类型的数据线DTn的长度差异，以减轻显示不良，提升显示均匀性，提高显示品质。
例如，如图10和图11所示，多个第一部分DT01构成矩形，在其他的实施例中，如图16所示，多个第一部分DT01构成平行四边形。
例如，如图10和图11所示，第一部分DT01的补偿走线P1包括第五补偿走线P15，第五补偿走线P15位于第一部分DT01的一端，在第一方向X上，多个第五补偿走线P15的长度逐渐变化。
例如，如图10和图11所示，在第一方向X上，多个第五补偿走线P15的长度逐渐增大或逐渐减小。例如，如图10和图11所示，在从左到右的方向上，多个第五补偿走线P15的长度逐渐增大。
例如，如图10和图11所示，多个第五补偿走线P15构成梯形或三角形。例如，多个第五补偿走线P15构成直角梯形或等腰三角形。
例如，如图10和图11所示，第一部分DT01的补偿走线还包括第六补偿走线P16，第五补偿走线P15和第六补偿走线P16分别位于第一部分DT01的主体走线的两端，多个第六补偿走线P16的长度逐渐变化，在第一方向X上，多个第五补偿走线P15的长度变化趋势与多个第六补偿走线P16的长度变化趋势相同。
例如，如图10和图11所示，第一部分DT01的主体走线、第五补偿走线P15、以及第六补偿走线P16为一体结构。
例如，第四部分DT04包括位于第四过孔V4和第二显示区R2之间的主体走线P40，多条第二类型的数据线DTn的多个第四部分DT04中的至少一个第四部分DT04具有补偿走线P4，第四部分DT04的补偿走线位于第四部分DT04的主体走线P40的远离第二显示区R2的一端。
例如，多条第二类型的数据线DTn的多个第四部分DT04的长度相等或两个相邻第四部分DT04的长度之差与该两个相邻第四部分DT04的平均长度之比小于或等于5％。进一步例如，两个相邻第四部分DT04的长度之差与该两个相邻第四部分DT04的平均长度之比小于或等于2％。
例如，两个长度差异最大的第四部分DT04的长度之差与该两个长度差异最大的第四部分DT04的平均长度之比小于或等于5％。进一步例如，两个长度差异最大的第四部分DT04的长度之差与该两个长度差异最大的第四部分DT04的平均长度之比小于或等于2％。
在本公开的实施例提供的显示面板中，通过设置补偿走线P4，减小多个第四部分DT04之间的长度差异，减小多条第二类型的数据线DTn的长度差异，以减轻显示不良，提升显示均匀性，提高显示品质。
例如，如图10和图11所示，多个第四部分DT04构成矩形或平行四边形。
例如，如图10和图11所示，第四部分DT04的补偿走线包括第七补偿走线P47，第七补偿走线P47位于第四部分DT04的一端，在第二方向Y上，多个第七补偿走线P47的长度逐渐变化。
例如，在第一方向X上，多个第七补偿走线P47的长度逐渐增大或逐渐减小。例如，在从左到右的方向上，多个第七补偿走线P47的长度逐渐减小。
例如，如图10和图11所示，多个第七补偿走线P47构成梯形或三角形。例如，多个第七补偿走线P47构成直角梯形或等腰三角形。
例如，如图10至图17所示，多条第二类型的数据线DTn的长度相等或者长度之差与多条第二类型的数据线DTn的平均长度的比值小于或等于5％。进一步例如，多条第二类型的数据线DTn的长度相等或者长度之差与多条第二类型的数据线DTn的平均长度的比值小于或等于2％。
例如，长度差异最大的两条第二类型的数据线DTn的长度之差与该长度差异最大的两条第二类型的数据线DTn的平均长度的比值小于或等于5％。进一步例如，长度差异最大的两条第二类型的数据线DTn的长度之差与该长度差异最大的两条第二类型的数据线DTn的平均长度的比值小于或等于2％。
在本公开的实施例提供的显示面板中，通过设置补偿走线，减小多条第二类型的数据线DTn的长度差异，以减轻显示不良，提升显示均匀性，提高显示品质。
例如，如图10至图17所示，第二类型的数据线DTn的长度大于第一类型的数据线DTm的长度。因多条第二类型的数据线DTn的长度相等或大致相等，第一类型的数据线DTm的长度相等或大致相等，可以通过不同的去除暗纹不良(Demura)的方案来对应第一类型的数据线DTm和第二类型的数据线DTn，以减轻暗竖条纹不良，以提高显示效果。
例如，第一类型的数据线的长度与第二类型的数据线DTn的长度之比大于或等于0.85并且小于或等于0.95。
参考图6A、图8至图17所示，显示面板还包括虚设数据线DM，虚设数据线DM为断开的数据线，虚设数据线DM与第二类型的数据线DTn的第一部分DT01断开，虚设数据线DM位于两条第一类型的数据线DTm之间，且与位于该两条第一类型的数据线DTm之间的一条第二类型的数据线DTn的第一部分DT01断开。例如，该第二类型的数据线DTn的第二部分DT02的一部分以及该第二类型的数据线DTn的第三部分DT03不位于该两条第一类型的数据线DTm之间。例如，虚设数据线DM上不被输入如数据线DT上那样的数据信号。例如，虚设数据线DM可连接至恒压线，但不限于此。例如，与虚设数据线DM交叠的像素电路可为虚设像素电路，虚设像素电路不与发光元件相连。
例如，如图6A、图8至图17所示，为了提高刻蚀均一性，显示面板还包括多条虚设数据线DM。例如，多条虚设数据线DM、第二类型的数据线DTn的第一部分DT01、以及第二类型的数据线DTn的第二部分DT02均位于同一层。
如图10和图11所示，对于显示面板1001，设置补偿走线后，与不设置补偿走线的情况相比，第二类型的数据线DTn的电阻无明显变化，第一部分DT01最靠近第二显示 区的第二类型的数据线DTn中的第三部分DT03和第五部分DT05的电容值的从原有的15.96fF增加到212.8fF，明显减少了不同的第二类型的数据线DTn电容差异。本公开的实施例提供的显示面板的第二类型的数据线DTn的电容差异可达到0.5％。
如图12和图13所示，对于显示面板1002，与图8所示的显示面板相比，设置了补偿走线，与图10所示的显示面板相比，调整了转接孔的位置，从而，设置补偿走线后，与不设置补偿走线的情况相比，原来的最短的转接线(最短的第三部分DT03和最短的第五部分DT05)的长度的增加，原来的最长的转接线(最长的第三部分DT03和最长的第五部分DT05)的长度减小，可以减小第二类型的数据线DTn的电阻差异，最短的第二类型的数据线DTn的电阻增加到3956Ω，最长的第二类型的数据线DTn电阻减小到4196Ω，差异较小，电阻差异约5％，在以上减小电容差异的基础上，进一步减小电阻差异，改善显示效果。
如图10所示，显示面板包括补偿结构81、补偿结构82、补偿结构83和补偿结构84。如图10所示，显示面板包括中心线a3，中心线a3沿第一方向X延伸，第二显示区R2相对于中心线a3对称，并且相对于中心线a0对称。中心线a0和中心线a3将面板划分为四个区域，补偿结构81、补偿结构82、补偿结构83和补偿结构84分设在该四个区域内。例如，补偿结构包括数据线DTn的补偿走线。例如，补偿结构81包括多个第三部分DT03的补偿走线，补偿结构82包括多个第五部分DT05的补偿走线，补偿结构83包括多个第五部分DT05的补偿走线，补偿结构84包括多个第三部分DT05的补偿走线。本公开的实施例提供的显示面板以第二类型的数据线DTn相对于中心线a0对称设置为例。从而，补偿结构81和补偿结构84相对于中心线a0对称设置，补偿结构82和补偿结构83相对于中心线a0对称设置，当然，在一些实施例中，补偿结构81和补偿结构82可以相对于中心线a1对称设置，补偿结构83和补偿结构84相对于中心线a1对称设置。如图10所示，中心线a1与中心线a0相交。在一些实施例中，中心线a1与中心线a0垂直。在一些实施例中，中心线a1可以与中心线a3重合。
因显示面板中的第二类型的数据线DTn相对于中心线a0左右对称，以补偿结构81和补偿结构82为例来描述。
图12所示的显示面板1002与图10所示的显示面板1001相比，转接孔位置和设置趋势不同。如图10所示，对于补偿结构81，转接孔的连线形成上底边在上而下底边在下的梯形，而对于补偿结构82，转接孔的连线形成上底边在下而下底边在上的梯形。在梯形中，上底边的长度小于下底边的长度。如图12所示，对于补偿结构81，转接孔的连线形成上底边在下而下底边在上的梯形，而对于补偿结构82，转接孔的连线形成上底边在上而下底边在下的梯形。
图14所示的显示面板1003与图10所示的显示面板1001相比，补偿走线的设置方式不同，对于补偿结构81，补偿走线位于第三部分DT03的主体走线的一侧，位于第三部分DT03的主体走线的远离中心线a0的一侧。
图16所示的显示面板1004与图10所示的显示面板1001相比，第一部分DT01中的 补偿走线的设置方式不同。如图10所示，补偿走线P1包括第五补偿走线P15和第六补偿走线P16，第五补偿走线P15和第六补偿走线P16位于第一部分DT01的主体走线P10的两侧，多个第一部分DT01构成矩形。如图16所示，补偿走线P1位于第一部分DT01的主体走线P10的一侧，且多个第一部分DT01构成平行四边形。
图18为本公开一实施例提供的一种显示面板的示意图。图18示出了显示面板1002a。图19A示出了导电图案层LY3，图19B示出了过孔层VH，图19C示出了导电图案层LY4。如图18至图19C所示，一条第二类型的数据线DTn由位于两个导电图案层中的部分分段形成，数据线DTn的各个部分的主体走线和补偿走线为一体结构，并位于同一层。当然，在其他的实施例中，数据线DTn的各个部分的主体走线和补偿走线可不为一体结构，并位于不同的层，主体走线和补偿走线可以通过过孔相连。
如图10、图12、图16所示，对于补偿结构81，对于同一个第三部分DT03，在第三部分DT03的主体走线的两侧均设置补偿走线的情况下，左右两侧的补偿走线的长度可以相等也可以不相等。例如，如图10、图12、图16所示，在一些实施例中，对于同一个第三部分DT03，第一补偿走线P31的长度大于第二补偿走线P32的长度。例如，在另一些实施例中，对于同一个第三部分DT03，第一补偿走线P31的长度等于第二补偿走线P32的长度。第一补偿走线P31和第二补偿走线P32可以通过过孔与主体走线P30相连，也可以与主体走线P30一体形成，为一体结构。
如图10、图12、图16所示，对于补偿结构82，对于同一个第五部分DT05，在第五部分DT05的主体走线的两侧均设置补偿走线的情况下，左右两侧的补偿走线的长度可以相等。例如，在一些实施例中，对于同一个第五部分DT05，第三补偿走线P53的长度大于第四补偿走线P54的长度。在另一些实施例中，对于同一个第五部分DT05，第三补偿走线P53的长度等于第四补偿走线P54的长度。第三补偿走线P53和第四补偿走线P54可以通过过孔与主体走线P50相连，也可以与主体走线P50一体形成，为一体结构。
对于同一个第一部分DT01，第五补偿走线P15的长度可以大于或等于第六补偿走线P16的长度。在第五部分DT05位于周边区R3的情况下，第五补偿走线P15的长度大于第六补偿走线P16的长度。在第五部分DT05位于第一显示区R1的情况下，第五补偿走线P15的长度可以等第六补偿走线P16的长度。
如图14所示，对于补偿结构81，对于同一个第三部分DT03，在第三部分DT03的主体走线的远离中心线a0的一侧设置补偿走线。
如图14所示，对于补偿结构82，对于同一个第五部分DT05，在第五部分DT05的主体走线的远离中心线a0的一侧设置补偿走线。
当然，另一些实施例中，对于数据线DTn的同一个部分，各个主体走线的补偿走线的长度也可以相等。例如，数据线DTn的同一个部分可指第一部分DT01、第三部分DT03、第四部分DT04、或第五部分DT05。
在本公开的实施例中，补偿结构81除了包括第三部分DT03的补偿走线外，还可以包括第一部分DT01的补偿走线。在本公开的实施例中，补偿结构82除了包括第五部分 DT05的补偿走线外，还可以包括第一部分DT01的补偿走线、第四部分DT04的补偿走线至少之一。
图20为本公开一实施例提供的一种显示面板的示意图。如图20所示，在显示面板1001a中，第一部分DT01、第四部分DT04、以及第五部分DT05均位于第一显示区R1。本公开的其他实施例中的第一部分DT01、第四部分DT04、以及第五部分DT05也可以调整到位于第一显示区R1。
图21为本公开一实施例提供的一种显示面板的示意图。如图20所示，在显示面板1001b中，导电线L1的一端通过过孔V5与第二类型的像素电路相连，导电线L1的另一端通过过孔V6与第二区域发光元件相连。
如图20所示，补偿结构81和补偿结构82分设在多条导电线L1的两侧，补偿结构81在衬底基板上的正投影与多条导电线L1在衬底基板上的正投影不交叠，补偿结构82在衬底基板上的正投影与多条导电线L1在衬底基板上的正投影不交叠。同样的，补偿结构83在衬底基板上的正投影与多条导电线L1在衬底基板上的正投影不交叠，补偿结构84在衬底基板上的正投影与多条导电线L1在衬底基板上的正投影不交叠。如图20所示，补偿结构81包括多个第三部分DT03，第三部分DT03中的主体走线和补偿走线在衬底基板上的正投影与多条导电线L1在衬底基板上的正投影均不交叠。如图20所示，补偿结构82包括多个第五部分DT05，第五部分DT05中的主体走线和补偿走线在衬底基板上的正投影与多条导电线L1在衬底基板上的正投影均不交叠。其他补偿结构与此类似，在此不再赘述。
图22A为本公开一实施例提供的一种显示面板的局部示意图。图22A示出了第一过孔V1的排布趋势以及第二过孔V2的排布趋势。
图22B为本公开一实施例提供的一种显示面板的局部示意图。如图22B所示，中心线a0两侧的第三部分DT03彼此间隔。
图22C为本公开一实施例提供的一种显示面板的局部示意图。如图22C所示，第三部分DT03和第一部分DT01通过第二过孔V2相连。
如图22B和图22C所示，第三部分DT03的整体走势沿第一方向X延伸。第三部分DT03可以不是直线形式，其他走线或者数据线的部分也是如此，不要求是直线，只要整体走势按照给定的方向延伸即可。
图22D为本公开一实施例提供的一种显示面板的局部示意图。图22E为本公开一实施例提供的一种显示面板的局部示意图。
如图22D和图22E所示，第五部分DT05和第一部分DT01通过第三过孔V3相连，第五部分DT05和第四部分DT04通过第四过孔V4相连。
如图22B和图22D所示，相邻第三部分DT03在第二方向Y上的距离D01大于相邻第五部分DT05在第二方向Y上的距离D02。从第三部分DT03和第五部分DT05的设置情况可知，相邻第三部分DT03的主体走线在第二方向Y上的距离大于相邻第五部分DT05的主体走线在第二方向Y上的距离D02。从第三部分DT03和第五部分DT05的设置情况 可知，相邻第三部分DT03的补偿走线在第二方向Y上的距离大于相邻第五部分DT05的补偿走线在第二方向Y上的距离D02。图22B和图22D所示的显示面板以第五部分DT05位于周边区R3为例进行说明。
在第五部分DT05位于第一显示区R1的情况下，相邻第三部分DT03在第二方向Y上的距离D01等于相邻第五部分DT05在第二方向Y上的距离D02。从第三部分DT03和第五部分DT05的设置情况可知，相邻第三部分DT03的主体走线在第二方向Y上的距离等于相邻第五部分DT05的主体走线在第二方向Y上的距离D02。从第三部分DT03和第五部分DT05的设置情况可知，相邻第三部分DT03的补偿走线在第二方向Y上的距离等于相邻第五部分DT05的补偿走线在第二方向Y上的距离D02。
本公开的实施例以第三部分DT03和第五部分DT05均设置补偿走线为例进行说明。在另一些实施例中，也可以第三部分DT03和第五部分DT05中的一个设置补偿走线，而第三部分DT03和第五部分DT05中的另一个不设置补偿走线。
本公开的实施例以第一部分DT01设置补偿走线为例进行说明。在另一些实施例中，第一部分DT01也可以不设置补偿走线。
本公开的实施例以第四部分DT04设置补偿走线为例进行说明。在另一些实施例中，第四部分DT04也可以不设置补偿走线。
即，在本公开的实施例提供的显示面板中，第一部分DT01、第三部分DT03、第四部分DT04和第五部分DT05中的至少一个可以设置补偿走线以使得多条第二类型的数据线DTn的长度相等或大致相等，以使得多条第二类型的数据线DTn的电阻相等或大致相等，和/或使得多条第二类型的数据线DTn的电容相等或大致相等。例如，多条第二类型的数据线DTn的电阻大致相等可指电阻差异小于5％。例如，多条第二类型的数据线DTn的电容大致相等可指电容差异小于5％。
进一步例如，多条第二类型的数据线DTn的电阻大致相等可指电阻差异小于3％。进一步例如，多条第二类型的数据线DTn的电容大致相等可指电容差异小于1％。
如图6A、图8至图17所示，显示面板包括显示区R0和周边区R3，显示区R0包括第一显示区R1和第二显示区R2。换句话说，衬底基板BS具有显示区R0和周边区R3，周边区R3位于显示区R0的至少一侧。
在本公开的实施例的一些附图中，未示出衬底基板的外边界，衬底基板的外边界可参照图7所示。本公开的实施例提供的显示面板中的各个部件也可采用其他的形式或结构，不限于图中所示的情形。
例如，导电图案层LY2、导电图案层LY3、导电图案层LY4均采用导电材料制作，例如，采用金属制作。例如，导电图案层LY2采用镍、铝等金属材料形成，但不限于此。例如，导电图案层LY3采用钛、铝等材料形成，但不限于此。例如，导电图案层LY3、导电图案层LY4分别为Ti/AL/Ti三个子层形成的结构，但不限于此。例如，衬底基板可以采用玻璃基板或聚酰亚胺基板，但不限于此，可根据需要进行选择。
例如，参照图2和图3，像素单元100位于衬底基板BS上，包括像素电路100a和发 光元件100b，像素电路100a被配置为驱动发光元件100b，像素电路100b包括驱动晶体管T1(参见图23)和数据写入晶体管T2(参见图23)，驱动晶体管和数据写入晶体管相连。
例如，参见图23和图10B，数据线DT与数据写入晶体管T2相连，并被配置为向像素电路100a提供数据信号(数据电压)。
图23是本公开一实施例提供的一种显示面板中的像素电路的示意图。图23所示的像素电路可为相关技术中常见的低温多晶硅(Low Temperature Poly-silicon，LTPS)AMOLED的像素电路。
图23示出了显示面板的一个像素单元的像素电路，如图23所示，像素单元100包括像素电路100a和发光元件100b。像素电路100a包括六个开关晶体管(T2-T7)、一个驱动晶体管T1和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T2、阈值补偿晶体管T3、第一发光控制晶体管T4、第二发光控制晶体管T5、第一复位晶体管T6、以及第二复位晶体管T7。发光元件100b包括第一极E1和第二极E2以及位于第一极E1和第二极E2之间的发光功能层。例如，第一极E1为阳极，第二极E2为阴极。通常，阈值补偿晶体管T3、第一复位晶体管T6采用双栅薄膜晶体管(Thin Film Transistor，TFT)的方式降低漏电。
一些实施例中，第一极E1可采用透明导电金属氧化物和银至少之一，但不限于此。例如，透明导电金属氧化物包括氧化铟锡(ITO)，但不限于此。例如，第一极E1可采用ITO-Ag-ITO三个子层叠层设置的结构。一些实施例中，第二极E2可以为低功函的金属，可采用镁和银至少之一，但不限于此。
如图23所示，显示面板包括栅线GT、数据线DT、第一电源线PL1、第二电源线PL2、发光控制信号线EML、初始化信号线INT、复位控制信号线RST等。例如，复位控制信号线RST包括第一复位控制信号线RST1和第二复位控制信号线RST2。第一电源线PL1配置为向像素单元100提供恒定的第一电压信号VDD、第二电源线PL2配置为向像素单元100提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。栅线GT配置为向像素单元100提供扫描信号SCAN、数据线DT配置为向像素单元100提供数据信号DATA(数据电压VDATA)、发光控制信号线EML配置为向像素单元100提供发光控制信号EM，第一复位控制信号线RST1配置为向像素单元100提供第一复位控制信号RESET1，第二复位控制信号线RST2配置为向像素单元100提供扫描信号SCAN。第一初始化信号线INT1配置为向像素单元100提供第一初始化信号Vinit1。第二初始化信号线INT2配置为向像素单元100提供第二初始化信号Vinit2。例如，第一初始化信号Vinit1和第二初始化信号Vinit2为恒定的电压信号，其大小例如可以介于第一电压信号VDD和第二电压信号VSS之间，但不限于此，例如，第一初始化信号Vinit1和第二初始化信号Vinit2可均小于或等于第二电压信号VSS。例如，在一些实施例中，第一初始化信号线INT1和第二初始化信号线INT1相连，均配置为向像素单元100提供初始化信号Vinit，即，第一初始化信号线INT1和第二初始化信号线INT2均称作初始化信号 线INT，第一初始化信号Vinit1和第二初始化信号Vinit2相等，均为Vinit。
如图23所示，驱动晶体管T1与发光元件100b电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动发光元件100b发光。
例如，发光元件100b包括有机发光二极管(OLED)，发光元件100b在其对应的像素电路100a的驱动下发出红光、绿光、蓝光，或者白光等。例如，一个像素包括多个像素单元。一个像素可包括出射不同颜色光的多个像素单元。例如，一个像素包括出射红光的像素单元，出射绿光的像素单元和出射蓝光的像素单元，但不限于此。一个像素包括的像素单元的个数以及每个像素单元的出光情况可根据需要而定。
例如，如图23所示，数据写入晶体管T2的栅极T20与栅线GT相连，数据写入晶体管T2的第一极T21与数据线DT相连，数据写入晶体管T2的第二极T22与驱动晶体管T1的第一极T11相连。
例如，如图23所示，像素电路100a还包括阈值补偿晶体管T3，阈值补偿晶体管T3的栅极T30与栅线GT相连，阈值补偿晶体管T3的第一极T31与驱动晶体管T1的第二极T12相连，阈值补偿晶体管T3的第二极T32与驱动晶体管T1的栅极T10相连。
例如，如图23所示，显示面板还包括发光控制信号线EML，像素电路100a还包括第一发光控制晶体管T4和第二发光控制晶体管T5，第一发光控制晶体管T4的栅极T40与发光控制信号线EML相连，第一发光控制晶体管T4的第一极T41与第一电源线PL1相连，第一发光控制晶体管T4的第二极T42与驱动晶体管T1的第一极T11相连；第二发光控制晶体管T5的栅极T50与发光控制信号线EML相连，第二发光控制晶体管T5的第一极T51与驱动晶体管T1的第二极T12相连，第二发光控制晶体管T5的第二极T52与发光元件100b的第一极E1相连。
如图23所示，第一复位晶体管T6与驱动晶体管T1的栅极T10相连，并配置为对驱动晶体管T1的栅极进行复位，第二复位晶体管T7与发光元件100b的第一极E1相连，并配置为对发光元件100b的第一极E1进行复位。第一初始化信号线INT1通过第一复位晶体管T6与驱动晶体管T1的栅极相连。第二初始化信号线INT2通过第二复位晶体管T7与发光元件100b的第一极E1相连。例如，第一初始化信号线INT1和第二初始化信号线INT2相连，以被输入相同的初始化信号，但不限于此，在一些实施例中，第一初始化信号线INT1和第二初始化信号线INT2也可以彼此绝缘，并配置为分别输入信号。
例如，如图23所示，第一复位晶体管T6的第一极T61与第一初始化信号线INT1相连，第一复位晶体管T6的第二极T62与驱动晶体管T1的栅极T10相连，第二复位晶体管T7的第一极T71与第二初始化信号线INT2相连，第二复位晶体管T7的第二极T72与发光元件100b的第一极E1相连。例如，如图23所示，第一复位晶体管T6的栅极T60与第一复位控制信号线RST1相连，第二复位晶体管T7的栅极T70与第二复位控制信号线RST2相连。
如图23所示，第一电源线PL1配置为向像素电路100a提供第一电压信号VDD；像 素电路还包括存储电容Cst，存储电容Cst的第一极Ca与驱动晶体管T1的栅极T10相连，存储电容Cst的第二极Cb与第一电源线PL1相连。
例如，如图23所示，显示面板还包括第二电源线PL2，第二电源线PL2与发光元件100b的第二极201相连。
图23示出了第一节点N1、第二节点N2、第三节点N3和第四节点N4。
在本公开的其他实施例中，在第二方向Y上相邻的两个第三部分DT03之间可以间隔不同数量的像素单元。本公开的实施例对在第二方向Y上相邻的两个第三部分DT03之间间隔的像素单元的数量不做限定。本公开的实施例对相邻的第二类型的数据线DTn的第一部分DT01之间间隔的像素单元的数量也不做限定。
在本公开的实施例中，以如下情况为例进行说明：对于第二类型的数据线DTn，第二部分DT02越靠近中心线a0，则第三部分DT03的位于其与第一部分DT01和第二部分DT02相连的两个过孔之间的部分的长度越长。本领域技术人员可根据需要调整连接方式，例如，在另一些实施例中，对于第二类型的数据线DTn，第二部分DT02越靠近中心线a0，则第三部分DT03的位于其与第一部分DT01和第二部分DT02相连的两个过孔之间的部分的长度越短。
本公开的至少一实施例提供一种显示装置，包括上述任一显示面板。
图24和图25为本公开一实施例提供的显示装置的示意图。如图24和图25所示，感光传感器SS位于显示面板DS的一侧，并位于第二显示区R2。环境光可透过第二显示区R2而被感光传感器SS感知。如图25所示，显示面板的未设置感光传感器SS的一侧为显示侧，可以显示图像。
例如，显示装置为屏下摄像头的全面屏显示装置。例如，显示装置包括OLED或包括OLED的产品。例如，显示装置包括含有上述显示面板的电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。
图26为图23所示的像素电路的工作时序图。如图26所示，一帧显示时间段，像素单元的驱动方法包括第一复位阶段t1、数据写入及阈值补偿和第二复位阶段t2、和发光阶段t3，复位控制信号RESET为低电平时，给驱动晶体管T1的栅极复位，扫描信号SCAN为低电平时，给发光元件100b的第一极E1(例如，阳极)复位。例如，如图23所示，扫描信号SCAN为低电平时，数据电压VDATA写入，同时获取驱动晶体管T1的阈值电压Vth，并将含有数据线上数据信息的数据电压VDADA存储在电容Cst内；发光控制信号线EML为低电平时，发光元件100b发光，第一节点N1(栅极点)的电压保持(发光元件100b的发光稳定性)靠存储电容Cst维持。在像素电路10的驱动过程中，在发光阶段，存储电容用以保持电压信号，使其信号保持端的电位得以保持恒定，在驱动晶体管的栅极和源极之间形成电压，从而控制驱动晶体管形成驱动电流，进而驱动发光元件100b发光。
例如，本公开实施例不限于图23所示出的具体像素电路，可以采用其他能实现对于驱动晶体管补偿的像素电路。以上以7T1C的像素电路为例进行说明，本公开的实施例包 括但不限于此。需要说明的是，本公开的实施例对像素电路包括的薄膜晶体管的个数以及电容的个数不做限定。例如，在另外的一些实施例中，显示面板的像素电路还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T2C结构，本公开实施例对此不作限定。当然，显示面板也可以包括小于7个晶体管的像素电路。
在本公开的实施例中，位于同一层的元件可由同一膜层经同一构图工艺行程。例如，位于同一层的元件可位于同一个元件的远离衬底基板的表面上。
需要说明的是，为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
在本公开的实施例中，构图或构图工艺可只包括光刻工艺，或包括光刻工艺以及刻蚀步骤，或者可以包括打印、喷墨等其他用于形成预定图形的工艺。光刻工艺是指包括成膜、曝光、显影等工艺过程，利用光刻胶、掩模板、曝光机等形成图形。可根据本公开的实施例中所形成的结构选择相应的构图工艺。
在不冲突的情况下，本公开的同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。
Claims (32)
- 一种显示面板，包括：衬底基板；像素单元，位于所述衬底基板上，包括像素电路和发光元件，所述像素电路配置为驱动所述发光元件；数据线，与所述像素电路相连，并被配置为向所述像素电路提供数据电压；所述数据线包括多条第一类型的数据线和多条第二类型的数据线，所述多条第一类型的数据线沿第一方向排列，所述第一类型的数据线沿第二方向延伸，所述第一方向与所述第二方向相交，所述第二类型的数据线包括第一部分、第二部分和第三部分，所述第一部分和所述第二部分通过所述第三部分相连，所述第三部分通过第一过孔与所述第一部分相连，所述第三部分通过第二过孔与所述第二部分相连，所述第三部分包括位于所述第一过孔和所述第二过孔之间的主体走线，所述第一部分和所述第二部分均沿所述第二方向延伸，所述第三部分沿所述第一方向延伸，所述多条第二类型的数据线的多个第三部分中的至少一个第三部分具有补偿走线，所述第三部分的所述补偿走线位于所述第三部分的所述主体走线的至少一端，所述多条第二类型的数据线的所述多个第三部分的长度相等或两个相邻第三部分的长度之差与该两个相邻第三部分的平均长度之比小于或等于5％。
- 根据权利要求1所述的显示面板，其中，所述多个第三部分构成矩形或平行四边形。
- 根据权利要求1或2所述的显示面板，其中，所述第三部分的补偿走线包括第一补偿走线，所述第一补偿走线位于所述第三部分的一端，在所述第二方向上，多个第一补偿走线的长度逐渐变化。
- 根据权利要求3所述的显示面板，其中，在所述第二方向上，所述多个第一补偿走线的长度逐渐增大或逐渐减小。
- 根据权利要求3或4所述的显示面板，其中，所述多个第一补偿走线构成梯形或三角形。
- 根据权利要求3-5任一项所述的显示面板，其中，所述第三部分的补偿走线还包括第二补偿走线，所述第一补偿走线和所述第二补偿走线分别位于所述第三部分的两端，多个第二补偿走线的长度逐渐变化，在所述第二方向上，所述多个第一补偿走线的长度变化趋势与所述多个第二补偿走线的长度变化趋势相同。
- 根据权利要求6所述的显示面板，其中，所述第三部分的所述主体走线、所述第一补偿走线、以及所述第二补偿走线为一体结构。
- 根据权利要求1-7任一项所述的显示面板，其中，所述第二类型的数据线还包括第四部分和第五部分，所述第四部分沿所述第二方向延伸，所述第五部分沿所述第一方向 延伸，所述第一部分和所述第四部分通过所述第五部分相连，所述第五部分通过第三过孔与所述第一部分相连，所述第五部分通过第四过孔与所述第四部分相连，所述第五部分包括位于所述第三过孔和所述第四过孔之间的主体走线，所述多条第二类型的数据线的多个第五部分中的至少一个第五部分具有补偿走线，所述第五部分的所述补偿走线位于所述第五部分的所述主体走线的至少一端，所述多条第二类型的数据线的所述多个第五部分的长度相等或两个相邻第五部分的长度之差与该两个相邻第五部分的平均长度之比小于或等于5％。
- 根据权利要求8所述的显示面板，其中，所述多个第五部分构成矩形或平行四边形。
- 根据权利要求8或9所述的显示面板，其中，所述第五部分的补偿走线包括第三补偿走线，所述第三补偿走线位于所述第五部分的一端，在所述第二方向上，多个第三补偿走线的长度逐渐变化。
- 根据权利要求10所述的显示面板，其中，在所述第二方向上，所述多个第三补偿走线的长度逐渐增大或逐渐减小。
- 根据权利要求10或11所述的显示面板，其中，所述多个第三补偿走线构成梯形或三角形。
- 根据权利要求8-12任一项所述的显示面板，其中，所述第五部分的补偿走线还包括第四补偿走线，所述第三补偿走线和所述第四补偿走线分别位于所述第五部分的两端，所述多个第四补偿走线的长度逐渐变化，在所述第二方向上，所述多个第三补偿走线的长度变化趋势与所述多个第四补偿走线的长度变化趋势相同。
- 根据权利要求13所述的显示面板，其中，所述第五部分的主体走线、所述第三补偿走线、以及所述第四补偿走线为一体结构。
- 根据权利要求8-14任一项所述的显示面板，其中，所述第一部分包括位于所述第一过孔和所述第三过孔之间的主体走线，所述多条第二类型的数据线的多个第一部分中的至少一个第一部分具有补偿走线，所述补偿走线位于所述第一部分的主体走线的至少一端，所述多条第二类型的数据线的多个第一部分的长度相等或两个相邻第一部分的长度之差与该两个相邻第一部分的平均长度之比小于或等于5％。
- 根据权利要求15所述的显示面板，其中，所述多个第一部分构成矩形或平行四边形。
- 根据权利要求15或16所述的显示面板，其中，所述第一部分的补偿走线包括第五补偿走线，所述第五补偿走线位于所述第一部分的一端，在所述第一方向上，多个第五补偿走线的长度逐渐变化。
- 根据权利要求17所述的显示面板，其中，在所述第一方向上，所述多个第五补偿走线的长度逐渐增大或逐渐减小。
- 根据权利要求17或18所述的显示面板，其中，所述多个第五补偿走线构成梯形 或三角形。
- 根据权利要求15-19任一项所述的显示面板，其中，所述第一部分的补偿走线还包括第六补偿走线，所述第五补偿走线和所述第六补偿走线分别位于所述第一部分的所述主体走线的两端，多个第六补偿走线的长度逐渐变化，在所述第一方向上，所述多个第五补偿走线的长度变化趋势与所述多个第六补偿走线的长度变化趋势相同。
- 根据权利要求20所述的显示面板，其中，所述第一部分的主体走线、所述第五补偿走线、以及所述第六补偿走线为一体结构。
- 根据权利要求8-21任一项所述的显示面板，其中，所述第四部分包括位于所述第四过孔和所述第二显示区之间的主体走线，所述多条第二类型的数据线的多个第四部分中的至少一个第四部分具有补偿走线，所述第四部分的所述补偿走线位于所述第四部分的主体走线的远离所述第二显示区的一端，所述多条第二类型的数据线的多个第四部分的长度相等或两个相邻第四部分的长度之差与该两个相邻第四部分的平均长度之比小于或等于5％。
- 根据权利要求22所述的显示面板，其中，所述多个第四部分构成矩形或平行四边形。
- 根据权利要求22或23所述的显示面板，其中，所述第四部分的补偿走线包括第七补偿走线，所述第七补偿走线位于所述第四部分的一端，在所述第二方向上，多个第七补偿走线的长度逐渐变化。
- 根据权利要求24所述的显示面板，其中，在所述第一方向上，所述多个第七补偿走线的长度逐渐增大或逐渐减小。
- 根据权利要求24或25所述的显示面板，其中，所述多个第七补偿走线构成梯形或三角形。
- 根据权利要求1-26任一项所述的显示面板，其中，所述多条第二类型的数据线的长度相等或者长度之差与所述多条第二类型的数据线的平均长度的比值小于或等于5％。
- 根据权利要求1-27任一项所述的显示面板，其中，所述第二类型的数据线的长度大于所述第一类型的数据线的长度。
- 根据权利要求1-28任一项所述的显示面板，其中，所述第一类型的数据线的长度与所述第二类型的数据线的长度之比大于或等于0.85并且小于或等于0.95。
- 根据权利要求1-29任一项所述的显示面板，其中，所述衬底基板具有第一显示区和第二显示区，所述第一显示区位于所述第二显示区的至少一侧，所述像素单元包括第一像素单元和第二像素单元，所述第一像素单元的像素电路和发光元件均位于所述第一显示区，所述第二像素单元的所述像素电路位于所述第一显示区，所述第二像素单元的所述发光元件位于所述第二显示区，所述第二像素单元的所述像素电路通过导电线与所述第二像素单元的所述发光元件相连，所述第三部分的所述补偿走线在所述衬底基板上的正投影与所述导电线在所述衬底 基板上的正投影不交叠。
- 一种显示装置，包括根据权利要求1-30任一项所述的显示面板。
- 根据权利要求31所述的显示装置，还包括感光传感器，其中，所述感光传感器位于所述显示面板的一侧。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2022/075168 WO2023142105A1 (zh) | 2022-01-30 | 2022-01-30 | 显示面板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116941345A true CN116941345A (zh) | 2023-10-24 |
Family
ID=87470220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280000131.2A Pending CN116941345A (zh) | 2022-01-30 | 2022-01-30 | 显示面板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116941345A (zh) |
| WO (1) | WO2023142105A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102027289B1 (ko) * | 2012-12-28 | 2019-10-01 | 엘지디스플레이 주식회사 | 표시장치와 그의 제조방법 |
| CN107870492B (zh) * | 2017-10-31 | 2020-06-05 | 上海天马微电子有限公司 | 阵列基板、显示面板及其显示装置 |
| CN111916486B (zh) * | 2020-08-27 | 2024-01-30 | 武汉天马微电子有限公司 | 显示面板及显示装置 |
| CN113096550B (zh) * | 2021-04-08 | 2023-01-03 | Oppo广东移动通信有限公司 | 显示模组和显示设备 |
| CN113707092B (zh) * | 2021-09-10 | 2022-09-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板及电子装置 |
| CN113838413B (zh) * | 2021-11-08 | 2023-07-21 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
-
2022
- 2022-01-30 CN CN202280000131.2A patent/CN116941345A/zh active Pending
- 2022-01-30 WO PCT/CN2022/075168 patent/WO2023142105A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023142105A1 (zh) | 2023-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230371324A1 (en) | Display panel and display device | |
| CN113178537B (zh) | 一种显示面板及显示装置 | |
| EP4203051A1 (en) | Display panel and display apparatus | |
| US20220376003A1 (en) | Display panel and display apparatus | |
| US20240147785A1 (en) | Display Substrate and Preparation Method Therefor, and Display Apparatus | |
| WO2022088030A1 (zh) | 显示基板、显示面板及显示装置 | |
| US20050093784A1 (en) | Electro-optical device, method of manufacturing the same, and electronic apparatus | |
| CN114784073A (zh) | 显示面板和显示装置 | |
| US10236473B2 (en) | Electro-optical device, electro-optical device manufacturing method, and electronic apparatus | |
| CN115552625A (zh) | 显示面板和显示装置 | |
| CN115802799A (zh) | 一种显示基板、显示装置 | |
| WO2022174692A1 (zh) | 显示面板及显示装置 | |
| WO2022170547A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN116941345A (zh) | 显示面板和显示装置 | |
| CN221283672U (zh) | 显示装置 | |
| US20240038163A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
| CN220570914U (zh) | 显示装置 | |
| EP4336484A1 (en) | Display substrate and display device | |
| WO2023016335A1 (zh) | 显示基板及显示装置 | |
| WO2022088031A1 (zh) | 显示基板、显示面板及显示装置 | |
| US20240164156A1 (en) | Display Substrate, Preparation Method thereof, and Display Apparatus | |
| WO2023142044A1 (zh) | 显示基板 | |
| CN116110909A (zh) | 显示基板和显示装置 | |
| CN116134507A (zh) | 显示面板和显示装置 | |
| CN118056234A (zh) | 阵列基板、显示面板及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |