CN116846369A - 相位插值器及电子设备 - Google Patents
相位插值器及电子设备 Download PDFInfo
- Publication number
- CN116846369A CN116846369A CN202310687506.3A CN202310687506A CN116846369A CN 116846369 A CN116846369 A CN 116846369A CN 202310687506 A CN202310687506 A CN 202310687506A CN 116846369 A CN116846369 A CN 116846369A
- Authority
- CN
- China
- Prior art keywords
- interpolation
- interpolation circuit
- module
- loop
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007599 discharging Methods 0.000 claims abstract description 43
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 5
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 9
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请涉及集成电路设计领域，公开了一种相位插值器及电子设备。相位插值器包括数字模块和包含多个基本单元的插值模块，每个基本单元均包括第一插值电路和第二插值电路，第一插值电路的一端连接第一电源端，另一端接地，第一插值电路与第一电源端连接的一端设置有第一电阻；第一插值电路用于在导通时根据第一输入时钟进行充电或放电；第二插值电路的一端连接第二电源端，另一端接地，第二插值电路与第二电源端连接的一端设置有第二电阻；第二插值电路用于在导通时根据第二输入时钟进行充电或放电；其中，权重因子用于控制第一插值电路或者第二插值电路导通，使插值模块基于各基本单元的输出生成不同相位的插值时钟，以提升相位插值器的线性度。
Description
技术领域
本申请实施例涉及集成电路设计技术领域，特别涉及一种相位插值器及电子设备。
背景技术
相位插值器(Phase Interpolator，PI)，顾名思义，其工作原理就是对相位进行插值。相位插值器需要多个不同相位的输入时钟，通常是四相输入或是八相输入，然后它会选取两个相邻的输入相位，对它们进行加权插值，通过调整这两个相位的权重，相位插值器就可以输出任意相位的时钟。
但是在部分应用场景下对相位插值器的线性度要求较高，当前的相位插值器无法满足这种需求。
发明内容
本申请实施例的目的在于提供一种相位插值器及电子设备，可以提升相位插值器的线性度，满足高相位插值器线性度需求的场景。
为解决上述技术问题，本申请的实施例提供了一种相位插值器，包括数字模块和包含多个基本单元的插值模块，所述数字模块与所述插值模块连接；所述数字模块用于根据预设的二进制信号生成权重因子，并将所述权重因子输入至所述插值模块；每个所述基本单元均包括第一插值电路和第二插值电路，所述第一插值电路的一端连接第一电源端，另一端接地，且所述第一插值电路与所述第一电源端连接的一端设置有第一电阻；所述第一插值电路用于在导通时根据预设的第一输入时钟进行充电或放电；所述第二插值电路的一端连接第二电源端，另一端接地，且所述第二插值电路与所述第二电源端连接的一端设置有第二电阻；所述第二插值电路用于在导通时根据预设的第二输入时钟进行充电或放电；其中，所述权重因子用于控制所述第一插值电路或者所述第二插值电路导通，以使所述插值模块基于各所述基本单元的输出生成不同相位的插值时钟。
本申请的实施例还提供了一种电子设备，包括上述的相位插值器。
本申请实施例的相位插值器，包括数字模块和包含多个基本单元的插值模块，数字模块用于根据预设的二进制信号生成权重因子，并将权重因子输入至插值模块，每个基本单元均包括第一插值电路和第二插值电路，第一插值电路的一端连接第一电源端，另一端接地，且第一插值电路与第一电源端连接的一端设置有第一电阻，第一插值电路用于在导通时根据预设的第一输入时钟进行充电或放电；第二插值电路的一端连接第二电源端，另一端接地，且第二插值电路与第二电源端连接的一端设置有第二电阻，第二插值电路用于在导通时根据预设的第二输入时钟进行充电或放电；其中，权重因子用于控制所第一插值电路或者第二插值电路导通，以使插值模块基于各基本单元的输出生成不同相位的插值时钟。通过在第一插值电路与第一电源端连接的一端设置第一电阻，第二插值电路与第二电源端连接的一端设置第二电阻，使第一插值电路和第二插值电路在充电过程中，充电的速率降低，第一插值电路和第二插值电路充电曲线的斜率更加稳定，从而提升相位插值器的线性度，满足高相位插值器线性度需求的场景。
另外，所述第一插值电路包括第一充电回路、第一放电回路、OUT节点，所述第一充电回路的一端连接所述第一电源端，另一端连接所述OUT节点，所述第一放电回路的一端连接所述OUT节点，另一端接地；在所述第一插值电路导通时，所述第一充电回路根据所述第一输入时钟对所述OUT节点进行充电，或者所述OUT节点通过所述第一放电回路放电到地；所述第二插值电路包括第二充电回路、第二放电回路、所述OUT节点，所述第二充电回路的一端连接所述第二电源端，另一端连接所述OUT节点，所述第二放电回路的一端连接所述OUT节点，另一端接地；在所述第二插值电路导通时，所述第二充电回路根据所述第二输入时钟对所述OUT节点进行充电，或者所述OUT节点通过所述第二放电回路放电到地。
另外，所述第一充电回路与所述OUT节点连接的一端设置有第三电阻，所述第二充电回路与所述OUT节点连接的一端设置有第四电阻，以进一步提升相位插值器的线性度。
另外，所述相位插值器还包括调节模块，所述调节模块与插值模块连接；所述插值模块还用于将生成的所述插值时钟输入至所述调节模块；所述调节模块用于根据预设的控制信号，对所述插值时钟的当前时钟频率进行调节，以生成目标时钟频率的插值时钟，以实现相位插值器的输出时钟频率的任意调节。
另外，所述调节模块包含至少一个电容，所述调节模块通过为至少一个所述电容进行充电，生成延迟信号，并根据所述延迟信号对所述插值时钟的当前时钟频率进行调节，以提升相位插值器的输出时钟频率调节的范围。
另外，所述权重因子包括第一权重因子和第二权重因子，所述第一权重因子和所述第二权重因子互补。
另外，所述数字模块还用于将所述第一权重因子和所述第二权重因子同步输入所述插值模块，以满足对相位插值器的时序要求。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1是根据本申请的一个实施例提供的一种相位插值器的结构示意图一；
图2是根据本申请的一个实施例提供的一种基本单元的结构示意图一；
图3是根据本申请的一个实施例提供的一种基本单元的结构示意图二；
图4是根据本申请的一个实施例提供的一种相位插值器的结构示意图二。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合附图对本申请的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本申请各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。以下各个实施例的划分是为了描述方便，不应对本申请的具体实现方式构成任何限定，各个实施例在不矛盾的前提下可以相互结合相互引用。
本申请的一个实施例涉及一种相位插值器，包括数字模块和包含多个基本单元的插值模块，数字模块用于根据预设的二进制信号生成权重因子，并将权重因子输入至插值模块，每个基本单元均包括第一插值电路和第二插值电路，第一插值电路的一端连接第一电源端，另一端接地，且第一插值电路与第一电源端连接的一端设置有第一电阻，第一插值电路用于在导通时根据预设的第一输入时钟进行充电或放电；第二插值电路的一端连接第二电源端，另一端接地，且第二插值电路与第二电源端连接的一端设置有第二电阻，第二插值电路用于在导通时根据预设的第二输入时钟进行充电或放电；其中，权重因子用于控制所第一插值电路或者第二插值电路导通，以使插值模块基于各基本单元的输出生成不同相位的插值时钟。通过在第一插值电路与第一电源端连接的一端设置第一电阻，第二插值电路与第二电源端连接的一端设置第二电阻，使第一插值电路和第二插值电路在充电过程中，充电的速率降低，第一插值电路和第二插值电路充电曲线的斜率更加稳定，从而提升相位插值器的线性度，满足高相位插值器线性度需求的场景。
下面对本实施例的相位插值器的实现细节进行具体的说明，以下内容仅为方便理解提供的实现细节，并非实施本方案的必须。
本实施例的相位插值器的架构可以如图1所示，包括：数字模块1和插值模块2，数字模块1与插值模块2连接。其中，插值模块包含多个基本单元21(图中仅示出了3个基本单元)。
具体而言，数字模块1用于接收外部输入的预设的二进制信号，并将二进制信号转换为温度计码后，根据温度计码生成权重因子，因此预设的二进制信号决定了生成的权重因子的大小，然后数字模块1将生成的权重因子输入到插值模块2中。插值模块2用于接收外部输入的预设的第一输入时钟和第二输入时钟，第一输入时钟和第二输入时钟的频率相同，但具有相位差，例如第一输入时钟的相位为90°，第二输入时钟的相位为45°，插值模块2用于根据数字模块1发送的权重因子，对第一输入时钟和第二输入时钟进行相位插值，以输出在第一输入时钟和第二输入时钟的相位之间的不同相位的插值时钟。则权重因子包括第一权重因子和第二权重因子，第一权重因子为第一输入时钟的权重因子，第二权重因子为第二输入时钟的权重因子，且数字模块1能够保证生成的第一权重因子和第二权重因子互补，例如第一权重因子S1＝0，则第二权重因子S2＝1。在一些实施例中，若部分应用场景对相位插值器的时序有要求，则述数字模块1还用于将第一权重因子和第二权重因子同步输入插值模块2中。
其中，插值模块2的多个基本单元2分别单独进行工作，例如插值模块2包含64个基本单元，表示插值模块2的分辨率为1/64，则插值模块2能够将第一输入时钟和第二输入时钟的相位差均分为64份，然后单独进行插值，最终插值模块2对各基本单元21的输出叠加得到最终的插值时钟。每个基本单元21的结构示意图均可以参见2，包括：第一插值电路211和第二插值电路212。
第一插值电路211的一端连接第一电源端VDD1，另一端接地，且第一插值电路211与第一电源端VDD1连接的一端设置有第一电阻R1，第一插值电路211用于在导通时根据预设的第一输入时钟In1进行充电或放电。第二插值电路212的一端连接第二电源端VDD2，另一端接地，且第二插值电路212与第二电源端VDD2连接的一端设置有第二电阻R2，第二插值电212用于在导通时根据预设的第二输入时钟In2进行充电或放电。其中，权重因子用于控制第一插值电路211或者第二插值电路212导通，也就是能够通过权重因子控制插值模块2中所有基本单元21第一插值电路211或第二插值电路212的导通，以确定最终导通的第一插值电路211和第二插值电路212的导通数量。因此通过权重因子控制导通的第一插值电路211或第二插值电路212的数量的不同，能够使插值模块2基于各基本单元21的输出生成不同相位的插值时钟。在一些实施例中，第一电源端VDD1和第一电源端VDD1为相同的电源端，第一电阻R1和第二电阻R2的阻值相等。
在第一电源端VDD1向导通的第一插值电路211进行充电时，由于第一插值电路211中与第一电源端VDD1连接的一端设置有第一电阻R1，会使第一电源端VDD1向第一插值电路211的充电速率变慢，而第一插值电路211充电完成后，在第一插值电路211放电时，放电速率较快。第二插值电路212亦然，在第二电源端VDD2向导通的第二插值电路212进行充电时，由于第二插值电路2112中与第二电源端VDD2连接的一端设置有第二电阻R2，会使第二电源端VDD2向第二插值电路212的充电速率变慢，而第二插值电路212充电完成后，在第二插值电路212放电时，放电速率较快。因此，第一插值电路211和第二插值电路212充电曲线的斜率会更加稳定，从而提升了相位插值器的线性度。
在一些实施例中，如图2所示，第一插值电路211包括第一充电回路311、第一放电回路312、OUT节点313，第一充电回路311的一端连接第一电源端VDD1，另一端连接OUT节点313，第一放电回路312的一端连接OUT节点313，另一端接地。在第一插值电路211导通时，第一充电回路311导通，第一充电回路311根据第一输入时钟In1对OUT节点313进行充电，充电完成后，OUT节点313通过第一放电回路312放电到地。第二插值电路212包括第二充电回路411、第二放电回路412和OUT节点313，第二充电回路411的一端连接第二电源端VDD2，另一端连接OUT节点313，第二放电回路412的一端连接OUT节点313，另一端接地。在第二插值电路212导通时，第二充电回路411导通，第二充电回路411根据第二输入时钟In2对OUT节点313进行充电，充电完成后，OUT节点313通过第二放电回路412放电到地。
在具体实现中，数字模块1用于根据预设的二进制信号生成四个权重因子，第一输入时钟的第一权重因子S1和第三权重因子Sb1，第二输入时钟的第二权重因子S2和第四权重因子Sb2。其中，第一权重因子S1和第二权重因子S2互补，且第一权重因子S1和第三权重因子Sb1互补，第一权重因子S1用于控制第一充电回路311的导通，第三权重因子Sb1用于控制第一放电回路312的导通，第二权重因子S2用于控制第二充电回路411的导通，第四权重因子Sb2用于控制第二放电回路412的导通。
为了便于理解，以下结合图2对每个基本单元21的工作过程进行以下说明：
假设第一输入时钟In1领先于第二输入时钟In2，第一权重因子S1＝1时，第三权重因子Sb1＝0，第二权重因子S2＝0，第四权重因子Sb2＝1，此时第一充电回路311导通，第一放电回路312不导通，第二充电回路411不导通，第二放电回路412导通。在第一输入时钟In1的上升沿到来时，由于第一充电回路311导通，则第一电源端VDD1可以通过第一充电回路311向OUT节点313进行充电，在第一输入时钟In1的下降沿来临时OUT节点313通过第一放电回路312放电到地。反之，假设第二输入时钟In2领先于第一输入时钟In1，第一权重因子S1＝0时，第三权重因子Sb1＝1，第二权重因子S2＝1，第四权重因子Sb2＝0，此时第一充电回路311部不导通，第一放电回路312导通，第二充电回路411导通，第二放电回路412不导通。在第二输入时钟In2的上升沿到来时，由于第二充电回路411导通，则第二电源端VDD2可以通过第二充电回路411向OUT节点313进行充电，在第二输入时钟In2的下降沿来临时OUT节点313通过第二放电回路412放电到地。
在一个例子中，可以将第一充电回路311和第二充电回路411看作PMOS管，将第一放电回路312和第二放电回路412看作NMOS管，则在时钟的上升沿到来时，所有PMOS管导通，所有NMOS管截止，在时钟的下降沿到来时，所有NMOS管导通，所有PMOS管截止。
在一些实施例中，如图3所示，在以上实施例的基础上，第一充电回路311与OUT节点313连接的一端设置有第三电阻R3，第二充电回路411与OUT节点313连接的一端设置有第四电阻R4，能够进一步降低充电回路的充电速率，从而进一步提升相位插值器的线性度。
在一个例子中，第三电阻R3和第四电阻R4的阻值相等。
在一些实施例中，相位插值器还包括如图4所示的调节模块3，调节模块3与插值模块2连接，插值模块2还用于将生成的插值时钟输入至调节模块3，调节模块3用于根据预设的控制信号，对插值时钟的当前时钟频率进行调节，以生成目标时钟频率的插值时钟。
在一个例子中，调节模块3包含至少一个电容，调节模块3通过为至少一个电容进行充电，生成延迟信号，并根据延迟信号对插值时钟的当前时钟频率进行调节。
本实施例的调节模块不仅能够对插值模块2生成的插值时钟的频率进行调节，还能够通过增加或者减少电容的数量提升插值时钟频率的可调节范围。
需要说明的是，本实施例中的上述各示例均为方便理解进行的举例说明，并不对本发明的技术方案构成限定。
本申请的另一个实施例涉及一种电子设备，包括上述任意一个实施例所述的相位插值器。
不难发现，本实施例为与上述相位插值器实施例对应的设备实施例，本实施例可以与上述相位插值器实施例互相配合实施。上述实施例中提到的相关技术细节和技术效果在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述实施例中。
本领域的普通技术人员可以理解，上述各实施例是实现本申请的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本申请的精神和范围。
Claims (8)
1.一种相位插值器，其特征在于，包括：数字模块和包含多个基本单元的插值模块，所述数字模块与所述插值模块连接；
所述数字模块用于根据预设的二进制信号生成权重因子，并将所述权重因子输入至所述插值模块；
每个所述基本单元均包括第一插值电路和第二插值电路，所述第一插值电路的一端连接第一电源端，另一端接地，且所述第一插值电路与所述第一电源端连接的一端设置有第一电阻；所述第一插值电路用于在导通时根据预设的第一输入时钟进行充电或放电；
所述第二插值电路的一端连接第二电源端，另一端接地，且所述第二插值电路与所述第二电源端连接的一端设置有第二电阻；所述第二插值电路用于在导通时根据预设的第二输入时钟进行充电或放电；其中，所述权重因子用于控制所述第一插值电路或者所述第二插值电路导通，以使所述插值模块基于各所述基本单元的输出生成不同相位的插值时钟。
2.根据权利要求1所述的相位插值器，其特征在于，所述第一插值电路包括第一充电回路、第一放电回路、OUT节点，所述第一充电回路的一端连接所述第一电源端，另一端连接所述OUT节点，所述第一放电回路的一端连接所述OUT节点，另一端接地；在所述第一插值电路导通时，所述第一充电回路根据所述第一输入时钟对所述OUT节点进行充电，或者所述OUT节点通过所述第一放电回路放电到地；
所述第二插值电路包括第二充电回路、第二放电回路、所述OUT节点，所述第二充电回路的一端连接所述第二电源端，另一端连接所述OUT节点，所述第二放电回路的一端连接所述OUT节点，另一端接地；在所述第二插值电路导通时，所述第二充电回路根据所述第二输入时钟对所述OUT节点进行充电，或者所述OUT节点通过所述第二放电回路放电到地。
3.根据权利要求2所述的相位插值器，其特征在于，所述第一充电回路与所述OUT节点连接的一端设置有第三电阻，所述第二充电回路与所述OUT节点连接的一端设置有第四电阻。
4.根据权利要求1所述的相位插值器，其特征在于，所述相位插值器还包括调节模块，所述调节模块与插值模块连接；
所述插值模块还用于将生成的所述插值时钟输入至所述调节模块；
所述调节模块用于根据预设的控制信号，对所述插值时钟的当前时钟频率进行调节，以生成目标时钟频率的插值时钟。
5.根据权利要求4所述的相位插值器，其特征在于，所述调节模块包含至少一个电容，所述调节模块通过为至少一个所述电容进行充电，生成延迟信号，并根据所述延迟信号对所述插值时钟的当前时钟频率进行调节。
6.根据权利要求1至5中任一项所述的相位插值器，其特征在于，所述权重因子包括第一权重因子和第二权重因子，所述第一权重因子和所述第二权重因子互补。
7.根据权利要求6所述的相位插值器，其特征在于，所述数字模块还用于将所述第一权重因子和所述第二权重因子同步输入所述插值模块。
8.一种电子设备，其特征在于，包括如权利要求1至7中任一项所述的相位插值器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310687506.3A CN116846369A (zh) | 2023-06-09 | 2023-06-09 | 相位插值器及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310687506.3A CN116846369A (zh) | 2023-06-09 | 2023-06-09 | 相位插值器及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116846369A true CN116846369A (zh) | 2023-10-03 |
Family
ID=88168087
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310687506.3A Pending CN116846369A (zh) | 2023-06-09 | 2023-06-09 | 相位插值器及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116846369A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090163166A1 (en) * | 2007-12-21 | 2009-06-25 | Realtek Semiconductor Corp. | Phase lock loop with phase interpolation by reference clock and method for the same |
| CN108923773A (zh) * | 2018-06-27 | 2018-11-30 | 重庆湃芯入微科技有限公司 | 一种低功耗可调型高线性度相位插值器 |
| CN109217850A (zh) * | 2018-08-13 | 2019-01-15 | 上海奥令科电子科技有限公司 | 一种占空比稳定数字控制单级多时钟相位插值器 |
| JP2019022136A (ja) * | 2017-07-20 | 2019-02-07 | ローム株式会社 | 位相補間器およびタイミング発生器、半導体集積回路 |
| CN109981086A (zh) * | 2018-12-29 | 2019-07-05 | 晶晨半导体(上海)股份有限公司 | 一种相位插值器 |
-
2023
- 2023-06-09 CN CN202310687506.3A patent/CN116846369A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090163166A1 (en) * | 2007-12-21 | 2009-06-25 | Realtek Semiconductor Corp. | Phase lock loop with phase interpolation by reference clock and method for the same |
| JP2019022136A (ja) * | 2017-07-20 | 2019-02-07 | ローム株式会社 | 位相補間器およびタイミング発生器、半導体集積回路 |
| CN108923773A (zh) * | 2018-06-27 | 2018-11-30 | 重庆湃芯入微科技有限公司 | 一种低功耗可调型高线性度相位插值器 |
| CN109217850A (zh) * | 2018-08-13 | 2019-01-15 | 上海奥令科电子科技有限公司 | 一种占空比稳定数字控制单级多时钟相位插值器 |
| CN109981086A (zh) * | 2018-12-29 | 2019-07-05 | 晶晨半导体(上海)股份有限公司 | 一种相位插值器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380783B1 (en) | Cyclic phase signal generation from a single clock source using current phase interpolation | |
| KR101176611B1 (ko) | 자기 교정 디지털 펄스-폭 변조기(ｄｐｗｍ) | |
| US6380774B2 (en) | Clock control circuit and clock control method | |
| CN101183852B (zh) | 数字控制振荡器和全数字锁相环 | |
| KR101456966B1 (ko) | 비-중첩 클록 발생을 위한 방법 및 장치 | |
| JP3297878B2 (ja) | ピークツーピーク電圧制御装置を有する精密ｒｃ発振器 | |
| CN1885720B (zh) | 时钟生成电路和时钟生成方法 | |
| US8362940B2 (en) | Successive approximation register analog-to-digital converter, and operating clock adjustment method therefor | |
| US20010015667A1 (en) | Clock signal generating circuit using variable delay circuit | |
| CN107231150B (zh) | 时钟校正装置及时钟校正方法 | |
| EP0692879A1 (en) | Ring oscillator with frequency control loop | |
| JP2002043904A (ja) | クロック制御方法及び回路 | |
| JP2015530820A (ja) | クロック信号を調整するシステムおよび方法 | |
| KR19990006962A (ko) | 클럭 신호 제어 방법 및 그 장치 | |
| KR20010107751A (ko) | 타이밍차 분할 회로와 신호 제어 방법 및 장치 | |
| US20180302073A1 (en) | Duty cycle calibration circuit and frequency synthesizer using the same | |
| JP3761858B2 (ja) | クロック信号発生回路 | |
| US8427208B2 (en) | Phase interpolator and semiconductor circuit device | |
| US6603339B2 (en) | Precision aligned multiple concurrent duty cycles from a programmable duty cycle generator | |
| JP2002014743A (ja) | クロック制御回路および方法 | |
| US10833665B2 (en) | Phase error correction for clock signals | |
| CN115622540A (zh) | 一种占空比校准电路 | |
| CN111900960B (zh) | 相位插值*** | |
| CN115412064A (zh) | 延时调制电路、方法、芯片及服务器 | |
| CN116846369A (zh) | 相位插值器及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |