CN116844484A - 显示面板及其驱动方法、显示装置 - Google Patents

显示面板及其驱动方法、显示装置 Download PDF

Info

Publication number
CN116844484A
CN116844484A CN202310913842.5A CN202310913842A CN116844484A CN 116844484 A CN116844484 A CN 116844484A CN 202310913842 A CN202310913842 A CN 202310913842A CN 116844484 A CN116844484 A CN 116844484A
Authority
CN
China
Prior art keywords
data line
transistor
module
electrically connected
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310913842.5A
Other languages
English (en)
Inventor
何梦佳
高娅娜
张蒙蒙
周星耀
黄高军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202310913842.5A priority Critical patent/CN116844484A/zh
Publication of CN116844484A publication Critical patent/CN116844484A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种显示面板及其驱动方法、显示装置，属于显示技术领域，显示面板的子像素包括电连接的像素电路和发光元件；像素电路包括与驱动晶体管电连接的数据写入模块和数据线复位模块；数据线复位模块的第一端与数据线电连接，数据线复位模块的第二端电连接数据线复位信号端；在数据写入阶段，数据写入模块导通，将数据线的数据电压信号传输至驱动晶体管；在数据写入阶段之前，还包括数据线复位阶段；在数据线复位阶段，数据线复位模块导通，数据线复位信号端通过数据线复位模块将数据线复位信号传输至数据线。显示面板的驱动方法用于驱动上述显示面板。该显示装置包括上述显示面板。本发明既可以保证显示效果，又可以降低功耗。

Description

显示面板及其驱动方法、显示装置
技术领域
本发明涉及显示技术领域，更具体地，涉及一种显示面板及其驱动方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)是当今显示器研究领域的热点之一，与液晶显示器(Liquid Crystal Display，LCD)相比，OLED因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。其中，像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。
现有的面板设计中，每行的扫描开启时间较短，数据电压信号写入时间不充分，容易导致对像素电路中驱动管的阈值补偿不充分，影响显示均一性，为了保证显示效果则容易造成功耗增加。并且不同显示帧数据线上的残留电压也会造成面板结构中三原色(RGB)显示数据的相互串扰，从而严重影响显示品质。
因此，提供一种既可以保证显示效果，又可以降低功耗的显示面板及其驱动方法、显示装置，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种显示面板及其驱动方法、显示装置，以解决现有技术中的显示设备在显示效果和省功耗上难以兼顾的问题。
本发明公开了一种显示面板，包括：多个子像素，子像素包括电连接的像素电路和发光元件；像素电路包括与驱动晶体管电连接的数据写入模块和数据线复位模块；显示面板还包括多条数据线，数据线复位模块的第一端与数据线电连接，数据线复位模块的第二端电连接数据线复位信号端；数据写入模块与数据线电连接；像素电路的工作阶段至少包括数据写入阶段，在数据写入阶段，数据写入模块导通，将数据线的数据电压信号传输至驱动晶体管；在数据写入阶段之前，还包括数据线复位阶段；在数据线复位阶段，数据线复位模块导通，数据线复位信号端通过数据线复位模块将数据线复位信号传输至数据线。
基于同一发明构思，本发明还公开了一种显示面板的驱动方法，该驱动方法用于驱动上述显示面板；该驱动方法至少包括数据线复位阶段和数据写入阶段，数据线复位阶段在数据写入阶段之前执行；在数据线复位阶段，数据线复位模块导通，数据线复位信号端通过数据线复位模块将数据线复位信号传输至数据线，对数据线进行复位；在数据写入阶段，数据写入模块导通，将数据线的数据电压信号传输至驱动晶体管。
基于同一发明构思，本发明还公开了一种显示装置，该显示装置包括上述显示面板。
与现有技术相比，本发明提供的显示面板及其驱动方法、显示装置，至少实现了如下的有益效果：
本发明提供的显示面板的子像素包括电连接的像素电路和发光元件，像素电路包括与驱动晶体管电连接的数据写入模块，驱动晶体管用于产生驱动发光元件发光的驱动电流，实现发光元件的发光功能。数据写入模块与数据线电连接，像素电路的工作阶段至少包括数据写入阶段，在数据写入阶段，数据写入模块导通，数据线上传输的数据电压信号传输至驱动晶体管。像素电路还包括数据线复位模块，数据线复位模块的第一端与数据线电连接，数据线复位模块的第二端电连接数据线复位信号端，数据线复位信号端用于提供数据线复位信号。像素电路的工作阶段还包括数据线复位阶段，数据线复位阶段在数据写入阶段之前进行。在数据线复位阶段时，数据线复位模块导通，数据线复位信号端提供的数据线复位信号可以传输至数据线，以对数据线进行复位，从而可以通过数据线复位信号端提供的数据线复位信号，在下一帧开始前对前一帧数据线上残留的数据电压值进行清除，以对数据线进行复位，保证下一帧数据线上提供的数据电压信号尽可能不被上一帧的残留值干扰，进而在下一帧的数据写入阶段，数据线上的数据电压信号可以更快更充分的通过数据写入模块正常写入驱动晶体管，改善对像素电路中驱动晶体管的阈值补偿不充分的问题，有利于提高显示均一性，保证显示品质，并且还无需增加数据写入阶段的时间，有利于降低功耗。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的显示面板的平面结构示意图；
图2是图1中子像素的一种电连接结构示意图；
图3是图1中子像素的另一种电连接结构示意图；
图4是本发明实施例提供的显示面板的另一种平面结构示意图；
图5是图4中多个子像素与多路选择电路的电连接结构示意图；
图6是图4中多个子像素与多路选择电路的另一种电连接结构示意图；
图7是现有技术中数据电压信号和多路选择电路所需的各个时钟控制信号的时序图；
图8是本实施例中数据电压信号、数据线复位信号和多路选择电路所需的各个时钟控制信号的时序图；
图9是本实施例中多个子像素与多路选择电路的另一种电连接结构示意图；
图10是图4中子像素的电连接结构示意图；
图11是图4中多个子像素与多路选择电路的另一种电连接结构示意图；
图12是图4中子像素的另一种电连接结构示意图；
图13是图4中多个子像素与多路选择电路的另一种电连接结构示意图；
图14是图13中数据电压信号、数据线复位信号、各个扫描信号和多路选择电路所需的各个时钟控制信号的时序图；
图15是图4中子像素的另一种电连接结构示意图；
图16是图15中子像素的具体电连接结构示意图；
图17是图16中的多个子像素与多路选择电路的电连接结构示意图；
图18是图17中的电连接结构的工作时序图；
图19是图15中子像素的另一种具体电连接结构示意图；
图20是图15中的多个子像素与多路选择电路的电连接结构示意图；
图21是图20中的电连接结构的工作时序图；
图22是图4中子像素的另一种电连接结构示意图；
图23是图4中多个子像素与多路选择电路的另一种电连接结构示意图；
图24是图23中的电连接结构的工作时序图；
图25是图4中子像素的另一种电连接结构示意图；
图26是图4中多个子像素与多路选择电路的另一种电连接结构示意图；
图27是图4中子像素的另一种电连接结构示意图；
图28是图4中多个子像素与多路选择电路的另一种电连接结构示意图；
图29是图28中的电连接结构的另一种工作时序图；
图30是本发明实施例提供的显示装置的平面结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
在不脱离本发明的精神或范围的情况下，在本发明中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本发明意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本发明的修改和变化。需要说明的是，本发明实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
请结合参考图1和图2，图1是本发明实施例提供的显示面板的平面结构示意图，图2是图1中子像素的一种电连接结构示意图，本实施例提供的显示面板000，包括多个子像素P，子像素P包括电连接的像素电路10和发光元件20；
像素电路10包括与驱动晶体管DT电连接的数据写入模块101和数据线复位模块102；
显示面板000还包括多条数据线S，数据线复位模块102的第一端与数据线S电连接，数据线复位模块102的第二端电连接数据线复位信号端D；数据写入模块101与数据线S电连接；
像素电路10的工作阶段至少包括数据写入阶段，在数据写入阶段，数据写入模块101导通，将数据线S的数据电压信号Vdata传输至驱动晶体管DT；
在数据写入阶段之前，还包括数据线复位阶段；在数据线复位阶段，数据线复位模块102导通，数据线复位信号端D通过数据线复位模块102将数据线复位信号传输至数据线S。
具体而言，本实施例提供的显示面板000可以为有机发光二极管显示面板，显示面板000可以包括多个子像素P，可选的，多个子像素P可以包括多种不同颜色(图1中以不同填充图案区分示意)，如至少可以包括红色子像素、绿色子像素、蓝色子像素，还可以包括白色子像素等，本实施例在此不作限定；可选的，多个子像素P在显示面板000上可以呈阵列排布，或者还可以为其他排布方式，本实施例的图1仅以多个子像素P阵列排布为例进行示例说明，可以理解的是，本实施例的图1中以一个子像素P向显示面板000出光面的正投影形状为条状为例进行示例，具体实施时，子像素P的形状包括但不局限于此形状，如还可以设计为圆形或者多边形等，具体可以根据实际需求进行设计。
如图2所示，本实施例的子像素P包括电连接的像素电路10和发光元件20，可选的，发光元件20可以为有机发光二极管。子像素P包括的像素电路10用于在显示面板000上驱动信号线(如扫描线、数据线、电源信号线等，图中未示意)的信号作用下将发光驱动电流传输至发光元件20，为发光元件20提供驱动电流，使其发光。可以理解的是，本实施例对于显示面板000中子像素P的发光原理不作赘述，具体可参考相关技术中有机发光显示面板的显示原理进行理解。
本实施例中显示面板000包括多条数据线S，可选的，显示面板000还可以包括多条扫描线G，扫描线G和数据线S的延伸方向可以相交或者相互垂直，如图1所示，扫描线G沿第一方向X延伸，数据线S沿第二方向Y延伸。像素电路10包括与驱动晶体管DT电连接的数据写入模块101，可选的，驱动晶体管DT的源极或漏极中的一者与数据写入模块101的一端电连接，驱动晶体管DT的源极或漏极中的另一者与发光元件20电连接，像素电路10的驱动晶体管DT用于产生驱动发光元件20发光的驱动电流，实现发光元件20的发光功能。数据写入模块101与数据线S电连接，可选的，数据写入模块101的第一端可以与驱动晶体管DT的源极或漏极中的一者电连接，数据写入模块101的第二端可以与数据线S电连接。本实施例中像素电路10的工作阶段至少包括数据写入阶段，在数据写入阶段，数据写入模块101导通，即数据写入模块101的第一端和第二端之间导通，通过数据线S将数据线S上传输的数据电压信号Vdata传输至驱动晶体管DT。可选的，像素电路10的工作阶段还可以包括位于数据写入阶段之后的发光阶段，在发光阶段，驱动晶体管DT产生驱动发光元件20发光的驱动电流，实现发光元件20的发光效果。
现有的面板设计中，随着显示面板分辨率的提高，扫描线G控制每行子像素P的扫描开启时间较短，容易造成数据线S上的数据电压信号Vdata写入时间不充分，进而导致对像素电路10中驱动晶体管DT的阈值补偿不充分，影响显示均一性。相关技术中为了保证显示效果则需要增加数据写入的时间，容易造成功耗增加。并且显示面板000在不同显示帧，前一帧完成后数据线S上的残留电压信号容易对下一帧数据线S的信号传输产生影响，造成面板结构中显示数据的相互串扰，从而严重影响显示品质。
为了解决上述问题，本实施例设置像素电路10还包括数据线复位模块102，数据线复位模块102的第一端与数据线S电连接，数据线复位模块102的第二端电连接数据线复位信号端D，数据线复位信号端D用于提供数据线复位信号。本实施例像素电路10的工作阶段还包括数据线复位阶段，数据线复位阶段在数据写入阶段之前进行。像素电路10工作在数据线复位阶段时，数据线复位模块102导通，即数据线复位模块102的第一端和第二端之间导通，数据线复位模块102的第二端电连接的数据线复位信号端D提供的数据线复位信号可以传输至数据线S，以对数据线S进行复位，从而可以通过数据线复位信号端D提供的数据线复位信号，在下一帧开始前对前一帧数据线S上残留的数据电压值进行清除，以对数据线S进行复位，保证下一帧数据线S上提供的数据电压信号Vdata尽可能不被上一帧的残留值干扰，进而在下一帧的数据写入阶段，数据线S上的数据电压信号Vdata可以更快更充分的通过数据写入模块101正常写入驱动晶体管DT，改善对像素电路10中驱动晶体管DT的阈值补偿不充分的问题，有利于提高显示均一性，保证显示品质，并且还无需增加数据写入阶段的时间，有利于降低功耗。
可以理解的是，本实施例中的数据线复位信号端D可以连接显示面板000中的信号走线，以通过设置于显示面板000中的信号走线为数据线复位信号端D提供数据线复位信号。本实施例对于数据线复位信号的具体值不作限定，仅需满足能够对数据线S上的上一帧残留值进行清除，使得数据线S得到复位即可。
可以理解的是，本实施例的图中仅是以驱动晶体管DT为P型晶体管为例进行示例说明，具体实施时，驱动晶体管DT还可以为N型晶体管，本实施例对此不作限定。
需要说明的是，本实施例的显示面板000的结构包括但不局限于上述结构，具体实施时，显示面板000中还可以包括其他能够实现显示功能的结构，本实施例在此不作赘述，具体可参考相关技术中有机发光二极管显示面板的结构进行理解。
可选的，本实施例中，数据线复位模块102的第二端电连接的数据线复位信号端D提供的数据线复位信号可以为低电压信号VD(即数据线复位信号)；其中，VD＜Vmin，发光元件20包括蓝色发光元件，Vmin为蓝色发光元件在最高亮度下所需的数据电压信号Vdata-B的值。
本实施例解释说明了为了确保在数据写入阶段，数据线S上传输的低电位的数据电压信号Vdata能够正常写入驱动晶体管DT的栅极，需要在数据写入阶段前先进行数据线复位阶段，使得数据线复位模块102的第一端和第二端之间导通，数据线复位信号端D提供的低电压信号VD可以传输至数据线S，以对数据线S进行复位，从而可以通过数据线复位信号端D提供的低电压信号VD，低电压信号VD的低电压值有利于增强复位效果，进而在下一帧开始前对前一帧数据线S上残留的数据电压值进行有效清除，以保证对数据线S进行复位，使得下一帧数据线S上提供的数据电压信号Vdata尽可能不被上一帧的残留值干扰，进而在下一帧的数据写入阶段，数据线S上的数据电压信号Vdata可以更快更充分的通过数据写入模块101正常写入驱动晶体管DT的栅极，改善对像素电路10中驱动晶体管DT的阈值补偿不充分的问题，有利于提高显示均一性，保证显示品质，并且还无需增加数据写入阶段的时间，有利于降低功耗。
本实施例设置数据线复位信号端D提供的低电压信号VD小于Vmin，Vmin为蓝色发光元件在最高亮度下所需的数据电压信号Vdata-B的值。显示面板000中的多个发光元件20可以包括蓝色发光元件，还可以包括红色发光元件和绿色发光元件，其中数据线S上传输的数据电压信号的取值范围若定义为Vgsp～Vgmp，则显示面板000在最高亮度下对应的不同发光元件20中最小的数据电压信号Vdata-min通常为蓝色发光元件的数据电压信号Vdata-B的值，即Vmin为Vdata-min，也即蓝色发光元件在最高亮度下所需的数据电压信号Vdata-B的值，而数据线S上传输的数据电压信号的取值范围若定义为Vgsp～Vgmp，则数据线S上传输的数据电压信号的最大值Vgmp、最小值Vgsp与Vmin的关系为Vgsp＜Vmin＜Vgmp。本实施例取数据线复位信号端D提供的低电压信号VD至少要小于Vmin，从而可以进一步提高数据线复位模块102对数据线S的复位效果，如显示面板000中为像素电路10提供正电源信号的正电源电压值Vpvdd若为3.3V左右，则数据线复位信号端D提供的低电压信号VD通常为1V左右，进而通过设置低电压信号VD至少要小于蓝色发光元件在最高亮度下所需的数据电压信号Vdata-B的值，可以保证在数据写入阶段之前对数据线S的复位效果，有利于进一步提高显示品质。
在一些可选实施例中，请结合参考图1和图3，图3是图1中子像素的另一种电连接结构示意图，本实施例中，像素电路10还包括复位模块103，复位模块103的第一端与参考电压信号端REF电连接，复位模块103的第二端与驱动晶体管DT的栅极电连接；
数据线复位信号端D与参考电压信号端REF电连接。
本实施例解释说明了显示面板000的各个子像素P中，像素电路10还包括复位模块103，复位模块103的第一端与参考电压信号端REF电连接，复位模块103的第二端与驱动晶体管DT的栅极电连接，参考电压信号端REF提供的复位参考信号可以传输至驱动晶体管DT的栅极，参考电压信号端REF提供的复位参考信号可以为低电位信号，可以利用其低电平的电位对驱动晶体管DT的栅极进行复位，从而可以便于驱动晶体管DT在完成复位工作后的导通。本实施例设置数据线复位信号端D与参考电压信号端REF电连接，由于为驱动晶体管DT的栅极复位的参考电压信号端REF提供的复位参考信号为低电位信号，则数据线复位信号端D提供的低电压信号VD可以直接复用显示面板000中像素电路10本身包括的参考电压信号端REF，即像素电路10的数据线复位信号端D与参考电压信号端REF可以共用，由此显示面板000的各个像素电路10可以节省一个信号端，有利于减少显示面板000中信号端的数量，并且像素电路10的数据线复位信号端D与参考电压信号端REF共用时，数据线复位信号端D与参考电压信号端REF可以连接同一条参考电压信号线，有利于减少显示面板000中信号线的数量，进而可以节省布局空间。
在一些可选实施例中，请结合参考图4和图5，图4是本发明实施例提供的显示面板的另一种平面结构示意图，图5是图4中多个子像素与多路选择电路的电连接结构示意图，本实施例中，显示面板000包括多路选择电路30；
数据写入模块101的第一端与驱动晶体管DT的第一极电连接，数据写入模块101的第二端与数据线S的一端电连接，数据线S的另一端与多路选择电路30的输出端电连接；
在数据写入阶段，多路选择电路30的导通时间段与数据写入模块101的导通时间段交叠。
现有显示面板的窄边框设计，主要体现在较窄的上边框、左边框和右边框，而下边框的窄边框设计仍旧比较困难。究其原因，主要在于，随着对显示面板的分辨率要求越来越高，驱动芯片的输出管脚也相应地增加，导致对应走线数量增加。走线数量的增加，使的用于布设驱动芯片(或者柔性电路板)与面板之间连接线(如数据线)的扇形区域(Fan-out)面积很难减小，致使显示面板的下边框无法像上边框及左右边框那样实现窄边框设计，严重影响了显示面板的外观。
因此本实施例在显示面板000的非显示区NA设置多路选择电路30，多路选择电路30可以为多路解复用器(Demux)，可选的，子像素P可以位于显示面板000的显示区AA，多路选择电路30可以位于显示面板000的非显示区NA。像素电路10的数据写入模块101的第一端与驱动晶体管DT的第一极电连接，数据写入模块101的第二端与数据线S的一端电连接，数据线S的另一端与多路选择电路30的输出端电连接。可选的，数据线S的另一端可以通过扇出走线F与多路选择电路30的输出端电连接。通过多路选择电路30的设置，使得数据写入模块101的第二端与数据线S的一端电连接，数据线S的另一端与多路选择电路30的输出端电连接，进而可以减少扇形区域(Fan-out)的扇出走线(用于将显示区AA的数据线S与显示面板000后续绑定的驱动芯片或者柔性电路板电连接的位于非显示区NA的走线)数量的同时，完成数据电压信号的写入，有利于减少扇出走线占据的非显示区NA空间，进而可以整体压缩非显示区NA在第一方向X和第二方向Y上的宽度，有利于实现显示面板000的下边框的更窄化设计。
可以理解的是，本实施例对于多路选择电路30的连接结构不作赘述，具体实施时，多路选择电路30与数据线S、后续绑定的驱动芯片或者柔性电路板电连接的连接结构可参考后续实施例中的连接方式进行理解，本实施例的图4中仅是以框图示意多路选择电路30。
但是采用显示面板采用Demux结构后，尤其在高刷新频率、高分辨率的条件下，可以分配到每行子像素的数据写入时间很短。因为现有技术中数据电压信号写入时，首先是Demux电路先导通，数据电压信号先经过Demux电路写在显示区的数据线上，而像素电路中的数据写入模块后导通，数据写入模块导通后，此时已经写入数据线上的数据电压信号才会写入驱动晶体管的栅极。虽然此方式能降低功耗，但是Demux电路的开启和数据写入模块的导通需要在一行扫描时间内完成，而在高刷新频率、高分辨率的条件下，每行子像素的扫描时间本身就较短，可以分配到每行子像素的数据写入时间也就很短，数据写入时间不充分，对驱动晶体管的阈值补偿就不充分，影响显示均一性，容易造成显示效果不佳。为获得更好的显示效果，往往需要增加数据写入的时间，则又会造成显示面板功耗的增加。
为了解决上述问题，本实施例设置在数据写入阶段，多路选择电路30的导通时间段与数据写入模块101的导通时间段交叠，即在数据写入阶段的数据写入模块101的第一端和第二端导通的同时，多路选择电路30也导通，显示面板000驱动显示时，通过多路选择电路30为数据线S传输数据电压信号的同时，数据写入模块101也导通，数据线S上传输的数据电压信号同步写入驱动晶体管DT。本实施例通过设置多路选择电路30和数据电压信号直接写入驱动晶体管DT栅极的设计，不仅可以实现更窄边框设计，还可以使得数据写入的时间更长，对驱动晶体管DT的阈值补偿更加充分，有利于获得更好的显示均一性，提高显示品质。
可选的，请结合参考图4、图5和图6，图6是图4中多个子像素与多路选择电路的另一种电连接结构示意图，本实施例的多路选择电路30包括多个多路选择单元300，每个多路选择单元300包括多个控制端301、一个信号输入端30in和多个信号输出端30out，控制端301连接控制信号(如图6所示的CKH1、CKH2、CKH3)，信号输入端30in接收数据电压信号Vdata，多个信号输出端30out分别与不同的数据线S连接；一个多路选择单元300中，信号输入端30in和信号输出端30out的数量比为1：N；其中，N为整数且N≥2。可选的，多路选择单元300可以包括多个开关晶体管30T，开关晶体管30T的栅极与控制端301连接，开关晶体管30T的第一极连接信号输入端30in，开关晶体管30T的第二极连接信号输出端30out，信号输入端30in通过扇出区域的扇出走线F与绑定区的部分导电焊盘(图中未示意)连接，输出端30out与显示区AA的数据线S连接，图6中以多路选择电路30采用1：3的demux为例进行示例，则整个多路选择电路30可以包括三个控制端301(如图6所示的CKH1、CKH2、CKH3)，此时可以仅在多路选择电路30的一端分别拉出三条时钟控制信号线40与多路选择电路30的三个控制端301分别连接(未附图示意)，在多路选择电路30的至少一端可以分别拉出三条时钟控制信号线40与多路选择电路30的三个控制端301分别连接，从而使得绑定区的部分导电焊盘提供的时钟控制信号可以从多路选择电路30的至少一端传输至多路选择电路上，通过多路选择电路30实现数据电压信号的传输，缩小非显示区NA的宽度。
本实施例的多路选择电路30包括多个控制端301，绑定区包括的多个导电焊盘可以通过多条时钟控制信号线40与多路选择电路30设置的多个控制端301一一对应连接，通过时钟控制信号线40为多路选择电路30提供时钟控制信号，时钟控制信号线40上传输的时钟控制信号可以为脉冲信号，用于控制多路选择电路30的导通和截止。
由于显示面板000在不同显示帧，前一帧完成后数据线S上的残留电压信号容易对下一帧数据线S的信号传输产生影响，造成面板结构中显示数据的相互串扰，从而严重影响显示品质。现有技术中显示面板包括多路选择电路时，往往采用在数据电压信号写入之前，通过时钟控制信号线40为多路选择电路30提供时钟控制信号，先使得多路选择电路30中的开关晶体管30T导通，为数据线S提供一个低电位的复位信号，以对数据线进行数据复位操作。但是此种设计方式，需要在数据电压信号写入之前通过时钟控制信号的切换实现复位操作，提高了时钟控制信号的切换频率，导致功耗增加。
本实施例中像素电路10包括数据线复位模块102，通过数据线复位模块102的设置，数据线复位模块102可以直接用于对数据线S进行复位操作，可以减少多路选择电路30在数据写入阶段之前开启以传输复位信号对数据线S进行复位的操作步骤，即多路选择电路30在数据写入阶段之前时钟控制信号无需做切换操作，只需等待在数据写入阶段数据写入模块101导通时多路选择电路30也开启传输数据电压信号即可，绑定区的导电焊盘可以少输送一次用作复位的数据电压信号，减少数据电压信号跳变的次数，进而有利于节省多路选择电路30的驱动功耗，有利于降低整个显示面板000的功耗。而在数据写入阶段，又可以通过设置多路选择电路30的导通时间段与数据写入模块101的导通时间段交叠，来保证数据写入的时间足够充分，实现窄边框设计的同时，提高显示品质。
如图7所示，图7是现有技术中数据电压信号和多路选择电路所需的各个时钟控制信号的时序图，图7中的Z01’阶段可以理解为数据线复位阶段，在Z01’阶段，时钟控制信号线提供的时钟控制信号CKH1’、CKH2’、CKH3’控制多路选择电路中的开关晶体管均导通，用于复位的数据电压信号Vdata’通过多路选择电路传输至数据线，为数据线复位。然后再进入数据写入阶段，如图7中的Z02’、Z03’、Z04’阶段，时钟控制信号线提供的时钟控制信号CKH1’、CKH2’、CKH3’依次控制多路选择电路中不同的开关晶体管导通，分别为不同数据线写入数据电压信号。
如图8所示，图8是本实施例中数据电压信号、数据线复位信号和多路选择电路所需的各个时钟控制信号的时序图，图8中的Z01阶段可以理解为数据线复位阶段，在Z01阶段，时钟控制信号线40提供的时钟控制信号CKH1、CKH2、CKH3无需控制多路选择电路30中的开关晶体管30T导通，即时钟控制信号CKH1、CKH2、CKH3不需要进行任何信号切换，仅需等待。而数据复位模块102导通，数据线复位信号VD提供至数据线复位信号端D，数据线复位信号VD传输至数据线S为数据线复位。然后再进入数据写入阶段，多路选择电路30通过时钟控制信号线40提供的时钟控制信号CKH1、CKH2、CKH3依次控制多路选择电路30中不同的开关晶体管30T导通的同时，数据写入模块101也导通，不仅可以增加数据写入的时间，还可以完成分别为不同数据线S写入数据电压信号Vdata的操作，且相比于图7，图8中减少了一次在Z01阶段的数据电压信号的给入步骤和Z01阶段时钟控制信号CKH1、CKH2、CKH3的切换步骤，因此绑定区的导电焊盘可以少输送一次用作复位的数据电压信号和少输送一次时钟控制信号，减少数据电压信号和时钟控制信号跳变的次数，进而有利于节省多路选择电路30的驱动功耗，有利于降低整个显示面板000的功耗。
可以理解的是，本实施例的图中仅是以多路选择电路30的开关晶体管30T为P型晶体管为例进行示例说明，具体实施时，多路选择电路30的开关晶体管30T也可以为N型晶体管，本实施例对此不作限定。
在一些可选实施例中，请结合参考图2和图9，图9是本实施例中多个子像素与多路选择电路的另一种电连接结构示意图，本实施例中，同一列子像素P的数据写入模块101的第二端连接两条不同的数据线S，同一列子像素P对应的两条不同的数据线S包括第一数据线S1和第二数据线S2；
同一列的多个子像素中，第n行子像素P(n)的数据写入模块102的第二端连接第一数据线S1，第n+1行子像素P(n+1)的数据写入模块102的第二端连接第二数据线S2；其中，n为正整数。
本实施例解释说明了显示面板000中的同一列子像素P可以对应连接两条数据线S即第一数据线S1和第二数据线S2，通过多路选择电路30的设置，可以通过第一数据线S1和第二数据线S2同时为同一列子像素P的像素电路10写入数据电压信号，具体的同一列子像素P的数据写入模块101的第二端连接两条不同的数据线S即第一数据线S1和第二数据线S2，同一列的多个子像素中，第n行子像素P(n)的数据写入模块102的第二端连接第一数据线S1，第n+1行子像素P(n+1)的数据写入模块102的第二端连接第二数据线S2，从而可以在多路选择电路30导通时，数据写入模块101导通，第一数据线S1上传输的数据电压信号直接写入第n行子像素P(n)的像素电路10，第二数据线S2上传输的数据电压信号直接写入第n+1行子像素P(n+1)的像素电路10，从而可以保证当前子像素行中的子像素P具有充足的数据写入时间，尤其在刷新频率较高的高频驱动模式下也可以保证子像素P的数据写入具有充足的充电时间，进而使得数据电压信号能够写入更充分，有利于提升显示面板000在高频驱动模式下的显示品质。
可以理解的是，本实施例的图9中仅是示例性画出多个子像素与多路选择电路的电连接结构，具体实施时，子像素与多路选择电路的电连接方式包括但不仅限于此，还可以包括其他连接方式，仅需满足同一列子像素P对应连接两条数据线S即可，本实施例在此不作赘述。
在一些可选实施例中，请结合参考图4、图10和图11，图10是图4中子像素的电连接结构示意图，图11是图4中多个子像素与多路选择电路的另一种电连接结构示意图，本实施例中，数据线复位模块102的第一端与驱动晶体管DT的第一极电连接，数据线复位模块102的第一端与数据写入模块102的第一端电连接；
在数据线复位阶段，数据写入模块101导通。
本实施例解释说明了子像素P包括的像素电路10中，驱动晶体管DT的第一极与数据写入模块102的第一端电连接，则数据线复位模块102的第一端与驱动晶体管DT的第一极电连接，即表示数据线复位模块102的第一端与数据写入模块102的第一端电连接，数据线复位模块102的第二端电连接数据线复位信号端D，数据写入模块102的第二端连接数据线S的一端，数据线S的另一端连接多路选择电路30的信号输出端30out，从而形成多路选择电路30、数据写入模块101、数据线复位模块102和数据线复位信号端D之间的导通通路。本实施例设置在数据线复位阶段，数据写入模块101导通，即数据写入模块101和数据线复位模块102在数据线复位阶段均导通，在对数据线S进行复位时，仅需控制数据写入模块101和数据线复位模块102均导通，则数据线复位信号端D提供的数据线复位信号即可依次经过数据线复位模块102和数据写入模块101传输至数据线S，实现对数据线S的复位操作，可以减少一次通过多路选择电路30将对数据线的复位信号传输至数据线S的操作，可以减少数据电压信号跳变的次数，进而有利于降低面板功耗。并且本实施例中由于数据线复位模块102的第一端与数据写入模块102的第一端电连接，还可以减少数据线复位模块102的第一端与数据线S的连接节点，有利于减少像素电路10中节点的数量，节省面板的布局空间。
在一些可选实施例中，请结合参考图4、图12、图13和图14，图12是图4中子像素的另一种电连接结构示意图，图13是图4中多个子像素与多路选择电路的另一种电连接结构示意图，图14是图13中数据电压信号、数据线复位信号、各个扫描信号和多路选择电路所需的各个时钟控制信号的时序图，本实施例中，数据写入模块101包括第一晶体管T1，第一晶体管T1的栅极电连接第一扫描信号端1011，第一晶体管T1的第一极电连接驱动晶体管DT的第一极，第一晶体管T1的第二极电连接数据线S；
数据线复位模块102包括第二晶体管T2，第二晶体管T2的栅极电连接第二扫描信号端1021，第二晶体管T2的第一极电连接驱动晶体管DT的第一极，第二晶体管T2的第二极电连接数据线复位信号端D；
在数据线复位阶段，第一扫描信号端1011提供第一扫描信号SCAN1控制第一晶体管T1导通，第二扫描信号端1021提供第二扫描信号SCAN2控制第二晶体管T2导通，数据线复位信号VD传输至数据线S；
在数据写入阶段，第一扫描信号端1011提供第一扫描信号SCAN1控制第一晶体管T1导通，第二扫描信号端1021提供第二扫描信号SCAN2控制第二晶体管T2截止，多路选择电路30导通，数据线S的数据电压信号Vdata传输至驱动晶体管DT。
本实施例解释说明了像素电路10包括的数据写入模块101可以包括第一晶体管T1，数据线复位模块102可以包括第二晶体管T2，第一晶体管T1的栅极电连接第一扫描信号端1011提供的第一扫描信号SCAN1控制第一晶体管T1的导通和截止，第二晶体管T2的栅极电连接第二扫描信号端1021提供的第二扫描信号SCAN2控制第二晶体管T2的导通和截止，本实施例的图中以第一晶体管T1和第二晶体管T2均为P型晶体管为例进行示例说明，即第一扫描信号端1011提供的第一扫描信号SCAN1为低电位信号时，第一晶体管T1导通，第一扫描信号端1011提供的第一扫描信号SCAN1为高电位信号时，第一晶体管T1截止；第二扫描信号端1021提供的第二扫描信号SCAN2为低电位信号时，第二晶体管T2导通，第二扫描信号端1021提供的第二扫描信号SCAN2为高电位信号时，第二晶体管T2截止。本实施例的数据线复位阶段在数据写入阶段之前进行，在数据线复位阶段，如图14中的Z01阶段，第一扫描信号端1011提供第一扫描信号SCAN1控制第一晶体管T1导通，第二扫描信号端1021提供第二扫描信号SCAN2控制第二晶体管T2导通，数据线复位信号端D提供的数据线复位信号VD传输至数据线S，对数据线S进行复位操作。然后进入数据写入阶段，在数据写入阶段，如图14中的Z02阶段、Z03阶段、Z04阶段第一扫描信号端1011提供第一扫描信号SCAN1控制第一晶体管T1导通，第二扫描信号端1021提供第二扫描信号SCAN2控制第二晶体管T2截止，多路选择电路30导通，数据线S的数据电压信号Vdata传输至驱动晶体管DT，数据电压信号Vdata写入驱动晶体管DT的栅极。本实施例中像素电路10工作时，通过第一扫描信号端1011提供第一扫描信号SCAN1和第二扫描信号端1021提供第二扫描信号SCAN2的控制，可以在下一帧开始前对前一帧数据线S上残留的数据电压值进行清除，数据线复位信号端D提供的数据线复位信号VD传输至数据线S，以对数据线S进行复位，保证下一帧数据线S上提供的数据电压信号Vdata尽可能不被上一帧的残留值干扰，进而在下一帧的数据写入阶段，数据线S上的数据电压信号Vdata可以更快更充分的通过数据写入模块101正常写入驱动晶体管DT，改善对像素电路10中驱动晶体管DT的阈值补偿不充分的问题，有利于提高显示均一性，保证显示品质，并且还无需增加数据写入阶段的时间，可以减少多路选择电路30的时钟控制信号的切换次数，有利于降低功耗。
在一些可选实施例中，请结合参考图4和图15，图15是图4中子像素的另一种电连接结构示意图，本实施例中，像素电路10还包括第一发光控制模块103、第二发光控制模块104、第一复位模块105、第二复位模块106、阈值补偿模块107；
第一发光控制模块103的第一端与第一电源信号端PVDD电连接，第一发光控制模块103的第二端与驱动晶体管DT的第一极电连接；
第二发光控制模块104的第一端与驱动晶体管DT的第二极电连接，第二发光控制模块DT的第二端与发光元件20的阳极电连接；发光元件20的阴极连接第二电源信号端PVEE；
第一复位模块105的第一端电连接第一参考电压信号端REF1，第一复位模块105的第二端与驱动晶体管DT的栅极电连接；
第二复位模块106的第一端电连接第二参考电压信号端REF2，第二复位模块106的第二端与发光元件20的阳极电连接；
阈值补偿模块107电连接于驱动晶体管DT的栅极和驱动晶体管DT的第二极之间。
可选的，像素电路10还包括存储模块108，存储模块108电连接于第一电源信号端PVDD和驱动晶体管DT的栅极之间。
本实施例解释说明了显示面板000中像素电路10除了包括驱动晶体管DT、数据写入模块101、数据线复位模块103，还可以包括第一发光控制模块103、第二发光控制模块104、第一复位模块105、第二复位模块106、阈值补偿模块107、存储模块108；可选的，像素电路10还可以包括其他模块如偏置模块(图中未示意)等，本实施例不作限定。其中，第一发光控制模块103的控制端可以和第一发光控制信号端EM1电连接，第二发光控制模块104的控制端可以和第二发光控制信号端EM2电连接，第一发光控制信号端EM1和第二发光控制信号端EM2可以连接显示面板000中的同一条发光控制信号线。第一发光控制模块103和第二发光控制模块104可以同时导通。在像素电路10的发光阶段，第一发光控制信号端EM1提供的第一发光控制信号VEM1控制第一发光控制模块103的第一端和第二端的导通和断开，第一发光控制模块103的第一端和第二端导通，第一电源信号端PVDD提供的第一电源信号Vpvdd可以提供至驱动晶体管DT。可选的，第一电源信号端PVDD可以与显示面板000中的第一电源信号线电连接，第二电源信号端PVEE(用于提供第二电源信号Vpvee)可以与显示面板000中的第二电源信号线电连接，第一电源信号可以为正电源信号，第二电源信号可以为负电源信号。第二发光控制信号端EM2提供的第二发光控制信号VEM2控制第二发光控制模块104的第一端和第二端的导通和断开，第二发光控制模块104的第一端和第二端导通，第一电源信号端PVDD和第二电源信号端PVEE之间形成第一发光控制模块103、驱动晶体管DT、第二发光控制模块104的导通通路，驱动电流驱动发光元件20发光。存储模块108用于稳定驱动晶体管DT的栅极的电位，有利于驱动晶体管DT保持导通。第一复位模块105的第一端电连接第一参考电压信号端REF1，第二复位模块106的第一端电连接第二参考电压信号端REF2，第一参考电压信号端REF1和第二参考电压信号端REF2可以连接显示面板000中的同一条参考电压信号线，或者第一参考电压信号端REF1和第二参考电压信号端REF2也可以连接显示面板000中的不同的两条参考电压信号线，本实施例对此不作限定。第一复位模块105的控制端可以和第三扫描信号端电连接，通过第三扫描信号端提供的第三扫描信号SCAN3控制第一复位模块105的第一端和第二端的导通和断开，当第一复位模块105的第一端和第二端导通时，第一参考电压信号端REF1提供的第一复位信号Vref1传输至驱动晶体管DT的栅极，对驱动晶体管DT的栅极进行复位操作；第二复位模块106的控制端可以和第四扫描信号端电连接，通过第四扫描信号端提供的第四扫描信号SCAN4控制第二复位模块106的第一端和第二端的导通和断开，当第二复位模块106的第一端和第二端导通时，第二参考电压信号端REF2提供的第二复位信号Vref2传输至发光元件20的阳极，对发光元件20的阳极进行复位操作，使得发光元件20的阳极初始化，从而可以在显示过程中改善上一帧显示信号的残留，改善残影现象，提升显示效果。阈值补偿模块107电连接于驱动晶体管DT的栅极和驱动晶体管DT的第二极之间，阈值补偿模块107的控制端可以和第五扫描信号端，第五扫描信号端提供的第五扫描信号SCAN5可以控制阈值补偿模块107的第一端和第二端的导通和断开，在阈值补偿模块107的第一端和第二端导通时，数据写入模块101的第一端和第二端也导通，可以通过数据写入模块101和阈值补偿模块107抓取驱动晶体管DT的阈值补偿电压，在数据电压信号写入的同时补偿驱动晶体管DT的阈值电压。
可选的，如图4、图15、16、图17和图18所示，图16是图15中子像素的具体电连接结构示意图，图17是图16中的多个子像素与多路选择电路的电连接结构示意图，图18是图17中的电连接结构的工作时序图，本实施例中，第一发光控制模块103包括第三晶体管T3，第三晶体管T3的栅极与第一发光控制信号端EM1电连接，第三晶体管T3的第一极与第一电源信号端PVDD电连接，第三晶体管T3的第二极与驱动晶体管DT的第一极电连接；
第二发光控制模块104包括第四晶体管T4，第四晶体管T4的栅极与第二发光控制信号端EM2电连接，第四晶体管T4的第一极与驱动晶体管DT的第二极电连接，第四晶体管T4的第二极与发光元件20的阳极电连接；
第一复位模块105包括第五晶体管T5，第五晶体管T5的栅极与第三扫描信号端电连接，第五晶体管T5的第一极与第一参考电压信号端REF1电连接，第五晶体管T5的第二极与驱动晶体管DT的栅极电连接；
第二复位模块106包括第六晶体管T6，第六晶体管T6的栅极与第四扫描信号端电连接，第六晶体管T6的第一极与第二参考电压信号端REF2连接，第六晶体管T6的第二极与发光元件20的阳极电连接，发光元件20的阴极连接第二电源信号端PVEE；
阈值补偿模块107包括第七晶体管T7，第七晶体管T7的栅极与第五扫描信号端电连接，第七晶体管T7的第一极与驱动晶体管DT的栅极电连接，第七晶体管T7的第二极与驱动晶体管DT的第二极电连接。
存储模块108包括第一电容C1，第一电容C1的第一极与驱动晶体管DT的栅极电连接，第一电容C1的第二极与第一电源信号端PVDD电连接。
本实施例解释说明了显示面板000中各个子像素P的像素电路10可以为包括多个晶体管和电容电连接的结构，如图16所示，像素电路10可以是包括7个晶体管和1个电容的电连接结构，其中，一个晶体管为驱动晶体管DT，其余晶体管为开关晶体管。具体的，像素电路10包括第一晶体管T1、第二晶体管T2、驱动晶体管DT、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第一电容C1。以本实施例的图16示意的像素电路10与发光元件20电连接的结构为例，以驱动晶体管DT的栅极处表示第一节点N1，驱动晶体管DT的第一极处表示第二节点N2，驱动晶体管DT的第二极处表示第三节点N3，发光元件20的阳极处作为第四节点N4。本实施例的图中仅以晶体管为P型晶体管为例进行示例说明，可选的，本实施例中第一晶体管T1、第二晶体管T2、驱动晶体管DT、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7均为P型低温多晶硅晶体管，可以利用低温多晶硅晶体管高迁移率和高驱动速度的特性，使得数据写入模块101写入数据电压信号Vdata时，驱动晶体管DT的响应速度较快，数据电压信号Vdata可以被迅速写入，避免因驱动晶体管DT打开时间较长而造成充电不足的现象。
图17所示的电路结构的工作过程如下：
Z0时刻，第一发光控制信号端EM1输出的第一发光控制信号VEM1为高电平，第二发光控制信号端EM2输出的第二发光控制信号VEM2为高电平，第三晶体管T3和第四晶体管T4均截止，上一帧发光停止。
Z1～Z6时刻为复位阶段，其中，
Z1～Z4时刻为第一节点N1和第三节点N3的复位阶段：
Z1时刻，第三扫描信号端输出的第三扫描信号SCAN3为低电平，第五晶体管T5导通，其他晶体管均截止，第一参考电压信号端REF1提供的第一复位信号Vref1写入第一节点N1，给第一节点N1(即驱动晶体管DT的栅极)复位，VN1＝Vref1。
Z2时刻，第五扫描信号端输出的第五扫描信号SCAN5为低电平，第七晶体管T7导通，第一参考电压信号端REF1提供的第一复位信号Vref1经第一节点N1节点写入第三节点N3，给第三节点N3(即驱动晶体管DT的第二极)复位。
Z3时刻，第三扫描信号端输出的第三扫描信号SCAN3为高电平，第五晶体管T5截止，第一节点N1和第三节点N3的复位结束。
Z4～Z6时刻为数据线复位阶段、第二节点N2和第四节点N4的复位阶段：
Z4时刻，第一扫描信号端输出的第一扫描信号SCAN1为低电平，第一晶体管T1导通。
Z5时刻，第二扫描信号端输出的第二扫描信号SCAN2为低电平，第二晶体管T2导通，数据线复位信号端D提供的低电位的数据线复位信号VD经由第二晶体管T2写入第二节点N2，给第二节点N2(即驱动晶体管DT的第一极)复位，同时数据线复位信号端D提供的低电位的数据线复位信号VD经由第二晶体管T2、第一晶体管T1写入数据线S，给显示区的数据线S完成复位；同时的Z5时刻，第四扫描信号端输出的第四扫描信号SCAN4为低电平，第六晶体管T6导通，第二参考电压信号端REF2提供的第二复位信号Vref2写入第四节点N4，给第四节点N4(即发光元件20的阳极)复位。
Z6时刻，第二扫描信号端输出的第二扫描信号SCAN2为高电平，第二晶体管T2截止，第四扫描信号端输出的第四扫描信号SCAN4为高电平，第六晶体管T6截止，复位结束。
Z7～Z14为阈值补偿和数据写入阶段，其中，
Z7时刻，多路选择电路30的时钟控制信号CKH1、CKH2、CKH3依次写入低电平，多路选择电路30中的开关晶体管30T依次开启，不同颜色子像素P所需的数据电压信号Vdata依次写入显示区中各自对应的数据线S，同时由于Z7时刻，第一扫描信号端提供的第一扫描信号SCAN1为低电平，第五扫描信号端提供的第五扫描信号SCAN5为低电平，第一晶体管T1、驱动晶体管DT、第七晶体管T7导通，数据线S上阈值补偿后的数据电压信号可以经由第一晶体管T1、驱动晶体管DT、第七晶体管T7写入第一节点N1，最终Z14时刻第五扫描信号端提供的第五扫描信号SCAN5为高电平、第一扫描信号端提供的第一扫描信号SCAN1为高电平，第一晶体管T1、和第七晶体管T7均截止，不同颜色子像素P中各自的第一节点N1完成阈值抓取，此时VN1＝Vdata+Vth，其中Vth为驱动晶体管DT的阈值电压。
Z15时刻之后为发光阶段，第一发光控制信号端EM1输出的第一发光控制信号VEM1为低电平，第而发光控制信号端EM2输出的第二发光控制信号VEM2为低电平，第三晶体管T3和第四晶体管T4导通，进入发光阶段。
可以理解的是，本实施例中多路选择电路30的时钟控制信号CKH1、CKH2、CKH3的周期时间理论上应该为1H(1H表示的是显示面板的一帧时间与显示面板中全部子像素行的行数的比值，当前子像素行中像素电路的扫描驱动信号和下一个子像素行中像素电路的扫描驱动信号的间隔时长为1H)，图18中的时序图为了方便说明，仅绘制了Z4～Z13时刻的时钟控制信号的时序波形。
本实施例中设置数据写入阶段之前，在数据线复位阶段，通过第二扫描信号端提供的第二扫描信号SCAN2控制第二晶体管T2导通，通过第一扫描信号端提供的第一扫描信号SCAN1控制第一晶体管T1导通，可以减少多路选择电路30在数据写入阶段之前开启以传输复位信号对数据线S进行复位的操作步骤，即多路选择电路30在数据写入阶段之前(如图18的Z7时刻之前)时钟控制信号(CKH1-CKH3)无需做切换操作，只需等待在数据写入阶段第一晶体管T1导通时多路选择电路30也开启传输数据电压信号即可，绑定区的导电焊盘可以少输送一次用作复位的数据电压信号，减少数据电压信号跳变的次数，进而有利于节省多路选择电路30的驱动功耗，有利于降低整个显示面板000的功耗。而在数据写入阶段(如图18的Z7-Z14时刻)，又可以通过设置多路选择电路30的导通时间段与第一晶体管T1的导通时间段交叠，来保证数据写入的时间足够充分，实现窄边框设计的同时，提高显示品质。
可以理解的是，本实施例仅是举例说明了显示面板000为有机发光二极管显示面板时，子像素P可以包括的像素电路10、发光元件20与多路选择电路30的电连接结构，具体实施时，子像素P包括的像素电路10、发光元件20与多路选择电路30的电连接结构包括但不局限于此，还可以为其他实施结构，本实施例在此不作赘述，具体可参考相关技术中像素电路的结构进行理解。
可选的，如图4、图15、19、图20和图21所示，图19是图15中子像素的另一种具体电连接结构示意图，图20是图15中的多个子像素与多路选择电路的电连接结构示意图，图21是图20中的电连接结构的工作时序图，本实施例中，显示面板000中各个子像素P的像素电路10可以为包括多个晶体管和电容电连接的结构，如图19所示，像素电路10可以是包括7个晶体管和1个电容的电连接结构，其中，一个晶体管为驱动晶体管DT，其余晶体管为开关晶体管。具体的，像素电路10包括第一晶体管T1、第二晶体管T2、驱动晶体管DT、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第一电容C1。以本实施例的图19示意的像素电路10与发光元件20电连接的结构为例，以驱动晶体管DT的栅极处表示第一节点N1，驱动晶体管DT的第一极处表示第二节点N2，驱动晶体管DT的第二极处表示第三节点N3，发光元件20的阳极处作为第四节点N4。可选的，第一晶体管T1、第二晶体管T2、驱动晶体管DT、第三晶体管T3、第四晶体管T4、第六晶体管T6均为P型低温多晶硅晶体管，第五晶体管T5、第七晶体管T7均为N型氧化物晶体管，如N型的IGZO(indium gallium zincoxide，铟镓锌氧化物)晶体管。由于氧化物晶体管比低温多晶硅晶体管的迁移率低、漏电流小，因此本实施例将与驱动晶体管DT的栅极电连接的第五晶体管T5、第七晶体管T7设置为N型的IGZO晶体管，可以防止低频驱动时驱动晶体管DT栅极的电荷漏走，有效解决了低频驱动时的漏电流问题，从而使像素电路10适于实现低频驱动，而像素电路10的其他模块的晶体管仍然可以为低温多晶硅晶体管，从而可以通过采用低温多晶硅晶体管使得像素电路00在低频驱动下仍然可以保持较强的驱动能力，有利于降低采用该像素电路00的显示面板的功耗。
可以理解的是，本实施例中的其他模块中如数据写入模块101中包括第一晶体管T1，则该模块的晶体管仍然可以设计为P型低温多晶硅晶体管，从而可以通过采用低温多晶硅晶体管使得像素电路10保持较强的驱动能力，仅需满足将像素电路10中容易漏电的部分(如与驱动晶体管DT的栅极连接的部分)采用IGZO晶体管即可。本实施例的像素电路10结合了低温多晶硅和氧化铟镓锌两种薄膜晶体管，可以使采用该像素电路00的显示面板同时具有较强的驱动能力和低功率消耗的特点，同时适用于高频显示和低频显示。
可以理解的是，本实施例对于图20所示的电路结构的工作过程不作赘述，具体可结合参考图18对应的图17的电路结构，以及图21所示的工作时序进行理解，图21的工作时序与图18的工作时序的区别仅在于，图18中第五晶体管T5在第三扫描信号端提供的第三扫描信号SCAN3为低电平时导通，第七晶体管T7在第五扫描信号端提供的第五扫描信号SCAN5为低电平时导通，而图21中第五晶体管T5在第三扫描信号端提供的第三扫描信号SCAN3为高电平时导通，第七晶体管T7在第五扫描信号端提供的第五扫描信号SCAN5为高电平时导通，图21中第三扫描信号SCAN3和第五扫描信号SCAN5与图18中第三扫描信号SCAN3和第五扫描信号SCAN5的相位相反即可，本实施例对于图20所示的电路结构的工作过程在此不作赘述。
在一些可选实施例中，请结合参考图4、图22、图23、图24，图22是图4中子像素的另一种电连接结构示意图，图23是图4中多个子像素与多路选择电路的另一种电连接结构示意图，图24是图23中的电连接结构的工作时序图，本实施例中，像素电路10还包括第二复位模块106，第二复位模块106包括第六晶体管T6，第六晶体管T6的栅极与第二扫描信号端1021电连接，第六晶体管T6的第一极与第二参考电压信号端REF2电连接，第六晶体管T6的第二极与发光元件20的阳极电连接，发光元件20的阴极连接第二电源信号端PVEE；数据线复位模块102的导通时间段与第二复位模块106的导通时间段至少部分交叠。
本实施例解释说明了像素电路10还包括第二复位模块106，第二复位模块106包括第六晶体管T6，第六晶体管T6的第一极与第二参考电压信号端REF2电连接，第六晶体管T6的第二极与发光元件20的阳极电连接，发光元件20的阴极连接第二电源信号端PVEE，第二复位模块106包括的第六晶体管T6用于在复位阶段，第六晶体管T6的栅极提供的控制信号下，将第二参考电压信号端REF2提供的第二复位信号Vref2提供至发光元件20的阳极，为发光元件20复位，使得发光元件20的阳极初始化，从而可以在显示过程中改善上一帧显示信号的残留，改善残影现象，提升显示效果。而数据线复位模块102包括第二晶体管T2，第二晶体管T2的栅极与第二扫描信号端1021电连接，数据线复位模块102包括的第二晶体管T2用于在复位阶段，第二扫描信号端1021提供的第二扫描信号SCAN2的控制下，将数据线复位信号VD提供至数据线S，为数据线S复位。本实施例设置数据线复位模块102的导通时间段与第二复位模块106的导通时间段至少部分交叠，即第六晶体管T6的导通时间与第二晶体管T2的导通时间至少部分交叠，对发光元件20阳极的复位时间与对数据线S的复位时间至少部分交叠，而第六晶体管T6和第二晶体管T2为相同类型如均为P型晶体管时，均是在低电位信号下导通，第六晶体管T6和第二晶体管T2为相同类型如均为N型晶体管时，均是在高电位信号下导通，因此第六晶体管T6和第二晶体管T2可以共用一个第二扫描信号端1021，使得第六晶体管T6的栅极与第二扫描信号端1021电连接，即第六晶体管T6的栅极和第二晶体管T2的栅极由同一个第二扫描信号端1021提供的第二扫描信号SCAN2控制导通与否，在面板布设扫描线时，同一个子像素行的像素电路10中的第六晶体管T6的栅极和第二晶体管T2的栅极可连接至同一条扫描线，有利于节省驱动信号的个数，减少显示面板000中整体信号线的数量，节省布局空间，为像素电路10的布设提供更大空间尺寸，有利于面板的窄边框化，还可以利用减少面板中信号线数量来增加面板透过率。
在一些可选实施例中，请结合参考图4、图25、图26，图25是图4中子像素的另一种电连接结构示意图，图26是图4中多个子像素与多路选择电路的另一种电连接结构示意图，本实施例中，显示面板000包括偏压调节模块109，偏压调节模块109的第一端与驱动晶体管DT的第一极电连接，偏压调节模块109的第二端电连接偏压调节信号端Dbias。
本实施例解释说明了显示面板000的像素电路10还包括偏压调节模块109，偏压调节模块109的第一端与驱动晶体管DT的第一极电连接，偏压调节模块109的第二端电连接偏压调节信号端Dbias，偏压调节信号端Dbias用于提供偏压调节信号Vbias，用于调节驱动晶体管DT的偏置状态。通过控制偏压调节模块109在像素电路10工作的部分时刻向驱动晶体管DT的第一极写入偏压调节信号Vbias，以调整驱动晶体管DT的偏置状态，改善驱动晶体管DT的阈值漂移问题，提升显示效果。
可以理解的是，本实施例对于偏压调节模块109的工作时刻不作限定，仅需满足在发光元件20发光之前即可。可选的，本实施例中偏压调节信号Vbias可以由显示面板000中的偏置信号线(图中未示意)提供，或者在一些其他可选实施例中，偏压调节信号Vbias也可以复用像素电路10中本身包括的驱动信号，本实施例对此不作限定，具体可参考相关技术中的偏压调节结构进行理解。
可选的，请结合参考图4、图27、图28，图27是图4中子像素的另一种电连接结构示意图，图28是图4中多个子像素与多路选择电路的另一种电连接结构示意图，本实施例中，数据线复位模块102复用为偏压调节模块109，数据线复位信号端D复用为偏压调节信号端Dbias。
本实施例解释说明了像素电路10中的数据线复位模块102可以复用为偏压调节模块109，即在数据线复位阶段，第二扫描信号端控制数据线复位模块102的第一端和第二端导通时，可以利用数据线复位信号端D提供的低电压的数据线复位信号VD，对驱动晶体管DT进行偏压调节，在第二扫描信号端提供的第二扫描信号SCAN2的控制下，将数据线复位信号VD提供给驱动晶体管DT的第一极，以调节驱动晶体管DT的偏置状态，使得驱动晶体管DT反向偏置，驱动晶体管DT的第一极和第二极进行反转，减弱驱动晶体管DT内部离子极性化程度，降低驱动晶体管DT的阈值电压，通过复用数据线复位模块102的第二晶体管T2实现对驱动晶体管DT的阈值电压的调节，以补偿驱动晶体管DT正偏状态使得驱动晶体管DT出现迟滞效应而引起阈值电压漂移，能够改善显示面板000中驱动晶体管DT由于迟滞效应对显示效果的影响，以提升显示效果。由于数据线复位模块102复用为偏压调节模块109，有利于减少像素电路10中晶体管的数量，进而有利于提高面板中子像素00的开口率，节省面板布设空间。
在一些可选实施例中，请继续结合参考图1和图2，本实施例还提供了一种显示面板的驱动方法，该驱动方法用于驱动上述实施例中的显示面板000；
驱动方法至少包括数据线复位阶段和数据写入阶段，数据线复位阶段在数据写入阶段之前执行；
在数据线复位阶段，数据线复位模块102导通，数据线复位信号端D通过数据线复位模块102将数据线复位信号VD传输至数据线S，对数据线S进行复位；
在数据写入阶段，数据写入模块101导通，将数据线S的数据电压信号Vdata传输至驱动晶体管DT。
本实施例提供的驱动方法可以应用于图1和图2实施例对应的显示面板000。应用上述驱动方法的显示面板000结构中，像素电路10包括数据线复位模块102，数据线复位模块102的第一端与数据线S电连接，数据线复位模块102的第二端电连接数据线复位信号端D，数据线复位信号端D用于提供数据线复位信号VD。驱动方法设置数据线复位阶段在数据写入阶段之前进行，显示面板000的像素电路10工作在数据线复位阶段时，数据线复位模块102导通，即数据线复位模块102的第一端和第二端之间导通，数据线复位模块102的第二端电连接的数据线复位信号端D提供的数据线复位信号可以传输至数据线S，以对数据线S进行复位，从而可以通过数据线复位信号端D提供的数据线复位信号VD，在下一帧开始前对前一帧数据线S上残留的数据电压值进行清除，以对数据线S进行复位，然后再进行数据写入阶段，写入数据线S上的数据电压信号Vdata至驱动晶体管DT，保证下一帧数据线S上提供的数据电压信号Vdata尽可能不被上一帧的残留值干扰，进而在下一帧的数据写入阶段，数据线S上的数据电压信号Vdata可以更快更充分的通过数据写入模块101正常写入驱动晶体管DT，改善对像素电路10中驱动晶体管DT的阈值补偿不充分的问题，有利于提高显示均一性，保证显示品质，并且还无需增加数据写入阶段的时间，有利于降低功耗。
在一些可选实施例中，请继续结合参考图4-图8，本实施例的驱动方法应用的显示面板000还包括多路选择电路30；
数据写入模块101的第一端与驱动晶体管DT的第一极电连接，数据写入模块101的第二端与数据线S的一端电连接，数据线S的另一端与多路选择电路30的输出端电连接；
在数据写入阶段，数据写入模块101导通，数据线复位模块102截止，多路选择电路30导通，多路选择电路30将数据电压信号Vdata传输至数据线S，通过数据线S传输至驱动晶体管DT。
本实施例的驱动方法可以应用于包括多路选择电路30的显示面板000包括多路选择电路30的显示面板000可以实现窄边框化，具体可参考上述实施例的多路选择电路30的结构进行理解，本实施例在此不作赘述。本实施例的驱动方法设置在数据写入阶段，数据写入模块101导通，数据线复位模块102截止，多路选择电路30导通，多路选择电路30将数据电压信号Vdata传输至数据线S，通过数据线S直接传输至驱动晶体管DT，即在数据写入阶段，多路选择电路30的导通时间段与数据写入模块101的导通时间段交叠，即在数据写入阶段的数据写入模块101的第一端和第二端导通的同时，多路选择电路30也导通，通过多路选择电路30为数据线S传输数据电压信号的同时，数据写入模块101也导通，数据线S上传输的数据电压信号同步写入驱动晶体管DT。本实施例通过设置多路选择电路30和数据电压信号直接写入驱动晶体管DT栅极的驱动方式，不仅可以实现显示面板000的更窄边框设计，还可以使得面板驱动时数据写入的时间更长，对驱动晶体管DT的阈值补偿更加充分，通过该驱动方法可以获得更好的显示均一性，提高显示品质。
在一些可选实施例中，请继续结合参考图4、图15-图18，本实施例的驱动方法应用的显示面板000中，像素电路10还包括第一发光控制模块103、第二发光控制模块104、第一复位模块105、第二复位模块106、阈值补偿模块107；
第一发光控制模块103的第一端与第一电源信号端PVDD电连接，第一发光控制模块103的第二端与驱动晶体管DT的第一极电连接；
第二发光控制模块104的第一端与驱动晶体管DT的第二极电连接，第二发光控制模块DT的第二端与发光元件20的阳极电连接；发光元件20的阴极连接第二电源信号端PVEE；
第一复位模块105的第一端电连接第一参考电压信号端REF1，第一复位模块105的第二端与驱动晶体管DT的栅极电连接；
第二复位模块106的第一端电连接第二参考电压信号端REF2，第二复位模块106的第二端与发光元件20的阳极电连接；
阈值补偿模块107电连接于驱动晶体管DT的栅极和驱动晶体管DT的第二极之间；
本实施例的驱动方法还包括第一复位阶段、第二复位阶段和发光阶段；数据写入阶段在第二复位阶段和发光阶段之间执行；
第一复位阶段可以理解为第一节点N1的复位阶段，如图18所示的Z1-Z3时刻，在第一复位阶段，第一复位模块105导通，第一参考电压信号端REF1提供第一复位信号Vref1传输至驱动晶体管DT的栅极(即第一节点N1)，对驱动晶体管DT的栅极进行复位；
第二复位阶段可以理解为第四节点N4的复位阶段，如图18所示的Z5-Z6时刻，在第二复位阶段，第二复位模块106导通，第二参考电压信号端REF2提供第二复位信号Vref2传输至发光元件20的阳极(即第四节点N4)，对发光元件20的阳极进行复位；
在发光阶段，如图18所示的Z15时刻之后，第一发光控制模块103、第二发光控制模块104、驱动晶体管DT导通，驱动晶体管DT产生驱动电流传输至发光元件20，驱动发光元件20发光；
阈值补偿模块107在数据写入阶段检测和自补偿驱动晶体管DT的阈值电压的偏差，如图18所示的Z7-Z14时刻为阈值补偿和数据写入阶段。
本实施例的驱动方法设置数据线复位阶段(如图18所示的Z4-Z6时刻)的执行时间段与第二复位阶段的执行时间段(如图18所示的Z5-Z6时刻)至少部分交叠，即数据线复位模块102的导通时间和第二复位模块106的导通时间可以部分重叠，即对发光元件20阳极的复位时间与对数据线S的复位时间至少部分交叠，因此据线复位模块102的导通控制信号端和第二复位模块106的导通控制信号端可以共用一个信号端，有利于节省驱动信号的个数，减少显示面板000中整体信号线的数量，节省布局空间，有利于面板的窄边框化，还可以利用减少面板中信号线数量来增加面板透过率。
可以理解的是，本实施例中仅是简单示意驱动方法包括的面板的工作阶段，具体面板工作时的驱动阶段可以参考图18对应的上述实施例的说明进行理解，本实施例在此不作赘述。
在一些可选实施例中，请继续结合参考图4、图27、图28，本实施例提供的应用驱动方法的显示面板000包括偏压调节模块，偏压调节模块的第一端与驱动晶体管DT的第一极电连接，偏压调节模块的第二端电连接偏压调节信号端；数据线复位模块102复用为偏压调节模块，数据线复位信号端D复用为偏压调节信号端；通过复用为偏压调节模块的数据线复位模块102，在像素电路10工作的部分时刻向驱动晶体管DT的第一极写入偏压调节信号(即数据线复位信号VD)，以调整驱动晶体管DT的偏置状态，改善驱动晶体管DT的阈值漂移问题，提升显示效果。
本实施例提供的驱动方法还包括第一偏置调节阶段，第一偏置调节阶段在数据写入阶段之前执行，由于数据线复位模块102复用为偏压调节模块，因此第一偏置调节阶段的执行时间可以与数据线复位阶段的执行时间相互交叠，本实施例的第一偏置调节阶段的执行时间可以与数据线复位阶段的执行时间相互交叠，可以节省面板的驱动时间，有利于提高面板的刷新频率，实现高频驱动。即在第一偏置调节阶段，数据线复位模块102导通，数据线复位信号VD提供至驱动晶体管DT的第一极，调节驱动晶体管的偏置状态，同时数据线复位信号VD通过数据线复位模块102、数据写入模块101传输至数据线S，为数据线S复位。本实施例的驱动方法在数据线复位阶段，第二扫描信号端控制数据线复位模块102的第一端和第二端导通时，可以利用数据线复位信号端D提供的低电压的数据线复位信号VD，对驱动晶体管DT进行偏压调节，在第二扫描信号端提供的第二扫描信号SCAN2的控制下，将数据线复位信号VD提供给驱动晶体管DT的第一极，以调节驱动晶体管DT的偏置状态，使得驱动晶体管DT反向偏置，驱动晶体管DT的第一极和第二极进行反转，减弱驱动晶体管DT内部离子极性化程度，降低驱动晶体管DT的阈值电压，通过复用数据线复位模块102的第二晶体管T2实现对驱动晶体管DT的阈值电压的调节，以补偿驱动晶体管DT正偏状态使得驱动晶体管DT出现迟滞效应而引起阈值电压漂移，能够改善显示面板000中驱动晶体管DT由于迟滞效应对显示效果的影响，以提升显示效果，同时数据线复位信号VD通过数据线复位模块102、数据写入模块101传输至数据线S，为数据线S复位，保证下一帧数据线S上提供的数据电压信号Vdata尽可能不被上一帧的残留值干扰，进而在下一帧的数据写入阶段，数据线S上的数据电压信号Vdata可以更快更充分的通过数据写入模块101正常写入驱动晶体管DT，改善对像素电路10中驱动晶体管DT的阈值补偿不充分的问题，有利于提高显示均一性，保证显示品质。
可选的，如图4、图24、图27、图28所示，本实施例中，当数据线复位模块102复用为偏压调节模块，数据线复位信号端D复用为偏压调节信号端；通过复用为偏压调节模块的数据线复位模块102，在像素电路10工作的部分时刻向驱动晶体管DT的第一极写入偏压调节信号(即数据线复位信号VD)，以调整驱动晶体管DT的偏置状态，改善驱动晶体管DT的阈值漂移问题，提升显示效果时，第一偏置调节阶段在数据写入阶段之前执行，且第一偏置调节阶段的执行时间可以与数据线复位阶段的执行时间相互交叠，可以设置第一偏置调节阶段在第一复位阶段之后(图24所示的Z2时刻之后)执行，第一复位阶段对第一节点N1复位完成后，再进行数据线复位阶段(如图24所示的Z4-Z6时刻)，同时完成偏压调节，可以节省面板的驱动时间，有利于提高面板的刷新频率，实现高频驱动。
可选的，请结合参考图4、图27、图28、图29，图29是图28中的电连接结构的另一种工作时序图，本实施例提供的驱动方法还包括第二偏置调节阶段，如图29所示的Z141-Z142时刻，第二偏置调节阶段在数据写入阶段和发光阶段之间执行(Z14时刻和Z15时刻之间执行)；
在第二偏置调节阶段，数据线复位模块102导通，数据线复位信号VD提供至驱动晶体管DT的第一极，调节驱动晶体管DT的偏置状态。
本实施例提供的驱动方法增加了第二偏置调节阶段，且第二偏置调节阶段在数据写入阶段和发光阶段之间执行(Z14时刻和Z15时刻之间执行)，即第二偏置调节阶段在数据写入模块101完成数据电压信号的写入后、发光阶段之前进行，可选的偏压调节信号Vbias可以为直流正电压信号，由于偏压调节信号Vbias是一个较高的正电压值，即无论前一帧显示的画面如何，在写入当前画面的数据电压时、在写入当前画面的数据电压后的发光阶段前，驱动晶体管DT均需经过一次偏压调节信号Vbias的写入，从而可以减弱前一帧显示画面的偏压效果，使得写入本显示画面时驱动晶体管DT的状态更接近预设，在像素电路10的工作周期中设置至少两个偏置调节阶段，可以增加驱动周期中调整驱动晶体管DT偏置状态的时间，以进一步提升对驱动晶体管DT由于迟滞效应导致的阈值电压漂移的改善程度，进而减弱当前帧与前一帧显示画面时驱动晶体管DT的偏压差异，改善驱动晶体管DT的阈值漂移问题，有利于进一步提升显示效果。
在一些可选实施例中，请参考图30，图30是本发明实施例提供的显示装置的平面结构示意图，本实施例提供的显示装置111，包括本发明上述实施例提供的显示面板000。图30实施例仅以手机为例，对显示装置111进行说明，可以理解的是，本发明实施例提供的显示装置111，可以是电脑、电视、车载显示装置等其他具有显示功能的显示装置111，本发明对此不作具体限制。本发明实施例提供的显示装置111，具有本发明实施例提供的显示面板000的有益效果，具体可以参考上述各实施例对于显示面板000的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的显示面板及其驱动方法、显示装置，至少实现了如下的有益效果：
本发明提供的显示面板的子像素包括电连接的像素电路和发光元件，像素电路包括与驱动晶体管电连接的数据写入模块，驱动晶体管用于产生驱动发光元件发光的驱动电流，实现发光元件的发光功能。数据写入模块与数据线电连接，像素电路的工作阶段至少包括数据写入阶段，在数据写入阶段，数据写入模块导通，数据线上传输的数据电压信号传输至驱动晶体管。像素电路还包括数据线复位模块，数据线复位模块的第一端与数据线电连接，数据线复位模块的第二端电连接数据线复位信号端，数据线复位信号端用于提供数据线复位信号。像素电路的工作阶段还包括数据线复位阶段，数据线复位阶段在数据写入阶段之前进行。在数据线复位阶段时，数据线复位模块导通，数据线复位信号端提供的数据线复位信号可以传输至数据线，以对数据线进行复位，从而可以通过数据线复位信号端提供的数据线复位信号，在下一帧开始前对前一帧数据线上残留的数据电压值进行清除，以对数据线进行复位，保证下一帧数据线上提供的数据电压信号尽可能不被上一帧的残留值干扰，进而在下一帧的数据写入阶段，数据线上的数据电压信号可以更快更充分的通过数据写入模块正常写入驱动晶体管，改善对像素电路中驱动晶体管的阈值补偿不充分的问题，有利于提高显示均一性，保证显示品质，并且还无需增加数据写入阶段的时间，有利于降低功耗。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (24)

1.一种显示面板，其特征在于，包括：多个子像素，所述子像素包括电连接的像素电路和发光元件；
所述像素电路包括与驱动晶体管电连接的数据写入模块和数据线复位模块；
所述显示面板还包括多条数据线，所述数据线复位模块的第一端与所述数据线电连接，所述数据线复位模块的第二端电连接数据线复位信号端；所述数据写入模块与所述数据线电连接；
所述像素电路的工作阶段至少包括数据写入阶段，在所述数据写入阶段，所述数据写入模块导通，将所述数据线的数据电压信号传输至所述驱动晶体管；
在所述数据写入阶段之前，还包括数据线复位阶段；在所述数据线复位阶段，所述数据线复位模块导通，所述数据线复位信号端通过所述数据线复位模块将数据线复位信号传输至所述数据线。
2.根据权利要求1所述的显示面板，其特征在于，所述数据线复位信号端提供的所述数据线复位信号为低电压信号VD；其中，VD＜Vmin，所述发光元件包括蓝色发光元件，Vmin为所述蓝色发光元件在最高亮度下所需的数据电压信号的值。
3.根据权利要求1所述的显示面板，其特征在于，所述像素电路还包括复位模块，所述复位模块的第一端与参考电压信号端电连接，所述复位模块的第二端与所述驱动晶体管的栅极电连接；
所述数据线复位信号端与所述参考电压信号端电连接。
4.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括多路选择电路；
所述数据写入模块的第一端与所述驱动晶体管的第一极电连接，所述数据写入模块的第二端与所述数据线的一端电连接，所述数据线的另一端与所述多路选择电路的输出端电连接；
在所述数据写入阶段，所述多路选择电路的导通时间段与所述数据写入模块的导通时间段交叠。
5.根据权利要求4所述的显示面板，其特征在于，所述数据线复位模块的第一端与所述驱动晶体管的第一极电连接，所述数据线复位模块的第一端与所述数据写入模块的第一端电连接；
在所述数据线复位阶段，所述数据写入模块导通。
6.根据权利要求4所述的显示面板，其特征在于，
所述数据写入模块包括第一晶体管，所述第一晶体管的栅极电连接第一扫描信号端，所述第一晶体管的第一极电连接所述驱动晶体管的第一极，所述第一晶体管的第二极电连接所述数据线；
所述数据线复位模块包括第二晶体管，所述第二晶体管的栅极电连接第二扫描信号端，所述第二晶体管的第一极电连接所述驱动晶体管的第一极，所述第二晶体管的第二极电连接所述数据线复位信号端；
在所述数据线复位阶段，所述第一扫描信号端提供第一扫描信号控制所述第一晶体管导通，所述第二扫描信号端提供第二扫描信号控制所述第二晶体管导通，所述数据线复位信号传输至所述数据线；
在所述数据写入阶段，所述第一扫描信号端提供第一扫描信号控制所述第一晶体管导通，所述第二扫描信号端提供第二扫描信号控制所述第二晶体管截止，所述多路选择电路导通，所述数据线的所述数据电压信号传输至所述驱动晶体管。
7.根据权利要求6所述的显示面板，其特征在于，
所述像素电路还包括第一发光控制模块、第二发光控制模块、第一复位模块、第二复位模块、阈值补偿模块；
所述第一发光控制模块的第一端与第一电源信号端电连接，所述第一发光控制模块的第二端与所述驱动晶体管的第一极电连接；
所述第二发光控制模块的第一端与所述驱动晶体管的第二极电连接，所述第二发光控制模块的第二端与所述发光元件的阳极电连接；
所述第一复位模块的第一端电连接第一参考电压信号端，所述第一复位模块的第二端与所述驱动晶体管的栅极电连接；
所述第二复位模块的第一端电连接第二参考电压信号端，所述第二复位模块的第二端与所述发光元件的阳极电连接；
所述阈值补偿模块电连接于所述驱动晶体管的栅极和所述驱动晶体管的第二极之间。
8.根据权利要求7所述的显示面板，其特征在于，
所述第一发光控制模块包括第三晶体管，所述第三晶体管的栅极与第一发光控制信号端电连接，所述第三晶体管的第一极与所述第一电源信号端电连接，所述第三晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第二发光控制模块包括第四晶体管，所述第四晶体管的栅极与第二发光控制信号端电连接，所述第四晶体管的第一极与所述驱动晶体管的第二极电连接，所述第四晶体管的第二极与所述发光元件的阳极电连接；
所述第一复位模块包括第五晶体管，所述第五晶体管的栅极与第三扫描信号端电连接，所述第五晶体管的第一极与所述第一参考电压信号端电连接，所述第五晶体管的第二极与所述驱动晶体管的栅极电连接；
所述第二复位模块包括第六晶体管，所述第六晶体管的栅极与第四扫描信号端电连接，所述第六晶体管的第一极与所述第二参考电压信号端连接，所述第六晶体管的第二极与所述发光元件的阳极电连接，所述发光元件的阴极连接第二电源信号端；
所述阈值补偿模块包括第七晶体管，所述第七晶体管的栅极与第五扫描信号端电连接，所述第七晶体管的第一极与所述驱动晶体管的栅极电连接，所述第七晶体管的第二极与所述驱动晶体管的第二极电连接。
9.根据权利要求8所述的显示面板，其特征在于，所述第一晶体管、所述第二晶体管、所述驱动晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管、所述第六晶体管、所述第七晶体管均为P型低温多晶硅晶体管。
10.根据权利要求8所述的显示面板，其特征在于，所述第一晶体管、所述第二晶体管、所述驱动晶体管、所述第三晶体管、所述第四晶体管、所述第六晶体管均为P型低温多晶硅晶体管，所述第五晶体管、所述第七晶体管均为N型氧化物晶体管。
11.根据权利要求6所述的显示面板，其特征在于，所述像素电路还包括第二复位模块，所述第二复位模块包括第六晶体管，所述第六晶体管的栅极与所述第二扫描信号端电连接，所述第六晶体管的第一极与第二参考电压信号端电连接，所述第六晶体管的第二极与所述发光元件的阳极电连接，所述发光元件的阴极连接第二电源信号端；所述数据线复位模块的导通时间段与所述第二复位模块的导通时间段至少部分交叠。
12.根据权利要求7所述的显示面板，其特征在于，所述像素电路还包括存储模块，所述存储模块电连接于所述第一电源信号端和所述驱动晶体管的栅极之间；
所述存储模块包括第一电容，所述第一电容的第一极与所述驱动晶体管的栅极电连接，所述第一电容的第二极与所述第一电源信号端电连接。
13.根据权利要求4所述的显示面板，其特征在于，
所述多路选择电路包括多个多路选择单元，每个所述多路选择单元包括多个控制端、一个信号输入端和多个信号输出端，所述控制端连接控制信号，所述信号输入端接收所述数据电压信号，多个所述信号输出端分别与不同的所述数据线连接；
一个所述多路选择单元中，所述信号输入端和所述信号输出端的数量比为1：N；其中，N为整数且N≥2。
14.根据权利要求4所述的显示面板，其特征在于，同一列所述子像素的所述数据写入模块的第二端连接两条不同的所述数据线，同一列所述子像素对应的两条不同的所述数据线包括第一数据线和第二数据线；
同一列的多个所述子像素中，第n行所述子像素的所述数据写入模块的第二端连接所述第一数据线，第n+1行所述子像素的所述数据写入模块的第二端连接所述第二数据线；其中，n为正整数。
15.根据权利要求1所述的显示面板，其特征在于，所述显示面板包括偏压调节模块，所述偏压调节模块的第一端与所述驱动晶体管的第一极电连接，所述偏压调节模块的第二端电连接偏压调节信号端。
16.根据权利要求15所述的显示面板，其特征在于，所述数据线复位模块复用为所述偏压调节模块，所述数据线复位信号端复用为所述偏压调节信号端。
17.一种显示面板的驱动方法，其特征在于，所述驱动方法用于驱动权利要求1-16任一项所述的显示面板；
所述驱动方法至少包括数据线复位阶段和数据写入阶段，所述数据线复位阶段在所述数据写入阶段之前执行；
在所述数据线复位阶段，所述数据线复位模块导通，所述数据线复位信号端通过所述数据线复位模块将数据线复位信号传输至所述数据线，对所述数据线进行复位；
在所述数据写入阶段，所述数据写入模块导通，将所述数据线的数据电压信号传输至所述驱动晶体管。
18.根据权利要求17所述的驱动方法，其特征在于，
所述显示面板包括多路选择电路；
所述数据写入模块的第一端与所述驱动晶体管的第一极电连接，所述数据写入模块的第二端与所述数据线的一端电连接，所述数据线的另一端与所述多路选择电路的输出端电连接；
在所述数据写入阶段，所述数据写入模块导通，所述数据线复位模块截止，所述多路选择电路导通，所述多路选择电路将所述数据电压信号传输至所述数据线，通过所述数据线传输至所述驱动晶体管。
19.根据权利要求17所述的驱动方法，其特征在于，
所述像素电路还包括第一发光控制模块、第二发光控制模块、第一复位模块、第二复位模块、阈值补偿模块；
所述第一发光控制模块的第一端与第一电源信号端电连接，所述第一发光控制模块的第二端与所述驱动晶体管的第一极电连接；
所述第二发光控制模块的第一端与所述驱动晶体管的第二极电连接，所述第二发光控制模块的第二端与所述发光元件的阳极电连接；
所述第一复位模块的第一端电连接第一参考电压信号端，所述第一复位模块的第二端与所述驱动晶体管的栅极电连接；
所述第二复位模块的第一端电连接第二参考电压信号端，所述第二复位模块的第二端与所述发光元件的阳极电连接；
所述阈值补偿模块电连接于所述驱动晶体管的栅极和所述驱动晶体管的第二极之间；
所述驱动方法还包括第一复位阶段、第二复位阶段和发光阶段；所述数据写入阶段在所述第二复位阶段和所述发光阶段之间执行；
在所述第一复位阶段，所述第一复位模块导通，所述第一参考电压信号端提供第一复位信号传输至所述驱动晶体管的栅极，对所述驱动晶体管的栅极进行复位；
在所述第二复位阶段，所述第二复位模块导通，所述第二参考电压信号端提供第二复位信号传输至所述发光元件的阳极，对所述发光元件的阳极进行复位；
在所述发光阶段，所述第一发光控制模块、所述第二发光控制模块、所述驱动晶体管导通，所述驱动晶体管产生驱动电流传输至所述发光元件，驱动所述发光元件发光；
所述阈值补偿模块在所述数据写入阶段检测和自补偿所述驱动晶体管的阈值电压的偏差。
20.根据权利要求19所述的驱动方法，其特征在于，所述数据线复位阶段的执行时间段与所述第二复位阶段的执行时间段至少部分交叠。
21.根据权利要求19所述的驱动方法，其特征在于，
所述显示面板包括偏压调节模块，所述偏压调节模块的第一端与所述驱动晶体管的第一极电连接，所述偏压调节模块的第二端电连接偏压调节信号端；
所述数据线复位模块复用为所述偏压调节模块，所述数据线复位信号端复用为所述偏压调节信号端；
所述驱动方法还包括第一偏置调节阶段，所述第一偏置调节阶段在所述数据写入阶段之前执行；
在所述第一偏置调节阶段，所述数据线复位模块导通，所述数据线复位信号提供至所述驱动晶体管的第一极，调节所述驱动晶体管的偏置状态。
22.根据权利要求21所述的驱动方法，其特征在于，
所述第一偏置调节阶段在所述第一复位阶段之后执行。
23.根据权利要求21所述的驱动方法，其特征在于，
所述驱动方法还包括第二偏置调节阶段，所述第二偏置调节阶段在所述数据写入阶段和所述发光阶段之间执行；
在所述第二偏置调节阶段，所述数据线复位模块导通，所述数据线复位信号提供至所述驱动晶体管的第一极，调节所述驱动晶体管的偏置状态。
24.一种显示装置，其特征在于，包括权利要求1-16任一项所述的显示面板。
CN202310913842.5A 2023-07-24 2023-07-24 显示面板及其驱动方法、显示装置 Pending CN116844484A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310913842.5A CN116844484A (zh) 2023-07-24 2023-07-24 显示面板及其驱动方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310913842.5A CN116844484A (zh) 2023-07-24 2023-07-24 显示面板及其驱动方法、显示装置

Publications (1)

Publication Number Publication Date
CN116844484A true CN116844484A (zh) 2023-10-03

Family

ID=88163377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310913842.5A Pending CN116844484A (zh) 2023-07-24 2023-07-24 显示面板及其驱动方法、显示装置

Country Status (1)

Country Link
CN (1) CN116844484A (zh)

Similar Documents

Publication Publication Date Title
US20240169920A1 (en) Display device and electronic apparatus
US8432345B2 (en) Display apparatus, layout method for a display apparatus and an electronic apparatus
KR20210019635A (ko) 표시장치 및 표시장치의 구동 방법
US20040004591A1 (en) Image display apparatus
CN103578425A (zh) 显示面板、显示装置及电子设备
KR20190055304A (ko) 표시 장치
WO2020238490A1 (zh) 像素电路、显示基板、显示装置及驱动方法
KR20210073188A (ko) 화소 구동 회로를 포함한 전계발광 표시장치
US20230335036A1 (en) Pixel driving circuit, pixel driving method, display panel and display device
US9646532B2 (en) Display device, driving method for display device and electronic apparatus
CN108492777A (zh) 像素驱动电路的驱动方法、显示面板和显示装置
GB2567290A (en) Display device, electronic device, and toggling circuit
TW202234373A (zh) 驅動閘極驅動電路的方法以及驅動使用其的顯示裝置的方法
CN110675824A (zh) 一种信号输出电路、驱动ic、显示装置及其驱动方法
CN114241993B (zh) 驱动电路及其驱动方法、显示面板
CN114743507B (zh) 显示面板及其驱动方法、显示装置
CN113096600A (zh) 折叠显示面板、装置及其驱动方法、电子设备
CN106847190B (zh) 像素充电电路及其驱动方法、有机发光显示装置
CN107077817A (zh) 显示装置、用于驱动显示装置的方法和电子装置
US11935475B2 (en) Display device, driving circuit and display driving method
US11455961B2 (en) Display device
CN115565494A (zh) 显示面板和显示装置
CN216928003U (zh) 一种显示面板及显示装置
CN115064105A (zh) 显示面板的像素驱动电路、驱动方法以及显示装置
CN116844484A (zh) 显示面板及其驱动方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination