CN114241993B - 驱动电路及其驱动方法、显示面板 - Google Patents

驱动电路及其驱动方法、显示面板 Download PDF

Info

Publication number
CN114241993B
CN114241993B CN202111664318.6A CN202111664318A CN114241993B CN 114241993 B CN114241993 B CN 114241993B CN 202111664318 A CN202111664318 A CN 202111664318A CN 114241993 B CN114241993 B CN 114241993B
Authority
CN
China
Prior art keywords
signal
transistor
driving
reset
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111664318.6A
Other languages
English (en)
Other versions
CN114241993A (zh
Inventor
张蒙蒙
李玥
吴员涛
黄静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Wuhan Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Tianma Microelectronics Co Ltd filed Critical Wuhan Tianma Microelectronics Co Ltd
Priority to CN202111664318.6A priority Critical patent/CN114241993B/zh
Publication of CN114241993A publication Critical patent/CN114241993A/zh
Priority to US17/707,470 priority patent/US20230215353A1/en
Application granted granted Critical
Publication of CN114241993B publication Critical patent/CN114241993B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种驱动电路及其驱动方法、显示面板，属于显示技术领域，驱动电路至少包括像素电路和多路选择电路；像素电路至少包括驱动晶体管、发光器件和数据写入模块；驱动晶体管串联于第一电源信号端与发光器件之间，产生驱动电流；数据写入模块串联于驱动晶体管与多路选择电路之间，用于向驱动晶体管提供数据信号；多路选择电路的输出端通过数据线与数据写入模块的输入端连接，多路选择电路用于在驱动晶体管进行阈值补偿的同时将数据信号写入数据线。驱动方法用于驱动上述驱动电路。显示面板至少包括上述驱动电路。本发明在保证显示效果的同时，有利于实现显示面板的窄边框化。

Description

驱动电路及其驱动方法、显示面板
技术领域
本发明涉及显示技术领域，更具体地，涉及一种驱动电路及其驱动方法、显示面板。
背景技术
有机发光显示器(OrganicLightEmittingDiode，OLED)是当前平板显示器研究领域的热点之一。与液晶显示器相比，OLED具有低能耗、生产成本低、自发光、宽视角及响应速度快等优点，目前在手机、PDA、数码相机等平板显示领域，OLED已经开始取代传统的液晶显示屏(Liquid CrystalDisplay，LCD)。其中，驱动电路的设计，是实现显示功能的关键技术。驱动电路一般可以包括扫描驱动电路、发光控制电路、数据驱动电路、像素电路等，其中像素电路设计是OLED显示器核心技术内容，具有重要的研究意义。
随着显示技术的发展，人们对显示效果的要求也越来越高。然而现有显示面板比较容易存在显示不均、显示效果较差的问题。而且在显示装置普及的同时，用户不仅对显示装置所具备的功能种类和性能要求越来越高，用户还对显示装置的外观上的要求也越来越高，显示装置的轻薄化以及窄边框等条件也越来越多成为如何选择显示装置的重要因素。由于大部分驱动电路一般设置在显示装置的边框区域内，因此在影响显示装置边框众多的因素中，驱动电路占据着重要的作用。
因此，提供一种既可以提高显示效果，又有利于实现窄边框的驱动电路及其驱动方法、显示面板，是本领域技术人员亟待解决的技术问题。
发明内容
有鉴于此，本发明提供了一种驱动电路及其驱动方法、显示面板，以解决现有技术中显示面板存在显示不均、显示效果较差，且难以实现窄边框的问题。
本发明公开了一种驱动电路，至少包括像素电路和多路选择电路；像素电路至少包括驱动晶体管、发光器件和数据写入模块；驱动晶体管串联于第一电源信号端与发光器件之间，产生驱动电流；数据写入模块串联于驱动晶体管与多路选择电路之间，用于向驱动晶体管提供数据信号；多路选择电路的输出端通过数据线与数据写入模块的输入端连接，多路选择电路用于在驱动晶体管进行阈值补偿的同时将数据信号写入数据线。
基于同一发明构思，本发明还公开了一种驱动电路的驱动方法，该驱动方法用于驱动上述驱动电路；驱动方法至少包括两个工作阶段，分别为阈值电压补偿阶段和数据信号充入阶段；在阈值电压补偿阶段，驱动晶体管进行阈值补偿；在数据信号充入阶段，多路选择电路将数据信号充入数据线；其中，阈值电压补偿阶段的工作时间与数据信号充入阶段的工作时间至少部分交叠。
基于同一发明构思，本发明还公开了一种显示面板，该显示面板至少包括上述驱动电路。
与现有技术相比，本发明提供的驱动电路及其驱动方法、显示面板，至少实现了如下的有益效果：
本发明设置在多路选择电路将数据信号写入数据线的同时，像素电路的驱动晶体管进行阈值补偿，从而有利于增加阈值补偿的时间，使得驱动晶体管能够得到充分补偿，进而可以在本发明的驱动电路应用于显示面板中时，避免显示不均的现象，进而有利于提高显示亮度均一性和显示效果。并且由于本发明的驱动晶体管的阈值补偿与多路选择电路的数据信号写入数据线不需要依次进行，因此可以将多路选择电路采用尽可能多的时钟信号线的结构，进而在本发明的驱动电路应用于显示面板中时，有利于在保证显示效果的同时，实现显示面板的窄边框化。
当然，实施本发明的任一产品不必特定需要同时达到以上所述的所有技术效果。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
被结合在说明书中并构成说明书的一部分的附图示出了本发明的实施例，并且连同其说明一起用于解释本发明的原理。
图1是本发明实施例提供的驱动电路的一种框架连接结构示意图；
图2是本发明实施例提供的驱动电路的另一种框架连接结构示意图；
图3是本发明实施例提供的驱动电路的另一种框架连接结构示意图；
图4是图3提供的驱动电路的一种具体电路的连接结构示意图；
图5是图4的驱动电路所对应的工作时序图；
图6是本发明实施例提供的驱动电路的另一种框架连接结构示意图；
图7是图6提供的驱动电路的一种具体电路的连接结构示意图；
图8是本发明实施例提供的驱动电路的另一种框架连接结构示意图；
图9是图8提供的驱动电路的一种具体电路的连接结构示意图；
图10是本发明实施例提供的驱动电路的另一种框架连接结构示意图；
图11是图10中第一复位信号与第二复位信号的时序图；
图12是图10提供的驱动电路的一种具体电路的连接结构示意图；
图13是本发明实施例提供的驱动电路的另一种框架连接结构示意图；
图14是图13提供的驱动电路的一种具体电路的连接结构示意图；
图15是图14的驱动电路所对应的工作时序图；
图16是本发明实施例提供的驱动电路的另一种框架连接结构示意图；
图17是本发明实施例提供的驱动电路的另一种框架连接结构示意图；
图18是图17提供的驱动电路的一种具体电路的连接结构示意图；
图19是本发明实施例提供的多路选择电路的一种框架连接结构示意图；
图20是图19提供的多路选择电路中的一个多路选择单元的具体电路的连接结构示意图；
图21是本发明实施例提供的驱动方法的流程框图；
图22是本发明实施例提供的驱动方法的另一种流程框图；
图23是本发明实施例提供的驱动方法的另一种流程框图；
图24是本发明实施例提供的驱动方法的另一种流程框图；
图25是本发明实施例提供的驱动方法的另一种流程框图；
图26是本发明实施例提供的显示面板的平面结构示意图。
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
在这里示出和讨论的所有例子中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它例子可以具有不同的值。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
相关技术中，显示面板中通常包括多个像素电路，像素电路中通常包括驱动晶体管和发光器件，驱动晶体管产生驱动电流来控制发光器件的发光亮度。显示面板中通常还包括数据驱动电路，数据驱动电路中一般通过设置多路选择器(demux，即多路复用器、多路分配器)，把一个信号分解为多个信号通道，以减少数据线对应的引线所占用的非显示区的面积。例如目前比较常见的demux1：3，即把一个信号分解为3个信号通道，能够实现一定程度的窄边框。但是，当要进一步实现更窄边框时，就需要设置多路选择器为demux1：6(把一个信号分解为6个信号通道)、demux1：12(把一个信号分解为12个信号通道)等结构。当显示产品PPI(PixelsPer Inch，像素密度单位，表示每英寸所拥有的像素数量，PPI数值越高，即代表显示屏能够以越高的密度显示图像)提高，采用多demux设计结构时的时钟信号线数量较多，则一行像素的扫描时间中时钟控制信号的占据时间较多，而受一行像素的扫描时间固定的限制，带来的问题就是相应的像素电路提供的扫描时间会被严重压缩，在显示画面时易出现显示不均，显示品质降低，显示效果得不到保证。因此，相关技术中很难使得像素电路具有充足的扫描时间，以保证显示效果的同时，还能够通过多demux的结构设计实现更窄边框。
基于上述问题，本申请提出了一种驱动电路及其驱动方法、显示面板，既可以提高显示效果，又有利于实现窄边框。关于本申请提出的驱动电路及其驱动方法、显示面板的具体实施例，详细说明如下。
请参考图1，图1是本发明实施例提供的驱动电路的一种框架连接结构示意图，本实施例提供的一种驱动电路00，至少包括像素电路10和多路选择电路20；
像素电路10至少包括驱动晶体管DT、发光器件EL和数据写入模块101；
驱动晶体管DT串联于第一电源信号端PVDD与发光器件EL之间，产生驱动电流；
数据写入模块101串联于驱动晶体管DT与多路选择电路20之间，用于向驱动晶体管DT提供数据信号；
多路选择电路20的输出端通过数据线S与数据写入模块101的输入端连接，多路选择电路20用于在驱动晶体管DT进行阈值补偿的同时将数据信号写入数据线S。
具体而言，本实施例提供的驱动电路00可以用于显示面板中，为显示面板实现显示效果提供驱动信号。驱动电路00至少包括像素电路10和多路选择电路20；可选的，当驱动电路00设置于显示面板中时，一个像素电路10可以对应显示面板的一个子像素，多个子像素共同实现显示面板的画面显示。多路选择电路20可以作为数据驱动电路使用，用于为显示面板中的数据线S提供数据信号。
本实施例的驱动电路00中，像素电路10至少包括驱动晶体管DT、发光器件EL和数据写入模块101，其中，驱动晶体管DT串联于第一电源信号端PVDD与发光器件EL之间，第一电源信号端PVDD可以接收驱动芯片(IC，IntegratedCircuit)提供的第一电压信号，可选的，第一电压信号可以为高电压信号。驱动晶体管DT用于在发光阶段，至少在第一电压信号的使能作用下，向发光器件EL提供驱动电流，发光器件EL用于在发光阶段响应驱动电流而发光。
多路选择电路20的输出端通过数据线S与数据写入模块101的输入端连接，即驱动电路00应用于显示面板中时，显示面板一般包括多条数据线S，一条数据线S的一端与多路选择电路20的输出端连接，数据线S的另一端与数据写入模块101的输入端连接，在多路选择电路20将驱动芯片(IC)提供的数据信号写入数据线S之后，通过数据线S将该数据信号传输至数据写入模块101。由于数据写入模块101串联于驱动晶体管DT与多路选择电路20之间，从而可以实现向驱动晶体管DT提供数据写入模块101接收到的该数据信号，从而通过多路选择电路20和像素电路10实现发光器件EL的发光。
本实施例设置的驱动电路00中，多路选择电路20用于在驱动晶体管DT进行阈值补偿的同时将数据信号写入数据线S，即在像素电路10的驱动晶体管DT进行阈值补偿的同时，多路选择电路20将数据信号写入数据线S。由于目前采用的工艺条件，驱动晶体管DT普遍存在着阈值电压不稳定的情况，因为阈值电压漂移，很容易导致发光器件EL的发光亮度变化，要避免该情况，需要对驱动晶体管DT进行阈值补偿。
相关技术中，驱动晶体管的阈值补偿是通过数据写入模块将数据信号写入驱动晶体管的第一极，然后驱动晶体管的控制极上升，使得驱动晶体管的第一极与控制极之间的电位差为驱动晶体管的阈值电压，完成驱动晶体管的阈值补偿。由于驱动晶体管的阈值补偿需要数据信号的参与，因此在固定的一行像素的扫描时间(一行像素的扫描时间指的是驱动电路应用至显示面板中时，驱动显示面板工作时，一帧时间内扫描完一行子像素所需要的时间)内，需要在多路选择电路完成数据信号写入数据线之后再进行阈值补偿，阈值补偿的扫描时间被缩短，使得阈值补偿不充分，出现显示问题。并且在显示面板需要实现窄边框设计时，驱动电路00中的多路选择电路20采用多demux设计结构时的时钟信号线数量较多，则一行像素的扫描时间中时钟控制信号的占据时间较多，完成数据信号写入数据线S的时间增加，导致阈值补偿的扫描时间被严重缩短。
假设一行像素的固定扫描时间为35μs，多路选择电路20采用demux1：12(把一个信号分解为12个信号通道)的结构，时钟信号线CKH的数量为12条，每条时钟信号线CKH占据的脉冲宽度为2μs，则12条时钟信号线CKH占据的总脉冲宽度为24μs，空隙脉冲宽度为0.5μs，则一行像素的扫描时间内12条时钟信号线CKH占据的总空隙脉冲宽度为6μs，在该多路选择电路20完成数据信号写入数据线S之后，去除阈值补偿的扫描时间的空隙脉冲宽度1μs，剩余的时间仅为4μs，即最终阈值补偿的扫描时间被缩短至4μs，驱动晶体管的阈值补偿不充分，会导致显示时发生严重的mura现象(mura指因显示面板亮度不均匀造成各种痕迹的现象)。
为了解决上述问题，本实施例设置在多路选择电路20将数据信号写入数据线S的同时，像素电路10的驱动晶体管DT进行阈值补偿，从而有利于增加阈值补偿的时间，使得驱动晶体管DT能够得到充分补偿，进而可以在本实施例的驱动电路00应用于显示面板中时，避免显示不均的现象，进而有利于提高显示亮度均一性和显示效果。并且由于本实施例的驱动晶体管DT的阈值补偿与多路选择电路20的数据信号写入数据线不需要依次进行，因此可以将多路选择电路20采用尽可能多的时钟信号线的结构，进而在本实施例的驱动电路00应用于显示面板中时，有利于在保证显示效果的同时，实现显示面板的窄边框化。
可以理解的是，本实施例中涉及到的控制极具体是指驱动晶体管DT的栅极，第一极具体是指驱动晶体管DT的源极或者漏极，本实施例不作具体限定。
需要说明的是，本实施例中的发光器件EL可以包括LED(Light EmittingDiode，发光二极管)或OLED(OrganicLightEmittingDiode，有机发光二极管)在内的电流驱动的发光器件，本实施例中仅以发光器件EL为OLED为例进行示例说明。
需要说明的是，本实施例的图1仅示出了本实施例中像素电路10至少包括的一种框架结构，在一些其他实施例中，像素电路10的框架结构还可可以包括其他能够实现驱动发光器件EL发光的模块结构，具体可参考相关技术中像素电路的结构进行理解，本实施例在此不作赘述。
可以理解的是，本实施例的图1仅是示意出数据线S与多路选择电路20和数据写入模块101的连接关系，并不表示实际驱动电路00中的位置关系，具体实施时，可根据显示面板的实际布局设置数据线S的位置。
可选的，请参考图2，图2是本发明实施例提供的驱动电路的另一种框架连接结构示意图，本实施例中，像素电路10中的数据写入模块101与驱动晶体管DT的栅极DTG连接。
第一电源信号端PVDD与驱动晶体管DT的源极DTS连接，驱动晶体管DT的漏极DTD与发光器件EL的阳极连接，发光器件EL的阴极连接第二电源信号端PVEE。第二电源信号端PVEE接收第二电压信号，第二电源信号端PVEE用于向像素电路10提供第二电压信号。
本实施例解释说明了数据写入模块101与驱动晶体管DT的栅极DTG连接。数据写入模块101用于将数据线S的数据信号传输至驱动晶体管DT的栅极DTG，为驱动晶体管DT提供数据信号。第一电源信号端PVDD与驱动晶体管DT的源极DTS连接，驱动晶体管DT的漏极DTD与发光器件EL的阳极连接，发光器件EL的阴极连接第二电源信号端PVEE，使得第一电源信号端PVDD、驱动晶体管DT、发光器件EL、第二电源信号端PVEE形成电流通路。第一电源信号端PVDD用于接收第一电压信号，第二电源信号端PVEE用于接收第二电压信号，并向像素电路10提供该第二电压信号，第二电压信号可以为低电压信号，即第一电压信号的值大于第二电压信号的值，可以使得驱动晶体管DT在发光阶段产生的驱动电流从发光器件EL的阳极流向发光器件EL的阴极。
可以理解的是，本实施例对于第一电压信号和第二电压信号的具体电压值不作具体限定，仅需满足第一电压信号的值大于第二电压信号的值即可，具体实施时，可根据实际需求设置第一电压信号和第二电压信号的具体电压值。本实施例中以驱动晶体管DT为P型晶体管为例进行说明，当然在其他一些实施例中，驱动晶体管DT也可为N型晶体管，本实施例对此不进行具体限定。
在一些可选实施例中，请继续参考图2，本实施例中，第一电源信号端PVDD接收第一电压信号，第一电源信号端PVDD用于向像素电路10提供第一电压信号，且第一电源信号端PVDD用于对驱动晶体管DT进行阈值补偿。
本实施例解释说明了驱动晶体管DT的阈值补偿通过第一电源信号端PVDD提供的第一电压信号实现。本实施例将驱动晶体管DT的栅极DTG作为第一节点N1，驱动晶体管DT的源极DTS作为第二节点N2。
在本实施例的驱动电路00工作过程中，驱动晶体管DT进行阈值补偿之前，即在多路选择电路20将数据信号写入数据线S之前，第一节点N1的电位为一固定电位，该固定电位可以为一复位电压信号，第二节点N2的电位为第一电源信号端PVDD提供的第一电压信号。驱动晶体管DT进行阈值补偿时，第一节点N1仍然为该固定电位，由于驱动晶体管DT此时处于打开状态，驱动晶体管DT的漏极DTD通过发光器件EL与第二电源信号端PVEE连接，使得第一电源信号端PVDD、驱动晶体管DT、发光器件EL、第二电源信号端PVEE形成电流通路(此时该电流的漏流方向G1如图2所示，由第一电源信号端PVDD流向第二电源信号端PVEE)，第二节点N2即驱动晶体管DT的源极DTS的电位会逐渐下降，直至第一节点N1和第二节点N2之间电位差为驱动晶体管DT的阈值电压Vth时，驱动晶体管DT关闭，完成驱动晶体管DT的阈值补偿。由于驱动晶体管DT的阈值补偿过程通过第一电源信号端PVDD提供的第一电压信号实现，此过程不需要数据信号的参与，因此在驱动晶体管DT进行阈值补偿时，多路选择电路20可以将驱动芯片(IC，图中未示意)提供的数据信号写入数据线S，多路选择电路20将数据信号写入数据线S的过程可以为多路选择电路20的多条时钟信号线CKH依次打开，数据信号依次写入多条数据线S上，使得各条数据线S上具有数据信号。
本实施例的驱动晶体管DT的阈值补偿通过第一电源信号端PVDD提供的第一电压信号实现，不需要数据信号的参与，因此在驱动晶体管DT进行阈值补偿的同时，多路选择电路20可以将数据信号写入数据线S，驱动晶体管DT的阈值补偿与多路选择电路20的数据信号写入数据线不需要依次进行，可以同时进行，从而有利于增加阈值补偿的时间，使得驱动晶体管DT能够得到充分补偿，进而可以在本实施例的驱动电路00应用于显示面板中时，避免显示不均的现象，进而有利于提高显示亮度均一性和显示效果。并且多路选择电路20可以采用尽可能多的时钟信号线的结构，进而在本实施例的驱动电路00应用于显示面板中时，有利于在保证显示效果的同时，实现显示面板的窄边框化。
在一些可选实施例中，请参考图3，图3是本发明实施例提供的驱动电路的另一种框架连接结构示意图，本实施例中，像素电路10还包括第一发光控制模块102、第二发光控制模块103、第一复位模块104；
第一发光控制模块102连接于驱动晶体管DT的源极DTS和第一电源信号端PVDD之间；
第二发光控制模块103连接于驱动晶体管DT的漏极DTD和发光器件EL的阳极之间；
第一复位模块104的输入端连接第一复位信号端REF1，第一复位信号端REF1接收第一复位信号，第一复位模块104的输出端与驱动晶体管DT的栅极DTG连接，第一复位信号端REF1用于对驱动晶体管DT的栅极DTG进行复位。
本实施例解释说明了像素电路10还可以包括第一发光控制模块102和第二发光控制模块103，第一发光控制模块102的一端与第一电源信号端PVDD连接，第一电源信号端PVDD为第一发光控制模块102输入第一电压信号，第一发光控制模块102的另一端与驱动晶体管DT的源极DTS连接，第二发光控制模块103的一端与驱动晶体管DT的漏极DTD连接，第二发光控制模块103的另一端与发光器件EL的阳极连接，用于实现第一电源信号端PVDD、第一发光控制模块102、驱动晶体管DT、第二发光控制模块103、发光器件EL、第二电源信号端PVEE之间的通路。可选的，第一发光控制模块102和第二发光控制模块103还可以分别包括控制端，控制端用于输入发光使能信号。具体的，第一发光控制模块102的第一端可与第一电源信号端PVDD电连接，以输入第一电压信号，发光器件EL的阴极与第二电源信号端PVEE电连接，以输入第二电压信号，第一电压信号和第二电压信号电平值不同，可设置第一电压信号的值大于第二电压信号的值。第一发光控制模块102的控制端用于接收像素电路10的第一发光信号，第二发光控制模块103的控制端用于接收像素电路10的第二发光信号，以在发光阶段为发光器件EL提供电流通路，使得发光器件EL发光，并在其他阶段(如复位阶段或阈值补偿阶段或数据写入阶段等)控制第一发光控制模块102及第二发光控制模块103关断，以避免发光器件EL在非发光阶段误发光。
本实施例的像素电路10还可以包括第一复位模块104，第一复位模块104的输入端连接第一复位信号端REF1，第一复位信号端REF1接收第一复位信号，用于为像素电路10提供第一复位信号，第一复位模块104的输出端与驱动晶体管DT的栅极DTG连接，第一复位信号端REF1通过接收的第一复位信号对驱动晶体管DT的栅极DTG进行复位。可选的，第一复位模块104还可以包括控制端，控制端用于接收第一复位使能信号，第一复位使能信号可以为第一扫描信号，当第一复位模块104的控制端响应第一扫描信号打开时，第一复位信号端REF1的第一复位信号传输至驱动晶体管DT的栅极DTG，其中，第一复位信号可以包括交替的高电平和低电平，第一复位信号可以利用其低电平的电位对驱动晶体管DT的栅极DTG进行复位，进一步可选的，第一复位信号可为方波信号。本实施例的像素电路10通过设置第一复位模块104，对驱动晶体管DT的栅极DTG进行复位，从而可以便于驱动晶体管DT在阈值补偿时的导通。
可选的，本实施例的数据写入模块101的控制端可以用于接收数据写入使能信号，数据写入使能信号可以为第二扫描信号，当数据写入模块101的控制端响应第二扫描信号时，数据写入模块101处于导通状态，用于将数据线S上的数据信号传输至驱动晶体管DT的栅极DTG，为驱动晶体管DT提供数据信号。
可以理解的是，本实施例的驱动电路00应用于显示面板中时，第一发光控制模块102的控制端可以与显示面板上的第一发光信号线连接，第一发光控制模块102的第一端可以与显示面板上的第一电源线连接；第二发光控制模块103的控制端可以与显示面板上的第二发光信号线连接，发光器件EL的阴极可以与显示面板上的第二电源线连接；第一复位模块104的控制端可以与显示面板上的第一扫描信号线连接，第一复位模块104的输入端可以与显示面板上的第一复位信号线连接；数据写入模块101的控制端可以与显示面板上的第二扫描信号线连接。本实施例对于上述信号线在显示面板上的布设结构不作具体限定，具体实施时，可参考相关技术中显示面板上信号线的布设结构进行理解，本实施例在此不作赘述。
需要说明的是，本实施例的图3仅示出了本实施例中像素电路10包括的一种框架结构，在一些其他实施例中，像素电路10的框架结构还可可以包括其他能够实现驱动发光器件EL发光的模块结构，具体可参考相关技术中像素电路的结构进行理解，本实施例在此不作赘述。
可选的，请结合参考图3和图4、图5，图4是图3提供的驱动电路的一种具体电路的连接结构示意图，图5是图4的驱动电路所对应的工作时序图，本实施例中，第一发光控制模块102包括第一晶体管T1和第一发光信号端E1，第一发光信号端E1接收第一发光信号；第一晶体管T1的栅极与第一发光信号端E1连接，第一晶体管T1的源极与第一电源信号端PVDD连接，第一晶体管T1的漏极与驱动晶体管DT的源极DTS连接；
第二发光控制模块103包括第二晶体管T2和第二发光信号端E2，第二发光信号端E2接收第二发光信号；第二晶体管T2的栅极与第二发光信号端E2连接，第二晶体管T2的源极与驱动晶体管DT的漏极DTD连接，第二晶体管T2的漏极与发光器件EL的阳极连接；
第一复位模块104包括第三晶体管T3和第一扫描信号端Scan1，第一扫描信号端Scan1接收第一扫描信号；第三晶体管T3的栅极与第一扫描信号端Scan1连接，第三晶体管T3的源极与第一复位信号端REF1连接，第三晶体管T3的漏极与驱动晶体管DT的栅极DTG连接；
数据写入模块101包括第四晶体管T4和第二扫描信号端Scan2，第二扫描信号端Scan2接收第二扫描信号；第四晶体管T4的栅极与第二扫描信号端Scan2连接，第四晶体管T4的源极与数据线S连接，第四晶体管T4的漏极与驱动晶体管DT的栅极DTG连接。
可以理解的是，本实施例中的第一晶体管T1、第二晶体管T2、驱动晶体管DT均以P型晶体管为例进行示例说明，在一些其他可选实施例中，第一晶体管T1、第二晶体管T2、驱动晶体管DT还可以选用N型晶体管，当第一晶体管T1、第二晶体管T2、驱动晶体管DT选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当第一晶体管T1、第二晶体管T2、驱动晶体管DT选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，第一发光信号端E1向不同类型的第一晶体管T1、第二发光信号端E2向不同类型的第二晶体管T2、第一节点N1向不同类型的驱动晶体管DT所提供的信号是相反的。同理，本实施例中的第三晶体管T3和第四晶体管T4均以N型晶体管为例进行示例说明，在一些其他可选实施例中，第三晶体管T3和第四晶体管T4还可以选用P型晶体管，当第三晶体管T3和第四晶体管T4选为N型晶体管时，N型晶体管在其栅极为高电位时导通，也就是说，当第三晶体管T3和第四晶体管T4选为P型晶体管时，P型晶体管在其栅极为低电位时导通，即为实现晶体管的导通，第一扫描信号端Scan1向不同类型的第三晶体管T3、第二扫描信号端Scan2向不同类型的第四晶体管T4所提供的信号是相反的。具体实施时，可根据实际需求设置晶体管的类型，本实施例在此不作限定。
本实施例的驱动电路00工作时，请结合参考图4和图5，假设多路选择电路20包括的时钟信号线CKH有12条，即多路选择电路20选用的是demux1：12的结构，该结构的多路选择电路20给显示面板中的数据线S充入数据信号的过程与像素电路10中的驱动晶体管DT的阈值补偿过程同时进行。具体为：
如图5所示，在阈值补偿阶段t2之前，可以包括像素电路10的复位阶段t1，在阈值补偿阶段t2之前的复位阶段t1，第一扫描信号端Scan1的第一扫描信号为高电位，第二扫描信号端Scan2的第二扫描信号为低电位，第一发光信号端E1的第一发光信号为低电位、第二发光信号端E2的第二发光信号为高电位，则第一发光控制模块102的第一晶体管T1和第一复位模块104的第三晶体管T3打开，第二发光控制模块103的第二晶体管T2和数据写入模块101的第四晶体管T4截止，第一复位信号端REF1的第一复位信号传输至第一节点N1，即第一复位信号端REF1的第一复位信号传输至驱动晶体管DT的栅极DTG，第一复位信号可以利用其低电位对驱动晶体管DT的栅极DTG进行复位，即此时驱动晶体管DT的栅极DTG为低电位，使得驱动晶体管DT打开；第一电源信号端PVDD的第一电压信号传输至第二节点N2，即第一电源信号端PVDD的第一电压信号传输至驱动晶体管DT的源极DTS。
然后在阈值补偿阶段t2，第一扫描信号端Scan1的第一扫描信号仍然为高电位，第二扫描信号端Scan2的第二扫描信号仍然为低电位，第一发光信号端E1的第一发光信号变为高电位、第二发光信号端E2的第二发光信号变为低电位，则第二发光控制模块103的第二晶体管T2和第一复位模块104的第三晶体管T3为打开状态，第一发光控制模块102的第一晶体管T1和数据写入模块101的第四晶体管T4为截止状态，由于第一复位信号的低电位使得驱动晶体管DT打开，则在第一晶体管T1截止、第二晶体管T2打开的情况下，第二节点N2的电位从第一电压信号开始逐渐下降，而由于第三晶体管T3的打开，在第二节点N2的电位下降的过程中，第一节点N1的电位仍然保持为第一复位信号端REF1的第一复位信号，因此最终第二节点N2的电位下降至第一节点N1和第二节点N2之间电位差为驱动晶体管DT的阈值电压Vth时，驱动晶体管DT关闭，完成阈值补偿阶段t2的阈值补偿。
并且由于阈值补偿阶段t2驱动晶体管DT的阈值补偿过程是通过第一电源信号端PVDD提供的第一电压信号实现，此过程数据写入模块101的第四晶体管T4一直处于截止状态，即不需要数据信号的参与，因此在阈值补偿阶段t2的驱动晶体管DT进行阈值补偿的同时，还可以通过多路选择电路20完成数据信号充入阶段t20的工作，即阈值补偿阶段t2与数据信号充入阶段t20的工作时间交叠，在多路选择电路20完成数据信号充入阶段t20时，多路选择电路20的12条时钟信号线CKH可以依次打开将多路选择电路20导通，使得驱动芯片(IC，图中未示意)提供的数据信号可以依次写入各条数据线S上，使得各条数据线S上具有数据信号。
由于现有技术中一般需要在数据信号充入阶段t20结束之后才开始进行阈值补偿阶段t2，而本实施例的阈值补偿阶段t2通过第一电源信号端PVDD提供的第一电压信号实现，不需要数据信号的参与，因此可以在多路选择电路20进行数据信号充入阶段t20的工作开始时，就可以开始阈值补偿阶段t2的工作，相比于现有技术，本实施例的驱动电路00在工作时可以增加阈值补偿的时间，避免阈值补偿阶段t2和数据信号充入阶段t20两者依次进行时会缩短阈值补偿阶段t2的时间，数据信号充入阶段t20的时间与阈值补偿阶段t2的时间交叠，从而可以使得驱动晶体管DT的阈值补偿更加充分，进而可以在本实施例的驱动电路00应用于显示面板中时，有利于提高显示亮度均一性和显示效果。并且多路选择电路20可以采用尽可能多的时钟信号线的结构，进而在本实施例的驱动电路00应用于显示面板中时，有利于在保证显示效果的同时，实现显示面板的窄边框化。
可选的，本实施例中的第一复位模块104中的第三晶体管T3可以为氧化物薄膜晶体管，如IGZO(IndiumGalliumZincOxide，铟镓锌氧化物)晶体管，考虑到氧化物晶体管的关态漏电流较小，由于本实施例中的第三晶体管T3是与驱动晶体管DT的第一节点N1电连接的，当第三晶体管T3选为氧化物晶体管时，在减少第一节点N1的漏流路径，能够降低像素电路10的漏电流的同时，还能够有效减小第一节点N1的电位变化幅度，即有利于保持驱动晶体管DT的第一节点N1的电位，使得驱动晶体管DT所产生的驱动电流更为精确。进一步可选的，第三晶体管T3可以为N型氧化物晶体管时，第三晶体管T3在其栅极为高电位时导通。
可以理解的是，本实施例的图5中仅是以多路选择电路20包括12条时钟信号线CKH，即多路选择电路20选用demux1：12的结构为例进行示例说明，多路选择电路20的结构包括但不局限于此设计，具体实施时，可根据实际需求设置，本实施例在此不作赘述。
可以理解的是，本实施例的驱动电路00中的像素电路10在完成阈值补偿阶段t2后，还可以包括其他阶段，如数据写入模块101打开，完成数据信号写入第一节点N1的阶段，还比如发光器件EL发光的阶段，本实施例在此不作赘述，具体可参考相关技术中像素电路如何驱动发光器件发光的工作过程进行理解。
在一些可选实施例中，请参考图6，图6是本发明实施例提供的驱动电路的另一种框架连接结构示意图，本实施例中，像素电路10包括第一发光控制模块102、第二发光控制模块103、第一复位模块104之外，还包括耦合模块105和存储模块106，耦合模块105连接于驱动晶体管DT的栅极DTG和源极DTS之间，存储模块106连接于第一电源信号端PVDD和驱动晶体管DT的源极DTS之间。
本实施例解释说明了像素电路10中还可以设置耦合模块105和存储模块106，存储模块106连接于第一电源信号端PVDD和驱动晶体管DT的源极DTS之间，耦合模块105连接于驱动晶体管DT的栅极DTG和源极DTS之间，即耦合模块105的一端与驱动晶体管DT的栅极DTG连接，耦合模块105的另一端与驱动晶体管DT的源极DTS连接，存储模块106的一端与第一电源信号端PVDD连接，存储模块106的另一端与驱动晶体管DT的源极DTS连接。存储模块106可以用于在阈值补偿阶段中，第一发光控制模块102关闭后，通过存储模块106本身存储的电荷漏流使得第二节点N2电位下降，更好的实现驱动晶体管DT的栅极DTG和源极DTS之间的电位差异达到阈值电压Vth，以进一步充分完成驱动晶体管DT的阈值补偿。耦合模块105可以用于在驱动晶体管DT完成阈值补偿后的数据写入阶段中，在第一节点N1(即驱动晶体管DT的栅极DTG)的电位因数据写入模块101导通后被写入数据信号产生变化后，将第一节点N1的电位变化同步耦合至第二节点N2(即驱动晶体管DT的源极DTS)，使得第二节点N2的电位跟随第一节点N1的电位的变化而变化，进而达到驱动晶体管DT保持打开，实现后续发光的目的。
可选的，请结合参考图5、图6和图7，图7是图6提供的驱动电路的一种具体电路的连接结构示意图，本实施例中，耦合模块105包括第一电容C1，第一电容C1的第一极与驱动晶体管DT的栅极DTG连接，第一电容C1的第二极与驱动晶体管DT的源极DTS连接；
存储模块106包括第二电容C2，第二电容C2的第一极与第一电源信号端PVDD连接，第二电容C2的第二极与驱动晶体管DT的源极DTS连接。
本实施例的驱动电路00工作时，请结合参考图5和图7，假设多路选择电路20包括的时钟信号线CKH有12条，即多路选择电路20选用的是demux1：12的结构，该结构的多路选择电路20给显示面板中的数据线S充入数据信号的过程与像素电路10中的驱动晶体管DT的阈值补偿过程同时进行。具体为：
在复位阶段t1：第一扫描信号端Scan1的第一扫描信号为高电位，第二扫描信号端Scan2的第二扫描信号为低电位，第一发光信号端E1的第一发光信号为低电位、第二发光信号端E2的第二发光信号为高电位，则第一发光控制模块102的第一晶体管T1和第一复位模块104的第三晶体管T3打开，第二发光控制模块103的第二晶体管T2和数据写入模块101的第四晶体管T4截止，第一复位信号端REF1的第一复位信号Vref1传输至第一节点N1，即第一复位信号端REF1的第一复位信号Vref1传输至驱动晶体管DT的栅极DTG，第一复位信号Vref1可以利用其低电位对驱动晶体管DT的栅极DTG进行复位，即此时驱动晶体管DT的栅极DTG为低电位，使得驱动晶体管DT打开；第一电源信号端PVDD的第一电压信号Vpvdd传输至第二节点N2，即第一电源信号端PVDD的第一电压信号传输至驱动晶体管DT的源极DTS，即此时N1＝Vref1，N2＝Vpvdd。
在阈值补偿阶段t2，第一扫描信号端Scan1的第一扫描信号仍然为高电位，第二扫描信号端Scan2的第二扫描信号仍然为低电位，第一发光信号端E1的第一发光信号变为高电位、第二发光信号端E2的第二发光信号变为低电位，则第二发光控制模块103的第二晶体管T2和第一复位模块104的第三晶体管T3为打开状态，第一发光控制模块102的第一晶体管T1和数据写入模块101的第四晶体管T4为截止状态，由于第一复位信号的低电位使得驱动晶体管DT打开，则在第一晶体管T1截止、第二晶体管T2打开的情况下，第二节点N2的电位从第一电压信号Vpvdd开始逐渐下降，并且由于第一发光控制模块102的第一晶体管T1为截止状态，存储模块106的第二电容C2存储的电荷漏流，进一步使得第二节点N2的电位下降，而由于第三晶体管T3的打开，在第二节点N2的电位下降的过程中，第一节点N1的电位仍然保持为第一复位信号端REF1的第一复位信号Vref1，因此最终第二节点N2的电位可以更好的下降至第一节点N1和第二节点N2之间电位差(即驱动晶体管DT的栅极DTG和源极DTS之间的电位差)为驱动晶体管DT的阈值电压Vth，即此时N1＝Vref1，N2＝N1+|Vth|＝Vref1+|Vth|，此时驱动晶体管DT关闭，完成阈值补偿阶段t2的阈值补偿。
由于在阈值补偿阶段t2，驱动晶体管DT的阈值补偿过程是通过第一电源信号端PVDD提供的第一电压信号和存储模块106的第二电容C2配合实现，此过程数据写入模块101的第四晶体管T4一直处于截止状态，即不需要数据信号的参与，因此在阈值补偿阶段t2的驱动晶体管DT进行阈值补偿的同时，还可以通过多路选择电路20完成数据信号充入阶段t20的工作，即阈值补偿阶段t2与数据信号充入阶段t20的工作时间交叠，在多路选择电路20完成数据信号充入阶段t20时，多路选择电路20的12条时钟信号线CKH可以依次打开将多路选择电路20导通，使得驱动芯片(IC，图中未示意)提供的数据信号可以依次写入各条数据线S上，使得各条数据线S上具有数据信号。
在数据写入阶段t3，第一扫描信号端Scan1的第一扫描信号变为低电位，第二扫描信号端Scan2的第二扫描信号变为高电位，第一发光信号端E1的第一发光信号仍然为高电位、第二发光信号端E2的第二发光信号仍然为低电位，则第二发光控制模块103的第二晶体管T2和数据写入模块101的第四晶体管T4为打开状态，第一发光控制模块102的第一晶体管T1和第一复位模块104的第三晶体管T3为截止状态，数据线S上的数据信号Vdata通过第四晶体管T4传输至第一节点N1，即N1＝Vdata，由于耦合模块105中的第一电容C1的耦合作用，使得第一节点N1的电位变化同步耦合至第二节点N2(即驱动晶体管DT的源极DTS)，所以此时第二节点N2的电位为N2＝(现在的N1-原来的N1)×C1/(C1+C2)+原来的N2＝(Vdata-Vref1)×C1/(C1+C2)+Vref1+|Vth|，使得第二节点N2的电位跟随第一节点N1的电位的变化而变化，进而达到驱动晶体管DT保持打开，为后续实现发光目的做好驱动晶体管DT的导通准备。
在发光阶段t4，第一扫描信号端Scan1的第一扫描信号仍然为低电位，第二扫描信号端Scan2的第二扫描信号变为低电位，第一发光信号端E1的第一发光信号变为低电位、第二发光信号端E2的第二发光信号仍然为低电位，则第一发光控制模块102的第一晶体管T1和第二发光控制模块103的第二晶体管T2为打开状态，数据写入模块101的第四晶体管T4和第一复位模块104的第三晶体管T3为截止状态，第一电源信号端PVDD的第一电压信号Vpvdd传输至第二节点N2，第二节点N2的电位变为N2＝Vpv dd，可以计算得到第二节点的电压变化量ΔN2＝Vpvdd-[(Vdata-Vref1)×C1/(C1+C2)+Vref1+|Vth|]，此时由于耦合模块105的第一电容C1的耦合作用，第一节点N1的电位也随之变化，第一节点N1的电位变为N1＝Vdata+Vpv dd-[(Vdata-Vref1)×C1/(C1+C2)+Vref1+|Vth|]，发光器件EL的发光电流Id＝k×(Vgs-|Vth|)2，Vgs＝N2-N1，所以N2-N1-|Vth|＝Vpvdd-Vdata-Vpvdd+[(Vdata-Vref1)×C1/(C1+C2)+Vref1+|Vth|]-|Vth|＝(Vdata-Vref1)×C1/(C1+C2)+Vref1-Vdata＝(Vref1-Vdata)×[1-C1/(C1+C2)]＝C2/(C1+C2)×(Vref1-Vdata)，发光器件EL的发光电流Id＝k×(N2-N1-|Vth|)2＝k×[C2/(C1+C2)×(Vref1-Vdata)]2＝k’×(Vref1-Vdata)2，其中，k’＝k×C22/(C1+C2)2，常数k与驱动晶体管DT本身的性能有关，k’是个新常数。驱动晶体管DT产生上述发光电流，驱动发光器件EL发光。
需要说明的是，本实施例仅是对于图7示意的驱动电路00的连接结构说明驱动电路00的一种工作阶段，具体实施时，包括但不局限于此，驱动电路00的工作过程还可以包括其他阶段，本实施例不作具体限定。
在一些可选实施例中，请参考图8，图8是本发明实施例提供的驱动电路的另一种框架连接结构示意图，本实施例中，像素电路10包括第一发光控制模块102、第二发光控制模块103、第一复位模块104；还包括第二复位模块108，第二复位模块108的输入端连接第二复位信号端REF2，第二复位信号端REF2接收第二复位信号Vref2，第二复位模块108的输出端与发光器件EL的阳极连接，第二复位信号端REF2用于对发光器件EL的阳极进行复位。
本实施例解释说明了像素电路10还可以包括第二复位模块108，第二复位模块108的输入端连接第二复位信号端REF2，第二复位模块108的输出端与发光器件EL的阳极连接，可选的，第二复位模块108还可以包括控制端，控制端用于接收第二复位使能信号，第二复位使能信号可以为第一发光信号，即第二复位模块108的控制端可以与第一发光信号端E1连接，当第二复位模块108的控制端响应第一发光信号端E1的第一发光信号打开时，第二复位信号端REF2的第二复位信号Vref2传输至发光器件EL的阳极，对发光器件EL的阳极进行复位，使得发光器件EL的阳极初始化，从而可以改善上一帧数据信号的残留，改善残影现象，提升驱动电路00应用于显示面板中时的显示效果。
可选的，请结合参考图8和图9，图9是图8提供的驱动电路的一种具体电路的连接结构示意图，本实施例中，第二复位模块108包括第六晶体管T6，第六晶体管T6的栅极与第一发光信号端E1连接，第六晶体管T6的源极与第二复位信号端REF2连接，第二复位信号端REF2可以连接于第一复位信号端REF1，第六晶体管T6的漏极与发光器件EL的阳极连接。
可以理解的是，如图8和图9所示，本实施例的第二复位信号端REF2可以连接于第一复位信号端REF1，即第一复位模块104的输入端和第二复位模块108的输入端可以连接在一起，以提供相同的第一复位信号Vref1和第二复位信号Vref2。或者在一些其他可选实施例中，第二复位信号端REF2和第一复位信号端REF1可以相互独立，即可以使得第一复位信号Vref1和第二复位信号Vref2不同(本实施例未附图示意)，具体实施时，可根据实际需求选择设置，本实施例在此不作限定。
可以理解的是，本实施例中的第六晶体管T6以P型晶体管为例进行示例说明，在一些其他可选实施例中，第六晶体管T6还可以选用N型晶体管，当第六晶体管T6选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当第六晶体管T6选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，第一发光信号端E1向不同类型的第六晶体管T6所提供的信号是相反的。
在一些可选实施例中，请结合参考图10和图11，图10是本发明实施例提供的驱动电路的另一种框架连接结构示意图，图11是图10中第一复位信号Vref1与第二复位信号Vref2的时序图，本实施例中，像素电路10还包括第一发光控制模块102、第二发光控制模块103、第一复位模块104；还包括第二复位模块108，第二复位模块108的输入端连接第二复位信号端REF2，第二复位信号端REF2接收第二复位信号Vref2，第二复位模块108的输出端与发光器件EL的阳极连接，第二复位信号端REF2用于对发光器件EL的阳极进行复位。第一复位信号Vref1的值与第二复位信号Vref2的值不同。
本实施例解释说明了像素电路10中不仅可以包括第一复位模块104，还可以包括第二复位模块108，第一复位模块104的输入端连接第一复位信号端REF1，第一复位信号端REF1接收第一复位信号，用于为像素电路10提供第一复位信号Vref1，第一复位模块104的输出端与驱动晶体管DT的栅极DTG连接，第一复位信号端REF1通过接收的第一复位信号Vref1对驱动晶体管DT的栅极DTG进行复位。从而可以便于驱动晶体管DT在阈值补偿时的导通。第二复位模块108的输入端连接第二复位信号端REF2，第二复位模块108的输出端与发光器件EL的阳极连接，第二复位信号端REF2的第二复位信号Vref2传输至发光器件EL的阳极，对发光器件EL的阳极进行复位，使得发光器件EL的阳极初始化，从而可以改善上一帧数据信号的残留，改善残影现象，提升驱动电路00应用于显示面板中时的显示效果。本实施例的像素电路10在复位阶段，通过第一复位模块104和第二复位模块108可以改善上一帧数据信号的残留，改善残影现象的同时，还可以便于驱动晶体管DT在阈值补偿时的导通。
并且，本实施例的第一复位信号Vref1的值与第二复位信号Vref2的值不同，即当本实施例的驱动电路00应用于显示面板中时，第一复位信号端REF1和第二复位信号端REF2可以分别电连接至不同的复位信号线，从而使得第一复位模块104和第二复位模块108利用不同的复位信号对驱动晶体管DT的栅极DTG和发光器件EL的阳极进行复位，可选的，第一复位信号Vref1的值可以大于第二复位信号Vref2的值，如图11所示，当第一复位信号Vref1为方波信号时，第一复位信号Vref1包括低电位V1L和高电位V1H，第一复位信号Vref1的低电位V1L大于第二复位信号Vref2的电位V2。由于第一复位信号Vref1不能太低，第一复位信号Vref1的电位若太低，则在数据写入阶段的数据写入模块101将固定的数据信号写入驱动晶体管DT的栅极DTG时，由于第一复位信号Vref1将驱动晶体管DT的栅极DTG原本的电位拉的很低，所以很可能会造成对驱动晶体管DT的栅极DTG的充电充不满。而第二复位信号Vref2的电位值则希望要更低一点，以便于对发光器件EL的阳极复位更彻底，避免发生相邻子像素的发光器件EL之间的横向漏电流引起的子像素偷亮的现象。
可选的，请结合参考图10和图12，图12是图10提供的驱动电路的一种具体电路的连接结构示意图，本实施例中，第二复位模块108包括第六晶体管T6，第六晶体管T6的栅极与第一发光信号端E1连接，第六晶体管T6的源极与第二复位信号端REF2连接，第二复位信号端REF2与第一复位信号端REF1相互独立，第六晶体管T6的漏极与发光器件EL的阳极连接。
本实施例设置第二复位信号端REF2和第一复位信号端REF1相互独立，第一复位信号Vref1的值与第二复位信号Vref2的值不同，当需要拉低第二复位信号Vref2，以改善发光器件EL偷亮问题时，第一复位信号Vref1的低电位无需再随着第二复位信号Vref2的拉低而拉低，从而可以使得第一复位信号Vref1的低电位V1L高于被拉低后的第二复位信号Vref2的电位V2，在对驱动晶体管DT的栅极DTG进行复位后，将数据信号写入驱动晶体管DT的栅极DTG时，就可以在一个稍高的低电位V1L的基础上写入数据信号，有利于降低驱动晶体管DT的栅极DTG的初始电位与需要写入的数据信号之间的电压差，从而使得数据信号在数据写入阶段能够写入的更充分。
可以理解的是，本实施例对于第一复位信号Vref1和第二复位信号Vref2的类型不作具体限定，第一复位信号Vref1和第二复位信号Vref2可以均为直流信号，或者第一复位信号Vref1可以为方波交流信号，第二复位信号Vref2可以为直流信号，或者第一复位信号Vref1和第二复位信号Vref2还可以是其他类型的信号，仅需满足第一复位信号Vref1的值大于第二复位信号Vref2的值即可，本实施例不作具体限定。
可以理解的是，本实施例中的第六晶体管T6以P型晶体管为例进行示例说明，在一些其他可选实施例中，第六晶体管T6还可以选用N型晶体管，当第六晶体管T6选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当第六晶体管T6选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，第一发光信号端E1向不同类型的第六晶体管T6所提供的信号是相反的。
在一些可选实施例中，请参考图13，图13是本发明实施例提供的驱动电路的另一种框架连接结构示意图，本实施例中，像素电路10还包括第一发光控制模块102、第二发光控制模块103、第一复位模块104、耦合模块105和存储模块106；耦合模块105连接于驱动晶体管DT的栅极DTG和源极DTS之间，存储模块106连接于第一电源信号端PVDD和驱动晶体管DT的源极DTS之间；
第一发光控制模块102连接于驱动晶体管DT的源极DTS和第一电源信号端PVDD之间；第二发光控制模块103连接于驱动晶体管DT的漏极DTD和发光器件EL的阳极之间；第一复位模块104的输入端连接第一复位信号端REF1，第一复位信号端REF1接收第一复位信号Vref1，第一复位模块104的输出端与驱动晶体管DT的栅极DTG连接，第一复位信号端REF1用于对驱动晶体管DT的栅极DTG进行复位。
第一复位模块104和驱动晶体管DT的漏极DTD之间还包括亮度调节模块107，亮度调节模块107为驱动晶体管DT的漏极DTD提供第一复位信号Vref1，且用于在驱动晶体管DT进行阈值补偿时连通第一电源信号端PVDD和第一复位模块104。
本实施例解释说明了像素电路10还可以包括亮度调节模块107，亮度调节模块107的一端与驱动晶体管DT的漏极DTD连接，以下将驱动晶体管DT的漏极DTD作为第三节点N3，亮度调节模块107的另一端与第一复位模块104连接，可选的，如图13所示，亮度调节模块107的另一端可以与第一节点N1连接，第一复位模块104的输出端与第一节点N1连接，进而实现亮度调节模块107的另一端与第一复位模块104的电连接。可选的，亮度调节模块107还可以包括控制端，控制端用于接收第三扫描信号，亮度调节模块107的控制端响应第三扫描信号时亮度调节模块107打开，使得第一电源信号端PVDD和第一复位模块104之间连通。
本实施例中驱动晶体管DT的阈值补偿仍然可以通过第一电源信号端PVDD提供的第一电压信号实现。驱动电路00工作过程中，驱动晶体管DT进行阈值补偿之前，即在多路选择电路20将数据信号写入数据线S之前，第一节点N1的电位为一固定电位，该固定电位可以为一复位电压信号，第二节点N2的电位为第一电源信号端PVDD提供的第一电压信号。驱动晶体管DT进行阈值补偿时，第一节点N1仍然为该固定电位，由于驱动晶体管DT此时处于打开状态，驱动晶体管DT的漏极DTD(即第三节点N3)与第一复位模块104连接，为驱动晶体管DT的漏极DTD提供第一复位信号Vref1，第一电源信号端PVDD的第一电压信号大于第一复位信号Vref1，可以使得第一电源信号端PVDD、驱动晶体管DT、亮度调节模块107、第一复位模块104、第一复位信号端REF1形成电流通路(此时该电流的漏流方向G2如图13所示，由第一电源信号端PVDD流向第一复位信号端REF1)，第二节点N2即驱动晶体管DT的源极DTS的电位会逐渐下降，直至第一节点N1和第二节点N2之间电位差为驱动晶体管DT的阈值电压Vth时，驱动晶体管DT关闭，完成驱动晶体管DT的阈值补偿。由于驱动晶体管DT的阈值补偿过程通过第一电源信号端PVDD提供的第一电压信号实现，此过程不需要数据信号的参与，因此在驱动晶体管DT进行阈值补偿时，多路选择电路20可以将驱动芯片(IC，图中未示意)提供的数据信号写入数据线S，多路选择电路20将数据信号写入数据线S的过程可以为多路选择电路20的多条时钟信号线CKH依次打开，数据信号依次写入多条数据线S上，使得各条数据线S上具有数据信号。
本实施例的驱动晶体管DT的阈值补偿通过第一电源信号端PVDD提供的第一电压信号实现，不需要数据信号的参与，因此在驱动晶体管DT进行阈值补偿的同时，多路选择电路20可以将数据信号写入数据线S，驱动晶体管DT的阈值补偿与多路选择电路20的数据信号写入数据线不需要依次进行，可以同时进行，从而有利于增加阈值补偿的时间，使得驱动晶体管DT能够得到充分补偿，进而可以在本实施例的驱动电路00应用于显示面板中时，避免显示不均的现象，进而有利于提高显示亮度均一性和显示效果。并且多路选择电路20可以采用尽可能多的时钟信号线的结构，进而在本实施例的驱动电路00应用于显示面板中时，有利于在保证显示效果的同时，实现显示面板的窄边框化。
并且，在驱动晶体管DT的阈值补偿过程中，无需第一电源信号端PVDD与第二电源信号端PVEE之间形成通路，因此可使得第二发光控制模块103的控制端用于响应像素电路10的第二发光信号关闭，即第二发光控制模块103设置为关闭状态，可以避免残留电荷(该电荷可以是存储模块106中的残留电荷)经第一电源信号端PVDD的高电位与第二电源信号端PVEE的低电位之间的通路漏流至发光器件EL的阳极，使得发光器件EL容易存在残留电荷，导致在暗态下发光器件EL的亮度不够暗，即产生发光器件EL的暗态显示效果较差的问题。本实施例的阈值补偿过程无需第一电源信号端PVDD与第二电源信号端PVEE之间形成通路，第二节点N2的电位仍然可以下降至所需电位值，第二发光控制模块103设置为关闭状态，即流向发光器件EL的路径被关闭，使得残留电荷不能传输至发光器件EL，发光器件EL在暗态下亮度可以满足标准，有利于提升暗态显示效果。
需要说明的是，本实施例的图13仅示出了本实施例中像素电路10包括的一种框架结构，在一些其他实施例中，像素电路10的框架结构还可可以包括其他能够实现驱动发光器件EL发光的模块结构，具体可参考相关技术中像素电路的结构进行理解，本实施例在此不作赘述。
可选的，请结合参考图13和图14、图15，图14是图13提供的驱动电路的一种具体电路的连接结构示意图，图15是图14的驱动电路所对应的工作时序图，本实施例中，亮度调节模块107包括第五晶体管T5和第三扫描信号端Scan3，第三扫描信号端Scan3接收第三扫描信号；第五晶体管T5的栅极与第三扫描信号端Scan3连接，第五晶体管T5的源极与驱动晶体管DT的栅极DTG连接，第五晶体管T5的漏极与驱动晶体管DT的漏极DTD连接。
可以理解的是，本实施例中的第五晶体管T5以N型晶体管为例进行示例说明，在一些其他可选实施例中，第五晶体管T5还可以选用P型晶体管，当第五晶体管T5选为N型晶体管时，N型晶体管在其栅极为高电位时导通，也就是说，当第五晶体管T5选为P型晶体管时，P型晶体管在其栅极为低电位时导通，即为实现晶体管的导通，第三扫描信号端Scan3向不同类型的第五晶体管T5所提供的信号是相反的。
本实施例的驱动电路00工作时，请结合参考图14和图15，假设多路选择电路20包括的时钟信号线CKH有12条，即多路选择电路20选用的是demux1：12的结构，该结构的多路选择电路20给显示面板中的数据线S充入数据信号的过程与像素电路10中的驱动晶体管DT的阈值补偿过程同时进行。具体为：
如图15所示，在复位阶段t1：第一扫描信号端Scan1的第一扫描信号为高电位，第二扫描信号端Scan2的第二扫描信号为低电位，第三扫描信号端Scan3的第三扫描信号为低电位，第一发光信号端E1的第一发光信号为低电位、第二发光信号端E2的第二发光信号为高电位，则第一发光控制模块102的第一晶体管T1和第一复位模块104的第三晶体管T3打开，第二发光控制模块103的第二晶体管T2、数据写入模块101的第四晶体管T4、亮度调节模块107的第五晶体管T5截止，第一复位信号端REF1的第一复位信号Vref1传输至第一节点N1，即第一复位信号端REF1的第一复位信号Vref1传输至驱动晶体管DT的栅极DTG，第一复位信号Vref1可以利用其低电位对驱动晶体管DT的栅极DTG进行复位，即此时驱动晶体管DT的栅极DTG为低电位，使得驱动晶体管DT打开；第一电源信号端PVDD的第一电压信号Vpvdd传输至第二节点N2，即第一电源信号端PVDD的第一电压信号Vpvdd传输至驱动晶体管DT的源极DTS，即此时N1＝Vref1，N2＝Vpvdd。
在阈值补偿阶段t2，第一扫描信号端Scan1的第一扫描信号仍然为高电位，第二扫描信号端Scan2的第二扫描信号仍然为低电位，第三扫描信号端Scan3的第三扫描信号变为高电位，第一发光信号端E1的第一发光信号变为高电位，第二发光信号端E2的第二发光信号仍然为低电位，则第一复位模块104的第三晶体管T3和亮度调节模块107的第五晶体管T5为打开状态，第一发光控制模块102的第一晶体管T1、第二发光控制模块103的第二晶体管T2、数据写入模块101的第四晶体管T4为截止状态，由于第一复位信号Vref1的低电位使得驱动晶体管DT打开，则在第一晶体管T1截止、第二晶体管T2截止、第五晶体管T5打开的情况下，第二节点N2的电位漏流至第一复位信号端REF1，即第二节点N2的电位从第一电压信号Vpvdd开始逐渐下降，而由于第三晶体管T3的打开，在第二节点N2的电位下降的过程中，第一节点N1的电位仍然保持为第一复位信号端REF1的第一复位信号Vref1，因此最终第二节点N2的电位下降至第一节点N1和第二节点N2之间电位差(即驱动晶体管DT的栅极DTG和源极DTS之间的电位差)为驱动晶体管DT的阈值电压Vth，即此时N1＝Vref1，N2＝N1+|Vth|＝Vref1+|Vth|，此时驱动晶体管DT关闭，完成阈值补偿阶段t2的阈值补偿。由于在此驱动晶体管DT的阈值补偿过程中，第二发光控制模块103的第二晶体管T2处于截止状态，即第一电源信号端PVDD与第二电源信号端PVEE之间没有形成通路，因此可使得流向发光器件EL的路径被关闭，残留电荷不能传输至发光器件EL，发光器件EL在暗态下亮度可以满足标准，有利于提升暗态显示效果。
本实施例中的阈值补偿阶段t2，驱动晶体管DT的阈值补偿过程是通过第一电源信号端PVDD提供的第一电压信号Vpvdd和亮度调节模块107配合实现，此过程数据写入模块101的第四晶体管T4一直处于截止状态，即不需要数据信号的参与，因此在阈值补偿阶段t2的驱动晶体管DT进行阈值补偿的同时，还可以通过多路选择电路20完成数据信号充入阶段t20的工作，即阈值补偿阶段t2与数据信号充入阶段t20的工作时间交叠，在多路选择电路20完成数据信号充入阶段t20时，多路选择电路20的12条时钟信号线CKH可以依次打开将多路选择电路20导通，使得驱动芯片(IC，图中未示意)提供的数据信号可以依次写入各条数据线S上，使得各条数据线S上具有数据信号。
在数据写入阶段t3，第一扫描信号端Scan1的第一扫描信号变为低电位，第二扫描信号端Scan2的第二扫描信号变为高电位，第三扫描信号端Scan3的第三扫描信号变为低电位，第一发光信号端E1的第一发光信号仍然为高电位、第二发光信号端E2的第二发光信号仍然为高电位，则数据写入模块101的第四晶体管T4为打开状态，第一发光控制模块102的第一晶体管T1、第二发光控制模块103的第二晶体管T2、第一复位模块104的第三晶体管T3、亮度调节模块107的第五晶体管T5均为截止状态，数据线S上的数据信号Vdata通过第四晶体管T4传输至第一节点N1，即N1＝Vdata，由于耦合模块105中的第一电容C1的耦合作用，使得第一节点N1的电位变化同步耦合至第二节点N2(即驱动晶体管DT的源极DTS)，所以此时第二节点N2的电位为N2＝(现在的N1-原来的N1)×C1/(C1+C2)+原来的N2＝(Vdata-Vref1)×C1/(C1+C2)+Vref1+|Vth|，使得第二节点N2的电位跟随第一节点N1的电位的变化而变化，进而达到驱动晶体管DT保持打开，为后续实现发光目的做好驱动晶体管DT的导通准备。
在发光阶段t4，第一扫描信号端Scan1的第一扫描信号仍然为低电位，第二扫描信号端Scan2的第二扫描信号变为低电位，第三扫描信号端Scan3的第三扫描信号仍然为低电位，第一发光信号端E1的第一发光信号变为低电位、第二发光信号端E2的第二发光信号变为低电位，则第一发光控制模块102的第一晶体管T1和第二发光控制模块103的第二晶体管T2为打开状态，数据写入模块101的第四晶体管T4、第一复位模块104的第三晶体管T3、亮度调节模块107的第五晶体管T5均为截止状态，第一电源信号端PVDD的第一电压信号Vpvdd传输至第二节点N2，第二节点N2的电位变为N2＝Vpvdd，可以计算得到第二节点N2的电压变化量ΔN2＝Vpvdd-[(Vdata-Vref1)×C1/(C1+C2)+Vref1+|Vth|]，此时由于耦合模块105的第一电容C1的耦合作用，第一节点N1的电位也随之变化，第一节点N1的电位变为N1＝Vdata+Vpvdd-[(Vdata-Vref1)×C1/(C1+C2)+Vref1+|Vth|]，发光器件EL的发光电流Id＝k×(Vgs-|Vth|)2，Vgs＝N2-N1，所以N2-N1-|Vth|＝Vpvdd-Vdata-Vpvdd+[(Vdata-Vref1)×C1/(C1+C2)+Vref1+|Vth|]-|Vth|＝(Vdat a-Vref1)×C1/(C1+C2)+Vref1-Vdata＝(Vref1-Vdata)×[1-C1/(C1+C2)]＝C2/(C1+C2)×(Vref1-Vdata)，发光器件EL的发光电流Id＝k×(N2-N1-|Vth|)2＝k×[C2/(C1+C2)×(Vref1-Vdata)]2＝k’×(Vref1-Vdata)2，其中，k’＝k×C22/(C1+C2)2，常数k与驱动晶体管DT本身的性能有关，k’是个新常数。驱动晶体管DT产生上述发光电流，驱动发光器件EL发光。
需要说明的是，本实施例仅是对于图14示意的驱动电路00的连接结构说明驱动电路00的一种工作过程，具体实施时，包括但不局限于此，驱动电路00的工作过程还可以包括其他阶段，本实施例不作具体限定。
在一些可选实施例中，请参考图16，图16是本发明实施例提供的驱动电路的另一种框架连接结构示意图，本实施例中，像素电路10还包括第一发光控制模块102、第二发光控制模块103、亮度调节模块107、第一复位模块104、第二复位模块108，第二复位模块108的输入端连接第二复位信号端REF2，第二复位信号端REF2接收第二复位信号Vref2，第二复位模块108的输出端与发光器件EL的阳极连接，第二复位信号端REF2用于对发光器件EL的阳极进行复位。
本实施例解释说明了像素电路10还可以包括第二复位模块108，第二复位模块108的输入端连接第二复位信号端REF2，第二复位模块108的输出端与发光器件EL的阳极连接，可选的，第二复位模块108还可以包括控制端，控制端用于接收第二复位使能信号，第二复位使能信号可以为第一发光信号，即第二复位模块108的控制端可以与第一发光信号端E1连接，当第二复位模块108的控制端响应第一发光信号端E1的第一发光信号打开时，第二复位信号端REF2的第二复位信号Vref2传输至发光器件EL的阳极，对发光器件EL的阳极进行复位，使得发光器件EL的阳极初始化，从而可以改善上一帧数据信号的残留，改善残影现象，提升驱动电路00应用于显示面板中时的显示效果。
可选的，如图16所示，本实施例的第二复位信号端REF2可以连接于第一复位信号端REF1，即第一复位模块104的输入端和第二复位模块108的输入端可以连接在一起，以提供相同的第一复位信号Vref1和第二复位信号Vref2。或者第二复位信号端REF2和第一复位信号端REF1可以相互独立，即可以使得第一复位信号Vref1和第二复位信号Vref2不同(本实施例未附图示意)，具体实施时，可根据实际需求选择设置，本实施例在此不作限定。
在一些可选实施例中，请结合参考图11和图17，图17是本发明实施例提供的驱动电路的另一种框架连接结构示意图，图17中第一复位信号Vref1与第二复位信号Vref2的时序图可以参考图11所示，本实施例中，像素电路10还包括第一发光控制模块102、第二发光控制模块103、亮度调节模块107、第一复位模块104、第二复位模块108，第二复位模块108的输入端连接第二复位信号端REF2，第二复位信号端REF2接收第二复位信号Vref2，第二复位模块108的输出端与发光器件EL的阳极连接，第二复位信号端REF2用于对发光器件EL的阳极进行复位。第一复位信号Vref1的值与第二复位信号Vref2的值不同。
本实施例解释说明了像素电路10中不仅可以包括第一复位模块104，还可以包括第二复位模块108，第一复位模块104的输入端连接第一复位信号端REF1，第一复位信号端REF1接收第一复位信号，用于为像素电路10提供第一复位信号Vref1，第一复位模块104的输出端与驱动晶体管DT的栅极DTG连接，第一复位信号端REF1通过接收的第一复位信号Vref1对驱动晶体管DT的栅极DTG进行复位。从而可以便于驱动晶体管DT在阈值补偿时的导通。第二复位模块108的输入端连接第二复位信号端REF2，第二复位模块108的输出端与发光器件EL的阳极连接，第二复位信号端REF2的第二复位信号Vref2传输至发光器件EL的阳极，对发光器件EL的阳极进行复位，使得发光器件EL的阳极初始化，从而可以改善上一帧数据信号的残留，改善残影现象，提升驱动电路00应用于显示面板中时的显示效果。本实施例的像素电路10在复位阶段，通过第一复位模块104和第二复位模块108可以改善上一帧数据信号的残留，改善残影现象的同时，还可以便于驱动晶体管DT在阈值补偿时的导通。
并且，本实施例的第一复位信号Vref1的值与第二复位信号Vref2的值不同，即当本实施例的驱动电路00应用于显示面板中时，第一复位信号端REF1和第二复位信号端REF2可以分别电连接至不同的复位信号线，从而使得第一复位模块104和第二复位模块108利用不同的复位信号对驱动晶体管DT的栅极DTG和发光器件EL的阳极进行复位，可选的，第一复位信号Vref1的值可以大于第二复位信号Vref2的值，如图11所示，当第一复位信号Vref1为方波信号时，第一复位信号Vref1包括低电位V1L和高电位V1H，第一复位信号Vref1的低电位V1L大于第二复位信号Vref2的电位V2。由于第一复位信号Vref1不能太低，第一复位信号Vref1的电位若太低，则在数据写入阶段的数据写入模块101将固定的数据信号写入驱动晶体管DT的栅极DTG时，由于第一复位信号Vref1将驱动晶体管DT的栅极DTG原本的电位拉的很低，所以很可能会造成对驱动晶体管DT的栅极DTG的充电充不满。而第二复位信号Vref2的电位值则希望要更低一点，以便于对发光器件EL的阳极复位更彻底，避免发生相邻子像素的发光器件EL之间的横向漏电流引起的子像素偷亮的现象。
本实施例设置第二复位信号端REF2和第一复位信号端REF1相互独立，第一复位信号Vref1的值与第二复位信号Vref2的值不同，当需要拉低第二复位信号Vref2，以改善发光器件EL偷亮问题时，第一复位信号Vref1的低电位无需再随着第二复位信号Vref2的拉低而拉低，从而可以使得第一复位信号Vref1的低电位V1L高于被拉低后的第二复位信号Vref2的电位V2，在对驱动晶体管DT的栅极DTG进行复位后，将数据信号写入驱动晶体管DT的栅极DTG时，就可以在一个稍高的低电位V1L的基础上写入数据信号，有利于降低驱动晶体管DT的栅极DTG的初始电位与需要写入的数据信号之间的电压差，从而使得数据信号在数据写入阶段能够写入的更充分。
可以理解的是，本实施例对于第一复位信号Vref1和第二复位信号Vref2的类型不作具体限定，第一复位信号Vref1和第二复位信号Vref2可以均为直流信号，或者第一复位信号Vref1可以为方波交流信号，第二复位信号Vref2可以为直流信号，或者第一复位信号Vref1和第二复位信号Vref2还可以是其他类型的信号，仅需满足第一复位信号Vref1的值大于第二复位信号Vref2的值即可，本实施例不作具体限定。
可选的，请结合参考图15、图17、图18，图18是图17提供的驱动电路的一种具体电路的连接结构示意图，本实施例的图18中的驱动电路所对应的工作时序图可参考图15进行理解，本实施例中，第二复位模块108包括第六晶体管T6，第六晶体管T6的栅极与第一发光信号端E1连接，第六晶体管T6的源极与第二复位信号端REF2连接，第六晶体管T6的漏极与发光器件EL的阳极连接。
可以理解的是，本实施例中的第六晶体管T6以P型晶体管为例进行示例说明，在一些其他可选实施例中，第六晶体管T6还可以选用N型晶体管，当第六晶体管T6选为P型晶体管时，P型晶体管在其栅极为低电位时导通，也就是说，当第六晶体管T6选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，第一发光信号端E1向不同类型的第六晶体管T6所提供的信号是相反的。
本实施例的驱动电路00在复位阶段t1时，请结合参考图15和图18，第一扫描信号端Scan1的第一扫描信号为高电位，第二扫描信号端Scan2的第二扫描信号为低电位，第三扫描信号端Scan3的第三扫描信号为低电位，第一发光信号端E1的第一发光信号为低电位、第二发光信号端E2的第二发光信号为高电位，则第一发光控制模块102的第一晶体管T1、第一复位模块104的第三晶体管T3、第二复位模块108的第六晶体管T6打开，第二发光控制模块103的第二晶体管T2、数据写入模块101的第四晶体管T4、亮度调节模块107的第五晶体管T5截止，第一复位信号端REF1的第一复位信号Vref1传输至第一节点N1，即第一复位信号端REF1的第一复位信号Vref1传输至驱动晶体管DT的栅极DTG，第一复位信号Vref1可以利用其低电位对驱动晶体管DT的栅极DTG进行复位，即此时驱动晶体管DT的栅极DTG为低电位，使得驱动晶体管DT打开。第一电源信号端PVDD的第一电压信号Vpvdd传输至第二节点N2，即第一电源信号端PVDD的第一电压信号Vpvdd传输至驱动晶体管DT的源极DTS，即此时N1＝Vref1，N2＝Vpvdd。第二复位信号端REF2的第二复位信号Vref2传输至发光器件EL的阳极，对发光器件EL的阳极进行复位，使得发光器件EL的阳极初始化，从而可以改善上一帧数据信号的残留，改善残影现象。
在一些可选实施例中，请结合参考图1-图18、图19，图19是本发明实施例提供的多路选择电路的一种框架连接结构示意图，本实施例中，多路选择电路20包括多个多路选择单元201，每个多路选择单元201包括多个控制端201A、一个输入端201B和多个输出端201C，控制端201A与时钟信号端CKH连接，时钟信号端CKH接收时钟控制信号Vckh，输入端201B接收数据信号Vdata，多个输出端201C分别与不同的数据线S连接。
本实施例解释说明了驱动电路00中的多路选择电路20包括可以多个多路选择单元201，每个多路选择单元201包括多个控制端201A、一个输入端201B和多个输出端201C，通过一个多路选择单元201实现将一个信号分解为多个信号通道，如一个多路选择单元201包括6个输出端201C，则可以实现将一个信号分解为6个信号通道(未附图示意)，一个多路选择单元201包括12个输出端201C，则可以实现将一个信号分解为12个信号通道(如图19所示，时钟信号端CKH和输出端201C均为12个，12个时钟信号端CKH的输入信号可以为图5和图15中的CKH1-CKH12所示)。本实施例的多个控制端201A可以连接不同的时钟信号端CKH，时钟信号端CKH接收的时钟控制信号Vckh用于实现多路选择单元201的打开或是关闭，当本实施例的驱动电路00应用于显示面板中时，时钟信号端CKH可连接显示面板中的时钟控制信号线，即时钟控制信号Vckh可由显示面板中的时钟控制信号线提供。一个多路选择单元201包括的时钟信号端CKH的数量与输出端201C的设置数量相同，时钟信号端CKH用于响应时钟控制信号Vckh，使得一个输入端201B和一个输出端201C之间导通，向与该输出端201C对应的数据线S输出数据信号Vdata。
可选的，请结合参考图19和图20，图20是图19提供的多路选择电路中的一个多路选择单元的具体电路的连接结构示意图，本实施例的一个多路选择单元201中可以包括多个时钟控制晶体管TC，时钟控制晶体管TC的数量与输出端201C的设置数量相同，时钟控制晶体管TC的栅极作为控制端201A以连接时钟信号端CKH，时钟控制晶体管TC的源极作为输出端201C连接数据线S，时钟控制晶体管TC的漏极连接在一起作为该多路选择单元201的一个输入端201B。
可以理解的是，本实施例的图20中仅以时钟控制晶体管TC为P型晶体管为例进行示例说明，在一些其他可选实施例中，时钟控制晶体管TC还可以选用N型晶体管，当时钟控制晶体管TC选为P型晶体管时，P型晶体管在其栅极为低电位时导通(如图5和图15所示的实施例中时钟信号端CKH提供的时钟控制信号Vckh为低电位时，时钟控制晶体管TC呈打开状态)，也就是说，当时钟控制晶体管TC选为N型晶体管时，N型晶体管在其栅极为高电位时导通，即为实现晶体管的导通，时钟信号端CKH向不同类型的时钟控制晶体管TC所提供的信号是相反的。
可选的，本实施例的图19和图20中仅以一个多路选择单元201中，输入端201B和输出端201C数量比为1：12进行示例说明，具体实施时，一个多路选择单元201中，输入端201B和输出端201C数量比包括但不局限于此结构，仅需满足一个多路选择单元201中，输入端201B和输出端201C的数量比为1：N；其中，N≥6，从而可以使得通过在多路选择电路20将数据信号写入数据线S的同时，像素电路10的驱动晶体管DT进行阈值补偿，增加阈值补偿的时间，使得驱动晶体管DT能够得到充分补偿，进而可以在驱动电路00应用于显示面板中时，提高显示亮度均一性和显示效果的同时，还可以通过设置一个多路选择单元201中输入端201B和输出端201C的数量比小于或等于1：6，使得一个多路选择单元201的一个输入信号分解为更多个输出信号通道，以减少多路选择电路20占据的边框空间，有利于实现更窄边框。
请结合参考图1和图21，图21是本发明实施例提供的驱动方法的流程框图，本实施例中提供的驱动电路的驱动方法，用于驱动图1所示的驱动电路工作；
驱动方法至少包括两个工作阶段，分别为阈值电压补偿阶段t2和数据信号充入阶段t20；在阈值电压补偿阶段t2，驱动晶体管DT进行阈值补偿；在数据信号充入阶段t20，多路选择电路20将数据信号充入数据线S；
其中，阈值电压补偿阶段t2的工作时间与数据信号充入阶段t20的工作时间至少部分交叠。
具体而言，本实施例驱动电路的驱动方法，用于进行上述实施例中的驱动电路00进行驱动工作，以使得该驱动电路00应用于显示面板中时，可以驱动显示面板显示画面。驱动方法的工作过程至少可以包括两个工作阶段，分别为阈值电压补偿阶段t2和数据信号充入阶段t20，在阈值电压补偿阶段t2，驱动晶体管DT进行阈值补偿；在数据信号充入阶段t20，多路选择电路20将数据信号充入数据线S。本实施例使得阈值电压补偿阶段t2的工作时间与数据信号充入阶段t20的工作时间至少部分交叠，即在像素电路10的驱动晶体管DT进行阈值补偿的工作阶段，多路选择电路20也在进行将数据信号写入数据线S的工作，两个工作阶段在时间上至少部分交叠，从而有利于增加阈值电压补偿阶段t2的时间，使得驱动晶体管DT能够得到充分补偿，进而可以在本实施例的驱动电路00应用于显示面板中时，避免显示不均的现象，进而有利于提高显示亮度均一性和显示效果。并且由于本实施例的阈值电压补偿阶段t2的工作时间与数据信号充入阶段t20的工作时间至少部分交叠，即阈值电压补偿阶段t2的工作和数据信号充入阶段t20的工作不需要依次进行，因此可以将多路选择电路20采用尽可能多的时钟信号线的结构，进而在本实施例的驱动电路00应用于显示面板中时，有利于在保证显示效果的同时，实现显示面板的窄边框化。
可以理解的是，本实施例中的驱动方法中的工作阶段包括但不局限于上述阶段，还可以包括其他工作阶段，具体实施时，可参考相关技术中驱动发光器件EL发光的驱动过程进行理解，本实施例在此不作赘述。
可选的，请结合参考图1-图2、图21，本实施例中的驱动电路的驱动过程中，在阈值电压补偿阶段t2，驱动晶体管DT的阈值电压通过第一电源信号端PVDD的第一电压信号进行补偿。
本实施例解释说明了驱动晶体管DT的阈值补偿通过第一电源信号端PVDD提供的第一电压信号实现。驱动晶体管DT的栅极DTG作为第一节点N1，驱动晶体管DT的源极DTS作为第二节点N2。在驱动电路00工作过程中，进行阈值电压补偿阶段t2之前，即在多路选择电路20进行数据信号充入阶段t20之前，第一节点N1的电位为一固定电位，该固定电位可以为一复位电压信号，第二节点N2的电位为第一电源信号端PVDD提供的第一电压信号。在进行阈值电压补偿阶段t2，第一节点N1仍然为该固定电位，由于驱动晶体管DT此时处于打开状态，驱动晶体管DT的漏极DTD通过发光器件EL与第二电源信号端PVEE连接，使得第一电源信号端PVDD、驱动晶体管DT、发光器件EL、第二电源信号端PVEE形成电流通路(此时该电流的漏流方向G1如图2所示，由第一电源信号端PVDD流向第二电源信号端PVEE)，第二节点N2即驱动晶体管DT的源极DTS的电位会逐渐下降，直至第一节点N1和第二节点N2之间电位差为驱动晶体管DT的阈值电压Vth时，驱动晶体管DT关闭，完成驱动晶体管DT的阈值补偿。由于驱动晶体管DT的阈值补偿过程通过第一电源信号端PVDD提供的第一电压信号实现，此过程不需要数据信号的参与，因此在进行阈值电压补偿阶段t2的同时，数据信号充入阶段t20也可以进行，即在进行阈值电压补偿阶段t2的同时，多路选择电路20可以将驱动芯片(IC，图中未示意)提供的数据信号写入数据线S，使得各条数据线S上具有数据信号。
本实施例的驱动方法中使得驱动晶体管DT的阈值补偿通过第一电源信号端PVDD提供的第一电压信号实现，不需要数据信号的参与，因此在进行阈值电压补偿阶段t2的同时，多路选择电路20可以进行阈值电压补偿阶段t2，将数据信号写入数据线S，从而有利于增加阈值补偿的时间，使得驱动晶体管DT能够得到充分补偿，进而可以在本实施例的驱动电路00应用于显示面板中时，避免显示不均的现象，进而有利于提高显示亮度均一性和显示效果。并且多路选择电路20可以采用尽可能多的时钟信号线的结构，进而在本实施例的驱动电路00应用于显示面板中时，有利于在保证显示效果的同时，实现显示面板的窄边框化。
在一些可选实施例中，请结合参考图1-图5、图22，图22是本发明实施例提供的驱动方法的另一种流程框图，本实施例的驱动方法的工作过程还可以包括其他工作阶段，如复位阶段t1、数据写入阶段t3、发光阶段t4；
在复位阶段t1，用于对驱动晶体管DT的栅极DTG进行复位；在数据写入阶段t3，数据写入模块101用于将数据信号写入驱动晶体管DT的栅极DTG；在发光阶段t4，驱动晶体管DT产生驱动电流，驱动发光器件EL发光；
在一个驱动周期内，复位阶段t1在阈值电压补偿阶段t2之前执行，数据写入阶段t3在阈值电压补偿阶段t2之后执行，发光阶段t4在数据写入阶段t3之后执行。
可以理解的是，本实施例中驱动电路00在各个工作阶段的过程和原理可参考上述图1-图5示意的实施例进行理解，本实施例在此不作赘述。
在一些可选实施例中，请结合参考图3和图5、图23，图23是本发明实施例提供的驱动方法的另一种流程框图，本实施例提供的驱动方法中，驱动电路00中的像素电路10还包括第一发光控制模块102、第二发光控制模块103、第一复位模块104；
第一发光控制模块102连接于驱动晶体管DT的源极DTS和第一电源信号端PVDD之间；
第二发光控制模块103连接于驱动晶体管DT的漏极DTD和发光器件EL的阳极之间；
第一复位模块104的输入端连接第一复位信号端REF1，第一复位信号端REF1接收第一复位信号Vref1，第一复位模块104的输出端与驱动晶体管DT的栅极DTG连接，第一复位信号端REF1用于对驱动晶体管DT的栅极DTG进行复位；
驱动晶体管DT的栅极DTG为第一节点N1，驱动晶体管DT的源极DTS为第二节点N2；该驱动电路00的驱动过程包括：
在复位阶段t1，第一发光控制模块102导通，第一复位模块104导通，第一复位模块104为第一节点N1提供第一复位信号Vref1，第一电源信号端PVDD为第二节点N2提供第一电压信号Vpvdd；
在阈值电压补偿阶段t2，第一发光控制模块102截止，第二发光控制模块103导通，第二节点N2的电压下降至Vref1+|Vth|；其中Vth是驱动晶体管DT的阈值电压；同时，在数据信号充入阶段t20，多路选择电路20将数据信号Vdata充入数据线S；
在数据写入阶段t3，数据写入模块101导通，第一节点N1电位变为数据信号Vdata；
在发光阶段t3，第一发光控制模块102导通，第二发光控制模块103导通，第二节点N2电位变为第一电压信号Vpvdd，驱动晶体管DT产生驱动电流，驱动发光器件EL发光。
可以理解的是，本实施例中驱动电路00在各个工作阶段的过程和原理可参考上述图1-图5示意的实施例进行理解，本实施例在此不作赘述。
在一些可选实施例中，请结合参考图8和图10、图24，图24是本发明实施例提供的驱动方法的另一种流程框图，本实施例提供的驱动方法中，驱动电路00的像素电路10还包括亮度调节模块107；
亮度调节模块107连接于第一复位模块104和驱动晶体管DT的漏极DTD之间，亮度调节模块107为驱动晶体管DT的漏极DTD提供第一复位信号Vref1，且用于在驱动晶体管DT进行阈值补偿时连通第一电源信号端PVDD和第一复位模块104；
驱动晶体管DT的栅极DTG为第一节点N1，驱动晶体管DT的源极DTS为第二节点N2，驱动晶体管DT的漏极DTD为第三节点N3；
该驱动电路00的驱动过程包括：
在复位阶段t1，第一发光控制模块102导通，第一复位模块104导通，第一复位模块104为第一节点N1提供第一复位信号Vref1，第一电源信号端PVDD为第二节点N2提供第一电压信号Vpvdd；
在阈值电压补偿阶段t2，第一发光控制模块102截止，第二发光控制模块103截止，亮度调节模块107导通，第三节点N3电位为第一复位信号Vref1，第二节点N2的电压下降至Vref1+|Vth|；其中Vth是驱动晶体管DT的阈值电压；同时，在数据信号充入阶段t20，多路选择电路20将数据信号Vdata充入数据线S；
在数据写入阶段t3，亮度调节模块107截止，第一复位模块104截止，数据写入模块101导通，第一节点N1电位变为数据信号Vdata；
在发光阶段t4，第一发光控制模块102导通，第二发光控制模块103导通，第二节点N2电位变为第一电压信号Vpvdd，驱动晶体管DT产生驱动电流，驱动发光器件EL发光。
可以理解的是，本实施例中驱动电路00在各个工作阶段的过程和原理可参考上述图13和图15示意的实施例进行理解，本实施例在此不作赘述。
在一些可选实施例中请结合参考图6、图7、图8、图10和图25，图25是本发明实施例提供的驱动方法的另一种流程框图，本实施例提供的驱动方法中，驱动电路00的像素电路10还包括耦合模块105和存储模块106，耦合模块105包括第一电容C1，第一电容C1的第一极与驱动晶体管DT的栅极DTG连接，第一电容C1的第二极与驱动晶体管DT的源极DTS连接；存储模块106包括第二电容C2，第二电容C2的第一极与第一电源信号端PVDD连接，第二电容C2的第二极与驱动晶体管DT的源极DTS连接；
在复位阶段t1，第一电源信号端PVDD为第二电容C2的第一极提供第一电压信号Vpvdd，第二电容C2存储电荷；在阈值电压补偿阶段t2，存储在第二电容C2中的电荷漏流，使得驱动晶体管DT的栅极DTG和驱动晶体管DT的源极DTS之间的电位差异达到驱动晶体管DT的阈值电压Vth，充分完成驱动晶体管DT的阈值补偿；
在数据写入阶段t3，第一节点N1电位变为数据信号Vdata后，第一电容C1将驱动晶体管DT的栅极DTG的电位变化同步耦合至驱动晶体管DT的源极DTS，驱动晶体管DT的源极DTS的电位跟随变化，使得驱动晶体管DT保持打开状态，驱动发光器件EL发光。
可以理解的是，本实施例中驱动电路00在各个工作阶段的过程和原理可参考上述图6-图13和图15示意的实施例进行理解，本实施例在此不作赘述。
在一些可选实施例中，请参考图26，图26是本发明实施例提供的显示面板的平面结构示意图，本实施例提供的显示面板111，包括本发明上述实施例提供的驱动电路00，可选的，像素电路10可以位于显示面板111的显示区的各个子像素范围内，多路选择电路20可以位于显示面板111的非显示区范围内。图26实施例仅以手机为例，对显示面板111进行说明，可以理解的是，本发明实施例提供的显示面板111，可以是电脑、电视、车载显示面板等其他具有显示功能的显示面板111，本发明对此不作具体限制。本发明实施例提供的显示面板111，设置在显示面板111中多路选择电路20将数据信号写入数据线S的同时，像素电路10的驱动晶体管DT进行阈值补偿，从而有利于增加阈值补偿的时间，使得驱动晶体管DT能够得到充分补偿，进而可以避免显示不均的现象，有利于提高显示亮度均一性和显示效果。并且由于本实施例的显示面板111中驱动晶体管DT的阈值补偿与多路选择电路20的数据信号写入数据线不需要依次进行，因此可以将多路选择电路20采用尽可能多的时钟信号线的结构，有利于在保证显示效果的同时，实现显示面板111的窄边框化。本发明实施例提供的显示面板111具有本发明实施例提供的驱动电路00的有益效果，具体可以参考上述各实施例对于驱动电路00的具体说明，本实施例在此不再赘述。
通过上述实施例可知，本发明提供的驱动电路及其驱动方法、显示面板，至少实现了如下的有益效果：
本发明设置在多路选择电路将数据信号写入数据线的同时，像素电路的驱动晶体管进行阈值补偿，从而有利于增加阈值补偿的时间，使得驱动晶体管能够得到充分补偿，进而可以在本发明的驱动电路应用于显示面板中时，避免显示不均的现象，进而有利于提高显示亮度均一性和显示效果。并且由于本发明的驱动晶体管的阈值补偿与多路选择电路的数据信号写入数据线不需要依次进行，因此可以将多路选择电路采用尽可能多的时钟信号线的结构，进而在本发明的驱动电路应用于显示面板中时，有利于在保证显示效果的同时，实现显示面板的窄边框化。
虽然已经通过例子对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上例子仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (24)

1.一种驱动电路，其特征在于，至少包括像素电路和多路选择电路；
所述像素电路至少包括驱动晶体管、发光器件、数据写入模块、第一发光控制模块和第二发光控制模块；
所述驱动晶体管串联于第一电源信号端与所述发光器件之间，产生驱动电流；
所述数据写入模块串联于所述驱动晶体管与所述多路选择电路之间，用于向所述驱动晶体管提供数据信号；
所述第一发光控制模块连接于所述驱动晶体管的源极和所述第一电源信号端之间；
所述第二发光控制模块连接于所述驱动晶体管的漏极和所述发光器件的阳极之间；
在复位阶段，第一发光控制模块导通，第二发光控制模块不导通；
所述多路选择电路的输出端通过数据线与所述数据写入模块的输入端连接，所述多路选择电路用于在所述驱动晶体管进行阈值补偿的同时将所述数据信号写入所述数据线；
在所述驱动晶体管进行阈值补偿的同时，所述多路选择电路的多条时钟信号线依次打开，所述数据信号依次写入多条所述数据线上，使得各条所述数据线上具有所述数据信号。
2.根据权利要求1所述的驱动电路，其特征在于，所述第一电源信号端接收第一电压信号，所述第一电源信号端用于向所述像素电路提供所述第一电压信号，且所述第一电源信号端用于对所述驱动晶体管进行阈值补偿。
3.根据权利要求1所述的驱动电路，其特征在于，所述数据写入模块与所述驱动晶体管的栅极连接。
4.根据权利要求2所述的驱动电路，其特征在于，所述第一电源信号端与所述驱动晶体管的源极连接，所述驱动晶体管的漏极与所述发光器件的阳极连接；
所述发光器件的阴极连接第二电源信号端，所述第二电源信号端接收第二电压信号，所述第二电源信号端用于向所述像素电路提供所述第二电压信号。
5.根据权利要求4所述的驱动电路，其特征在于，所述第一电压信号的值大于所述第二电压信号的值。
6.根据权利要求3所述的驱动电路，其特征在于，所述像素电路还包括第一复位模块；
所述第一复位模块的输入端连接第一复位信号端，所述第一复位信号端接收第一复位信号，所述第一复位模块的输出端与所述驱动晶体管的栅极连接，所述第一复位信号端用于对所述驱动晶体管的栅极进行复位。
7.根据权利要求6所述的驱动电路，其特征在于，
所述第一发光控制模块包括第一晶体管和第一发光信号端，所述第一发光信号端接收第一发光信号；所述第一晶体管的栅极与所述第一发光信号端连接，所述第一晶体管的源极与所述第一电源信号端连接，所述第一晶体管的漏极与所述驱动晶体管的源极连接；
所述第二发光控制模块包括第二晶体管和第二发光信号端，所述第二发光信号端接收第二发光信号；所述第二晶体管的栅极与所述第二发光信号端连接，所述第二晶体管的源极与所述驱动晶体管的漏极连接，所述第二晶体管的漏极与所述发光器件的阳极连接；
所述第一复位模块包括第三晶体管和第一扫描信号端，所述第一扫描信号端接收第一扫描信号；所述第三晶体管的栅极与所述第一扫描信号端连接，所述第三晶体管的源极与所述第一复位信号端连接，所述第三晶体管的漏极与所述驱动晶体管的栅极连接；
所述数据写入模块包括第四晶体管和第二扫描信号端，所述第二扫描信号端接收第二扫描信号；所述第四晶体管的栅极与所述第二扫描信号端连接，所述第四晶体管的源极与所述数据线连接，所述第四晶体管的漏极与所述驱动晶体管的栅极连接。
8.根据权利要求7所述的驱动电路，其特征在于，所述像素电路还包括耦合模块和存储模块，所述耦合模块连接于所述驱动晶体管的栅极和源极之间，所述存储模块连接于所述第一电源信号端和所述驱动晶体管的源极之间。
9.根据权利要求8所述的驱动电路，其特征在于，
所述耦合模块包括第一电容，所述第一电容的第一极与所述驱动晶体管的栅极连接，所述第一电容的第二极与所述驱动晶体管的源极连接；
所述存储模块包括第二电容，所述第二电容的第一极与所述第一电源信号端连接，所述第二电容的第二极与所述驱动晶体管的源极连接。
10.根据权利要求7所述的驱动电路，其特征在于，所述第一复位模块和所述驱动晶体管的漏极之间还包括亮度调节模块，所述亮度调节模块为所述驱动晶体管的漏极提供所述第一复位信号，且用于连通所述第一电源信号端和所述第一复位模块。
11.根据权利要求10所述的驱动电路，其特征在于，所述亮度调节模块包括第五晶体管和第三扫描信号端，所述第三扫描信号端接收第三扫描信号；所述第五晶体管的栅极与所述第三扫描信号端连接，所述第五晶体管的源极与所述驱动晶体管的栅极连接，所述第五晶体管的漏极与所述驱动晶体管的漏极连接。
12.根据权利要求11所述的驱动电路，其特征在于，所述驱动晶体管、所述第一晶体管、所述第二晶体管为P型晶体管，所述第三晶体管、所述第四晶体管、所述第五晶体管为N型晶体管。
13.根据权利要求7所述的驱动电路，其特征在于，所述像素电路还包括第二复位模块，所述第二复位模块的输入端连接第二复位信号端，所述第二复位信号端接收第二复位信号，所述第二复位模块的输出端与所述发光器件的阳极连接，所述第二复位信号端用于对所述发光器件的阳极进行复位。
14.根据权利要求13所述的驱动电路，其特征在于，所述第一复位信号的值与所述第二复位信号的值不同。
15.根据权利要求13所述的驱动电路，其特征在于，所述第二复位模块包括第六晶体管，所述第六晶体管的栅极与所述第一发光信号端连接，所述第六晶体管的源极与所述第二复位信号端连接，所述第六晶体管的漏极与所述发光器件的阳极连接。
16.根据权利要求1所述的驱动电路，其特征在于，所述多路选择电路包括多个多路选择单元，每个所述多路选择单元包括多个控制端、一个输入端和多个输出端，所述控制端与时钟信号端连接，所述时钟信号端接收时钟控制信号，所述输入端接收数据信号，多个所述输出端分别与不同的所述数据线连接。
17.根据权利要求16所述的驱动电路，其特征在于，一个所述多路选择单元中，所述输入端和所述输出端的数量比为1：N；其中，N≥6。
18.一种驱动电路的驱动方法，驱动方法用于驱动权利要求1-17任一项所述的驱动电路；
所述驱动方法至少包括两个工作阶段，分别为阈值电压补偿阶段和数据信号充入阶段；在所述阈值电压补偿阶段，所述驱动晶体管进行阈值补偿；在所述数据信号充入阶段，所述多路选择电路将数据信号充入所述数据线；
其中，所述阈值电压补偿阶段的工作时间与所述数据信号充入阶段的工作时间至少部分交叠。
19.根据权利要求18所述的驱动方法，其特征在于，
在所述阈值电压补偿阶段，所述驱动晶体管的阈值电压通过所述第一电源信号端的第一电压信号进行补偿。
20.根据权利要求19所述的驱动方法，其特征在于，还包括复位阶段、数据写入阶段、发光阶段；
在所述复位阶段，用于对所述驱动晶体管的栅极进行复位；在所述数据写入阶段，所述数据写入模块用于将数据信号写入所述驱动晶体管的栅极；在所述发光阶段，所述驱动晶体管产生驱动电流，驱动所述发光器件发光；
在一个驱动周期内，所述复位阶段在所述阈值电压补偿阶段之前执行，所述数据写入阶段在所述阈值电压补偿阶段之后执行，所述发光阶段在所述数据写入阶段之后执行。
21.根据权利要求20所述的驱动方法，其特征在于，所述像素电路还包括第一发光控制模块、第二发光控制模块、第一复位模块；
所述第一发光控制模块连接于所述驱动晶体管的源极和所述第一电源信号端之间；
所述第二发光控制模块连接于所述驱动晶体管的漏极和所述发光器件的阳极之间；
所述第一复位模块的输入端连接第一复位信号端，所述第一复位信号端接收第一复位信号，所述第一复位模块的输出端与所述驱动晶体管的栅极连接，所述第一复位信号端用于对所述驱动晶体管的栅极进行复位；
所述驱动晶体管的栅极为第一节点，所述驱动晶体管的源极为第二节点；
在所述复位阶段，所述第一发光控制模块导通，所述第一复位模块导通，所述第一复位模块为所述第一节点提供所述第一复位信号Vref1，所述第一电源信号端为所述第二节点提供所述第一电压信号Vpvdd；
在所述阈值电压补偿阶段，所述第一发光控制模块截止，所述第二发光控制模块导通，所述第二节点的电压下降至Vref1+|Vth|；其中Vth是所述驱动晶体管的阈值电压；同时，在所述数据信号充入阶段，所述多路选择电路将数据信号Vdata充入所述数据线；
在所述数据写入阶段，所述数据写入模块导通，所述第一节点电位变为所述数据信号Vdata；
在所述发光阶段，所述第一发光控制模块导通，所述第二发光控制模块导通，所述第二节点电位变为所述第一电压信号Vpvdd，所述驱动晶体管产生驱动电流，驱动所述发光器件发光。
22.根据权利要求20所述的驱动方法，其特征在于，所述像素电路还包括第一发光控制模块、第二发光控制模块、第一复位模块、亮度调节模块；
所述第一发光控制模块连接于所述驱动晶体管的源极和所述第一电源信号端之间；
所述第二发光控制模块连接于所述驱动晶体管的漏极和所述发光器件的阳极之间；
所述第一复位模块的输入端连接第一复位信号端，所述第一复位信号端接收第一复位信号，所述第一复位模块的输出端与所述驱动晶体管的栅极连接，所述第一复位信号端用于对所述驱动晶体管的栅极进行复位；
所述亮度调节模块连接于所述第一复位模块和所述驱动晶体管的漏极之间，所述亮度调节模块为所述驱动晶体管的漏极提供所述第一复位信号，且用于连通所述第一电源信号端和所述第一复位模块；
所述驱动晶体管的栅极为第一节点，所述驱动晶体管的源极为第二节点，所述驱动晶体管的漏极为第三节点；
在所述复位阶段，所述第一发光控制模块导通，所述第一复位模块导通，所述第一复位模块为所述第一节点提供所述第一复位信号Vref1，所述第一电源信号端为所述第二节点提供所述第一电压信号Vpvdd；
在所述阈值电压补偿阶段，所述第一发光控制模块截止，所述第二发光控制模块截止，所述亮度调节模块导通，所述第三节点电位为所述第一复位信号Vref1，所述第二节点的电压下降至Vref1+|Vth|；其中Vth是所述驱动晶体管的阈值电压；同时，在所述数据信号充入阶段，所述多路选择电路将数据信号Vdata充入所述数据线；
在所述数据写入阶段，所述亮度调节模块截止，所述第一复位模块截止，所述数据写入模块导通，所述第一节点电位变为所述数据信号Vdata；
在所述发光阶段，所述第一发光控制模块导通，所述第二发光控制模块导通，所述第二节点电位变为所述第一电压信号Vpvdd，所述驱动晶体管产生驱动电流，驱动所述发光器件发光。
23.根据权利要求22所述的驱动方法，其特征在于，所述像素电路还包括耦合模块和存储模块，所述耦合模块包括第一电容，所述第一电容的第一极与所述驱动晶体管的栅极连接，所述第一电容的第二极与所述驱动晶体管的源极连接；所述存储模块包括第二电容，所述第二电容的第一极与所述第一电源信号端连接，所述第二电容的第二极与所述驱动晶体管的源极连接；
在所述复位阶段，所述第一电源信号端为所述第二电容的第一极提供所述第一电压信号Vpvdd，所述第二电容存储电荷；在所述阈值电压补偿阶段，存储在所述第二电容中的电荷漏流，使得所述驱动晶体管的栅极和所述驱动晶体管的源极之间的电位差异达到所述驱动晶体管的阈值电压Vth，充分完成所述驱动晶体管的阈值补偿；
在所述数据写入阶段，所述第一节点电位变为所述数据信号后，所述第一电容将所述驱动晶体管的栅极的电位变化同步耦合至所述驱动晶体管的源极，所述驱动晶体管的源极的电位跟随变化，使得所述驱动晶体管保持打开状态，驱动所述发光器件发光。
24.一种显示面板，其特征在于，包括权利要求1-17任一项所述的驱动电路。
CN202111664318.6A 2021-12-31 2021-12-31 驱动电路及其驱动方法、显示面板 Active CN114241993B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111664318.6A CN114241993B (zh) 2021-12-31 2021-12-31 驱动电路及其驱动方法、显示面板
US17/707,470 US20230215353A1 (en) 2021-12-31 2022-03-29 Driving circuit, driving method, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111664318.6A CN114241993B (zh) 2021-12-31 2021-12-31 驱动电路及其驱动方法、显示面板

Publications (2)

Publication Number Publication Date
CN114241993A CN114241993A (zh) 2022-03-25
CN114241993B true CN114241993B (zh) 2023-08-15

Family

ID=80745285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111664318.6A Active CN114241993B (zh) 2021-12-31 2021-12-31 驱动电路及其驱动方法、显示面板

Country Status (2)

Country Link
US (1) US20230215353A1 (zh)
CN (1) CN114241993B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023192660A1 (en) * 2022-04-01 2023-10-05 Meta Platforms Technologies, Llc High speed pixel circuit for organic light emitting diode (oled) display
WO2023225955A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377616A (zh) * 2012-04-25 2013-10-30 精工爱普生株式会社 电光学装置、电光学装置的驱动方法以及电子设备
CN103531151A (zh) * 2013-11-04 2014-01-22 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
CN106409233A (zh) * 2016-11-28 2017-02-15 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机发光显示面板
CN107170793A (zh) * 2017-07-26 2017-09-15 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板及显示装置
KR101949222B1 (ko) * 2017-10-20 2019-02-18 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
CN109509433A (zh) * 2019-01-30 2019-03-22 京东方科技集团股份有限公司 像素电路、显示装置和像素驱动方法
CN111341257A (zh) * 2020-03-24 2020-06-26 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN111445854A (zh) * 2020-05-11 2020-07-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN112530354A (zh) * 2020-12-29 2021-03-19 上海天马有机发光显示技术有限公司 一种显示面板、显示装置和显示面板的驱动方法
CN112562593A (zh) * 2021-01-05 2021-03-26 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN113299230A (zh) * 2021-05-27 2021-08-24 昆山国显光电有限公司 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN113299220A (zh) * 2021-06-03 2021-08-24 厦门天马微电子有限公司 显示面板及其装置、驱动方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101201722B1 (ko) * 2010-02-23 2012-11-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102084231B1 (ko) * 2013-08-29 2020-03-04 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102457757B1 (ko) * 2015-10-28 2022-10-24 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치
KR102528296B1 (ko) * 2015-11-18 2023-05-04 삼성디스플레이 주식회사 표시 장치
KR102505836B1 (ko) * 2016-04-25 2023-03-06 삼성디스플레이 주식회사 표시 장치 및 이를 포함하는 전자 기기
US10127859B2 (en) * 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display
CN107068045A (zh) * 2017-05-23 2017-08-18 上海和辉光电有限公司 一种像素电路、驱动方法及显示器
KR102482335B1 (ko) * 2018-10-04 2022-12-29 삼성디스플레이 주식회사 표시 장치 및 이를 이용한 표시 패널의 구동 방법
CN109754753B (zh) * 2019-01-25 2020-09-22 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
KR102632612B1 (ko) * 2019-07-29 2024-02-02 삼성디스플레이 주식회사 표시장치
CN112102784B (zh) * 2020-09-29 2022-11-04 京东方科技集团股份有限公司 一种像素驱动电路及其制作方法、显示装置
KR20230020616A (ko) * 2021-08-03 2023-02-13 삼성디스플레이 주식회사 표시 장치
US11972727B2 (en) * 2021-09-18 2024-04-30 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and display device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377616A (zh) * 2012-04-25 2013-10-30 精工爱普生株式会社 电光学装置、电光学装置的驱动方法以及电子设备
CN103531151A (zh) * 2013-11-04 2014-01-22 京东方科技集团股份有限公司 Oled像素电路及驱动方法、显示装置
CN106409233A (zh) * 2016-11-28 2017-02-15 上海天马有机发光显示技术有限公司 一种像素电路、其驱动方法及有机发光显示面板
CN107170793A (zh) * 2017-07-26 2017-09-15 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板及显示装置
KR101949222B1 (ko) * 2017-10-20 2019-02-18 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법
CN109509433A (zh) * 2019-01-30 2019-03-22 京东方科技集团股份有限公司 像素电路、显示装置和像素驱动方法
CN111341257A (zh) * 2020-03-24 2020-06-26 武汉天马微电子有限公司 显示面板及其驱动方法、显示装置
CN111445854A (zh) * 2020-05-11 2020-07-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板
CN112530354A (zh) * 2020-12-29 2021-03-19 上海天马有机发光显示技术有限公司 一种显示面板、显示装置和显示面板的驱动方法
CN112562593A (zh) * 2021-01-05 2021-03-26 湖北长江新型显示产业创新中心有限公司 一种显示面板和显示装置
CN113299230A (zh) * 2021-05-27 2021-08-24 昆山国显光电有限公司 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN113299220A (zh) * 2021-06-03 2021-08-24 厦门天马微电子有限公司 显示面板及其装置、驱动方法

Also Published As

Publication number Publication date
CN114241993A (zh) 2022-03-25
US20230215353A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN111128079B (zh) 像素电路及其驱动方法、显示面板和显示装置
CN107358915B (zh) 一种像素电路、其驱动方法、显示面板及显示装置
EP3493189B1 (en) Electroluminescent display device
CN111105751B (zh) 显示设备、用于驱动显示设备的方法以及电子装置
CN106531067B (zh) 一种像素电路及其显示装置
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
CN106991968B (zh) 像素补偿电路及补偿方法、显示装置
CN111785211B (zh) 一种像素驱动电路、驱动方法、显示面板及显示装置
CN101577085B (zh) 显示设备、显示设备的驱动方法及电子器械
CN113838421A (zh) 像素电路及其驱动方法、显示面板
CN114241993B (zh) 驱动电路及其驱动方法、显示面板
US20110205205A1 (en) Pixel circuit, display device, method of driving the display device, and electronic unit
US11568815B2 (en) Pixel driving circuit, manufacturing method thereof, and display device
CN111312162B (zh) 一种像素电路、显示装置和像素电路的驱动方法
CN109448639B (zh) 一种像素驱动电路及其驱动方法、显示装置
CN113077751A (zh) 像素驱动电路及其驱动方法、显示面板
CN102063863A (zh) 显示器件、驱动显示器件的方法与电子单元
GB2620507A (en) Pixel circuit and driving method therefor and display panel
CN112837654A (zh) 一种像素电路及其驱动方法、显示面板和显示装置
CN114220389A (zh) 像素驱动电路及其驱动方法、显示面板及装置
CN102339848A (zh) 有机电致发光显示器件及其制造方法和电子设备
CN111369944A (zh) 像素结构及其驱动方法、显示装置
CN114203109B (zh) 像素驱动电路及其补偿方法、显示面板
CN113990261B (zh) 像素电路及其驱动方法和显示面板
WO2023201678A1 (zh) 像素电路及其驱动方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant