CN116760371B - 用于轨到轨输入运算放大器的偏置电路 - Google Patents

Abstract

本发明公开一种用于轨到轨输入运算放大器的偏置电路，包括两个MOS管、一个电阻和一个电流源，第一MOS管的源极与第二MOS管的漏极相连，第一MOS管的漏极再依次连接电阻、电流源后，连接在电源与地之间；第一MOS管的栅极与第二MOS管的栅极则连接至P型负载管或N型负载管，用于提供偏置电压。此种偏置电路采用上述方案后，本发明通过自适应控制的方式实现共栅级电流镜，为后级电路提供不受输入共模电压以及输入对管尾电流源影响的偏置电流，从而实现输出级偏置状态以及运算放大器整体性能的稳定。

Description

用于轨到轨输入运算放大器的偏置电路

技术领域

本发明属于电子电路技术领域，特别涉及一种用于轨到轨输入运算放大器的偏置电路。

背景技术

轨到轨输入运算放大器的结构主要包括轨至轨输入级、Class-AB输出控制电路、P型负载管、N型负载管和Class-AB输出级，其中，轨至轨输入级的输出端分别连接至P型负载管、N型负载管，Class-AB输出控制电路的输入端分别与P型负载管、N型负载管连接，Class-AB输出控制电路的输出端连接Class-AB输出级，由Class-AB输出级的输出端作为运算放大器的输出端OUT。

此种轨到轨输入运算放大器在工作时，当其输入信号接近正负电源轨的时候，轨至轨输入级中的P输入对管、N输入对管以及对应的尾电流源的工作状态将会发生变化，导致运算放大器负载管等后级各部分电路的偏置电流分配出现变化，从而引起运放输出级静态功耗、失调电压等参数出现波动，影响运算放大器在全共模输入范围内的性能稳定性。

为了使运放能够正常工作，将输入信号不失真地加以放大，需要运放电路中有一个合适而稳定的静态工作点，偏置电路就是为了实现这种功能，为运放电路提供直流电流和直流电压，也叫直流(静态)偏置电路。可通过设置P型负载管或N型负载管的偏置电路，为其提供偏置电压。

图1示出了现有P型负载管的偏置电路的一种具体实现形式，其中，轨至轨输入级采用PMOS输入对管与NMOS输入对管的组合结构，具体包括NMOS管NM10、NM20，PMOS管PM10、PM20，以及尾电流源I110、I120，NM10的栅极连接INN，NM20的栅极连接INP，NM10的源极与NM20的源极相连，并共同连接至I110的输入端，I110的输出端接地；PM10的栅极连接INN，PM20的栅极连接INP，PM10的源极与PM20的源极相连，并共同连接至I120的输出端，I120的输入端连接电源；

P型负载管包括PMOS管PM30～PM60，其中，PM30的源极与PM40的源极均连接至电源；PM30的漏极与PM50的源极相连，并共同连接至NM10的漏极；PM40的漏极与PM60的源极相连，并共同连接至NM20的漏极；PM60的漏极连接至Class-AB输出控制电路；

N型负载管包括NMOS管NM30～NM60，其中，NM30的栅极与NM40的栅极相连，NM50的栅极与NM60的栅极相连；NM30的漏极与PM50的漏极相连，NM40的漏极连接至Class-AB输出控制电路；NM30的源极与NM50的漏极相连，并共同连接至PM10的漏极；NM40的源极与NM60的漏极相连，并共同连接至PM20的漏极；NM50的源极与NM60的源极均接地；

Class-AB输出级包括PMOS管PM70和NMOS管NM70，PM70的源极连接电源，PM70的栅极连接至Class-AB输出控制电路，NM70的源极接地，NM70的栅极连接至Class-AB输出控制电路；PM70的漏极与NM70的漏极相连，并作为运算放大器的输出端OUT。

所述偏置电路包括PMOS管PM80、PM90、电阻R10和电流源I130，PM80的源极连接电源，PM80的栅极分别连接PM30的栅极、PM40的栅极、PM90的漏极，PM90的漏极与PM90的源极相连，PM90的栅极分别连接PM50的栅极、PM60的栅极；R10的一端连接PM90的漏极，R10的另一端分别连接PM90的栅极和I130的输入端，I130的输出端接地。

I130、R10、PM90、PM80构成P型负载管的偏置电路，为其提供偏置电压。其中，PM80和PM30、PM40构成电流镜，PM80与PM40的宽长比决定了I0与I1电流的大小，也就是说电流源I130的电流大小等于流经PM80的电流大小I0，进而由PM80和PM40构成的电流镜确定了电流I1的大小。当输入共模范围高到一定电压时，NMOS输入对管的NM10和NM20正常工作，其中流经NM20的电流记为I2，此时流经PM60及Class AB输出控制电路的电流I3=I1-I2；当输入共模范围接近于地时，NM10和NM20进入截止状态，不再有电流流经NM20，即此时I2=0，那么流经PM60及Class AB输出控制电路的电流I3=I1，流经Class AB输出控制部分的电流大小会决定输出级静态功耗，进而影响输出极阻抗。

由上分析可以看出，当NM10和NM20在正常工作状态和进入截止状态时，流经ClassAB输出控制电路的电流发生变化，且通常流入NM20的电流I2比较大，因此会导致输出级静态功耗发生较大变化，导致输出阻抗发生较大变化，影响运算放大器的稳定性。

发明内容

本发明的目的，在于提供一种用于轨到轨输入运算放大器的偏置电路，能够实现输出级偏置状态以及运算放大器整体性能的稳定。

为了达成上述目的，本发明的解决方案是：

一种用于轨到轨输入运算放大器的偏置电路，所述运算放大器包括轨至轨输入级、Class-AB输出控制电路、P型负载管、N型负载管和Class-AB输出级，所述P型负载管包括第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，第三PMOS管的栅极与第四PMOS管的栅极相连，第五PMOS管的栅极与第六PMOS管的栅极相连；第三PMOS管的源极与第四PMOS管的源极均连接至电源；第三PMOS管的漏极与第五PMOS管的源极相连，并共同连接至轨至轨输入级；第四PMOS管的漏极与第六PMOS管的源极相连，并共同连接至轨至轨输入级；第六PMOS管的漏极连接至Class-AB输出控制电路；

所述偏置电路包括第一放大器、第八PMOS管、第九PMOS管、第一电阻和第三电流源，其中，第一放大器的输出端分别连接第三PMOS管的栅极和第四PMOS管的栅极，第一放大器的正输入端连接第四PMOS管的漏极和第六PMOS管的源极，第一放大器的负输入端连接第八PMOS管的漏极和第九PMOS管的源极；第八PMOS管的源极连接电源，第八PMOS管的栅极、第九PMOS管的漏极、第一电阻的一端相连接，第九PMOS管的栅极分别连接第五PMOS管的栅极和第六PMOS管的栅极，第九PMOS管的栅极还分别连接第一电阻的另一端和第三电流源的输入端；第三电流源的输出端接地。

上述轨至轨输入级包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管，以及第一尾电流源、第二尾电流源，第一NMOS管的栅极连接反相输入端INN，第二NMOS管的栅极连接正向输入端INP，第一NMOS管的源极与第二NMOS管的源极相连，并共同连接至第一尾电流源的输入端，第一尾电流源的输出端接地；第一PMOS管的栅极连接反相输入端INN，第二PMOS管的栅极连接正向输入端INP，第一PMOS管的源极与第二PMOS管的源极相连，并共同连接至第二尾电流源的输出端，第二尾电流源的输入端连接电源；第一PMOS管的漏极连接至N型负载管，第二PMOS管的漏极连接至N型负载管；

第一NMOS管的漏极分别连接第三PMOS管的漏极和第五PMOS管的源极，第二NMOS管的漏极分别连接第四PMOS管的漏极和第六PMOS管的源极。

上述N型负载管包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中，第三NMOS管的栅极与第四NMOS管的栅极相连；第五NMOS管的栅极与第六NMOS管的栅极相连，并连接至第三NMOS管的漏极；第三NMOS管的漏极与第五PMOS管的漏极相连，第四NMOS管的漏极连接至Class-AB输出控制电路；第三NMOS管的源极与第五NMOS管的漏极相连，并共同连接至轨至轨输入级；第四NMOS管的源极与第六NMOS管的漏极相连，并共同连接至轨至轨输入级；第五NMOS管的源极与第六NMOS管的源极均接地。

上述Class-AB输出级包括第七PMOS管和第七NMOS管，第七PMOS管的源极连接电源，第七PMOS管的栅极连接至Class-AB输出控制电路，第七NMOS管的源极接地，第七NMOS管的栅极连接至Class-AB输出控制电路；第七PMOS管的漏极与第七NMOS管的漏极相连，并作为运算放大器的输出端OUT。

一种用于轨到轨输入运算放大器的偏置电路，所述运算放大器包括轨至轨输入级、Class-AB输出控制电路、P型负载管、N型负载管和Class-AB输出级，所述N型负载管包括包括第一三NMOS管、第一四NMOS管、第一五NMOS管和第一六NMOS管，其中，第一三NMOS管的栅极与第一四NMOS管的栅极相连，第一五NMOS管的栅极与第一六NMOS管的栅极相连；第一三NMOS管的漏极连接至P型负载管，第一四NMOS管的漏极连接至Class-AB输出控制电路；第一三NMOS管的源极与第一五NMOS管的漏极相连，并共同连接至轨至轨输入级；第一四NMOS管的源极与第一六NMOS管的漏极相连，并共同连接至轨至轨输入级；第一五NMOS管的源极与第一六NMOS管的源极均接地；

所述偏置电路包括第二放大器、第一八NMOS管、第一九NMOS管、第二电阻和第一三电流源，其中，第二放大器的输出端分别连接第一五NMOS管的栅极和第一六NMOS管的栅极，第二放大器的负输入端分别连接第一四NMOS管的源极和第一六NMOS管的漏极，第二放大器的正输入端分别连接第一八NMOS管的源极和第一九NMOS管的漏极；第一三电流源的输入端连接电源，第一三电流源的输出端分别连接第二电阻的一端和第一八NMOS管的栅极，第一八NMOS管的栅极还分别连接第一三NMOS管的栅极和第一四NMOS管的栅极；第二电阻的另一端分别连接第一八NMOS管的漏极和第一九NMOS管的栅极；第一九NMOS管的源极接地。

上述轨至轨输入级包括第一一NMOS管、第一二NMOS管、第一一PMOS管、第一二PMOS管，以及第一一尾电流源、第一二尾电流源，第一一NMOS管的栅极连接反相输入端INN，第一二NMOS管的栅极连接正向输入端INP，第一一NMOS管的源极与第一二NMOS管的源极相连，并共同连接至第一一尾电流源的输入端，第一一尾电流源的输出端接地；第一一PMOS管的栅极连接反相输入端INN，第一二PMOS管的栅极连接正向输入端INP，第一一PMOS管的源极与第一二PMOS管的源极相连，并共同连接至第一二尾电流源的输出端，第一二尾电流源的输入端连接电源；第一一NMOS管的漏极连接至P型负载管，第一二NMOS管的漏极连接至P型负载管；

第一一PMOS管的漏极分别连接第一三NMOS管的源极和第一五NMOS管的漏极，第一二PMOS管的漏极分别连接第一四NMOS管的源极和第一六NMOS管的漏极。

上述P型负载管包括第一三PMOS管、第一四PMOS管、第一五PMOS管和第一六PMOS管，第一三PMOS管的栅极与第一四PMOS管的栅极相连，并连接至第一五PMOS管的漏极；第一五PMOS管的栅极与第一六PMOS管的栅极相连；第一三PMOS管的源极与第一四PMOS管的源极均连接至电源；第一三PMOS管的漏极与第一五PMOS管的源极相连，并共同连接至轨至轨输入级；第一四PMOS管的漏极与第一六PMOS管的源极相连，并共同连接至轨至轨输入级；第一六PMOS管的漏极连接至Class-AB输出控制电路；第一五PMOS管的漏极连接第一三NMOS管的漏极。

上述Class-AB输出级包括第一七PMOS管和第一七NMOS管，第一七PMOS管的源极连接电源，第一七PMOS管的栅极连接至Class-AB输出控制电路，第一七NMOS管的源极接地，第一七NMOS管的栅极连接至Class-AB输出控制电路；第一七PMOS管的漏极与第一七NMOS管的漏极相连，并作为运算放大器的输出端OUT。

采用上述方案后，本发明通过自适应控制的方式实现共栅级电流镜，为后级电路提供不受输入共模电压以及输入对管尾电流源影响的偏置电流，从而实现输出级偏置状态以及运算放大器整体性能的稳定。

附图说明

图1是现有的包含P型负载管偏置电路的轨到轨输入运算放大器的电路图；

图2是本发明为P型负载管提供偏置电压的轨到轨输入运算放大器的结构框图；

图3是本发明为P型负载管提供偏置电压的偏置电路图；

图4是本发明为N型负载管提供偏置电压的偏置电路图。

具体实施方式

以下将结合附图，对本发明的技术方案及有益效果进行详细说明。

如图2所示，是本发明应用于轨到轨输入运算放大器的原理图，偏置电路与P型负载管连接，为P型负载管提供偏置电压。

如图3所示，本发明提供一种用于轨到轨输入运算放大器的偏置电路，其与P型负载管连接，为P型负载管提供偏置电压。所述偏置电路包括放大器A1、PMOS管PM8、PMOS管PM9、电阻R1和电流源I13，其中，放大器A1的输出端分别连接PM3的栅极和PM4的栅极，该连接点定义为C点；放大器A1的正输入端定义为A点，该点还连接PM4的漏极和PM6的源极；放大器A1的负输入端定义为B点，该点分别连接PM8的漏极和PM9的源极；PM8的源极连接电源，PM8的栅极、PM9的漏极、R1的一端相连接，PM9的栅极分别连接PM5的栅极、PM6的栅极，PM9的栅极还分别连接R1的另一端、I13的输入端，I13的输出端接地。运算放大器中其余电路结构与现有结构相同，不再赘述。

基于前文对于图1电路的分析，在图3所示电路中仍存在电流关系I1=I2+I3，但与传统架构不同的是，PM4不再和PM8构成电流镜，电流I1的大小由I2和I3决定，PM3、PM4的栅极电位即C点受到放大器A1的反馈调节控制，使得A点和B点的电压相等，即PM6和PM9的源端电压相等，此时PM6和PM9构成电流镜，流经PM6和Class AB输出控制电路的电流I3与电流I0成正比，由PM9和PM6的尺寸所决定。当PM9和PM6的尺寸固定不变时，电流I3的大小则保持不变。因输出级静态功耗不发生变化，阻抗稳定，在输入共模电压发生变化时不影响运算放大器的稳定性。

如图4所示，本发明还提供一种为N型负载管提供偏置电压的偏置电路，包括放大器A2、NMOS管NM18、NMOS管NM19、电阻R2和电流源I113，其中，放大器A2的输出端分别连接NM15的栅极和NM16的栅极；放大器A2的负输入端分别连接NM14的源极和NM16的漏极；放大器A2的正输入端连接NM18的源极和NM19的漏极；电流源I113的输入端连接电源，I113的输出端分别连接R2的一端和NM18的栅极，NM18的栅极还分别连接NM13的栅极和NM14的栅极；R2的另一端分别连接NM18的漏极和NM19的栅极；NM19的源极接地。

工作时，存在电流关系I1=I2+I3，但与传统架构不同的是，NM16不再和NM19构成电流镜，I1电流的大小由I2和I3决定，NM13、NM14的栅极电位受到放大器A2的反馈调节控制，使得NM14和PM18的源端电压相等，此时NM14和NM18构成电流镜，流经NM14和Class AB输出控制电路的电流I3与电流I0成正比，由NM14和NM18的尺寸所决定。当NM14和NM18的尺寸固定不变时，电流I3的大小则保持不变。因输出级静态功耗不发生变化，阻抗稳定，在输入共模电压发生变化时不影响放大器的稳定性。

以上实施例仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明保护范围之内。

Claims (6)

1.一种用于轨到轨输入运算放大器的偏置电路，所述运算放大器包括轨至轨输入级、Class-AB输出控制电路、P型负载管、N型负载管和Class-AB输出级，所述P型负载管包括第三PMOS管、第四PMOS管、第五PMOS管和第六PMOS管，第三PMOS管的栅极与第四PMOS管的栅极相连，第五PMOS管的栅极与第六PMOS管的栅极相连；第三PMOS管的源极与第四PMOS管的源极均连接至电源；第三PMOS管的漏极与第五PMOS管的源极相连，并共同连接至轨至轨输入级；第四PMOS管的漏极与第六PMOS管的源极相连，并共同连接至轨至轨输入级；第六PMOS管的漏极连接至Class-AB输出控制电路；其特征在于：

所述偏置电路包括第一放大器、第八PMOS管、第九PMOS管、第一电阻和第三电流源，其中，第一放大器的输出端分别连接第三PMOS管的栅极和第四PMOS管的栅极，第一放大器的正输入端连接第四PMOS管的漏极和第六PMOS管的源极，第一放大器的负输入端连接第八PMOS管的漏极和第九PMOS管的源极；第八PMOS管的源极连接电源，第八PMOS管的栅极、第九PMOS管的漏极、第一电阻的一端相连接，第九PMOS管的栅极分别连接第五PMOS管的栅极和第六PMOS管的栅极，第九PMOS管的栅极还分别连接第一电阻的另一端和第三电流源的输入端；第三电流源的输出端接地；

所述轨至轨输入级包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管，以及第一尾电流源、第二尾电流源，第一NMOS管的栅极连接反相输入端INN，第二NMOS管的栅极连接正向输入端INP，第一NMOS管的源极与第二NMOS管的源极相连，并共同连接至第一尾电流源的输入端，第一尾电流源的输出端接地；第一PMOS管的栅极连接反相输入端INN，第二PMOS管的栅极连接正向输入端INP，第一PMOS管的源极与第二PMOS管的源极相连，并共同连接至第二尾电流源的输出端，第二尾电流源的输入端连接电源；第一PMOS管的漏极连接至N型负载管，第二PMOS管的漏极连接至N型负载管；

第一NMOS管的漏极分别连接第三PMOS管的漏极和第五PMOS管的源极，第二NMOS管的漏极分别连接第四PMOS管的漏极和第六PMOS管的源极；

第四PMOS管的源极电流等于第二NMOS管的漏极电流与第六PMOS管的漏极电流之和，第六PMOS管与第九PMOS管构成电流镜，第六PMOS管的漏极电流与流经第九PMOS管的电流成正比，当第六PMOS管和第九PMOS管的尺寸固定不变时，第六PMOS管的漏极电流保持不变；因输出级静态功耗不发生变化，阻抗稳定，在输入共模电压发生变化时不影响运算放大器的稳定性。

2.如权利要求1所述的用于轨到轨输入运算放大器的偏置电路，其特征在于：所述N型负载管包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，其中，第三NMOS管的栅极与第四NMOS管的栅极相连；第五NMOS管的栅极与第六NMOS管的栅极相连，并连接至第三NMOS管的漏极；第三NMOS管的漏极与第五PMOS管的漏极相连，第四NMOS管的漏极连接至Class-AB输出控制电路；第三NMOS管的源极与第五NMOS管的漏极相连，并共同连接至轨至轨输入级；第四NMOS管的源极与第六NMOS管的漏极相连，并共同连接至轨至轨输入级；第五NMOS管的源极与第六NMOS管的源极均接地。

3.如权利要求1所述的用于轨到轨输入运算放大器的偏置电路，其特征在于：所述Class-AB输出级包括第七PMOS管和第七NMOS管，第七PMOS管的源极连接电源，第七PMOS管的栅极连接至Class-AB输出控制电路，第七NMOS管的源极接地，第七NMOS管的栅极连接至Class-AB输出控制电路；第七PMOS管的漏极与第七NMOS管的漏极相连，并作为运算放大器的输出端OUT。

4.一种用于轨到轨输入运算放大器的偏置电路，所述运算放大器包括轨至轨输入级、Class-AB输出控制电路、P型负载管、N型负载管和Class-AB输出级，所述N型负载管包括包括第一三NMOS管、第一四NMOS管、第一五NMOS管和第一六NMOS管，其中，第一三NMOS管的栅极与第一四NMOS管的栅极相连，第一五NMOS管的栅极与第一六NMOS管的栅极相连；第一三NMOS管的漏极连接至P型负载管，第一四NMOS管的漏极连接至Class-AB输出控制电路；第一三NMOS管的源极与第一五NMOS管的漏极相连，并共同连接至轨至轨输入级；第一四NMOS管的源极与第一六NMOS管的漏极相连，并共同连接至轨至轨输入级；第一五NMOS管的源极与第一六NMOS管的源极均接地；其特征在于：

所述偏置电路包括第二放大器、第一八NMOS管、第一九NMOS管、第二电阻和第一三电流源，其中，第二放大器的输出端分别连接第一五NMOS管的栅极和第一六NMOS管的栅极，第二放大器的负输入端分别连接第一四NMOS管的源极和第一六NMOS管的漏极，第二放大器的正输入端分别连接第一八NMOS管的源极和第一九NMOS管的漏极；第一三电流源的输入端连接电源，第一三电流源的输出端分别连接第二电阻的一端和第一八NMOS管的栅极，第一八NMOS管的栅极还分别连接第一三NMOS管的栅极和第一四NMOS管的栅极；第二电阻的另一端分别连接第一八NMOS管的漏极和第一九NMOS管的栅极；第一九NMOS管的源极接地；

所述轨至轨输入级包括第一一NMOS管、第一二NMOS管、第一一PMOS管、第一二PMOS管，以及第一一尾电流源、第一二尾电流源，第一一NMOS管的栅极连接反相输入端INN，第一二NMOS管的栅极连接正向输入端INP，第一一NMOS管的源极与第一二NMOS管的源极相连，并共同连接至第一一尾电流源的输入端，第一一尾电流源的输出端接地；第一一PMOS管的栅极连接反相输入端INN，第一二PMOS管的栅极连接正向输入端INP，第一一PMOS管的源极与第一二PMOS管的源极相连，并共同连接至第一二尾电流源的输出端，第一二尾电流源的输入端连接电源；第一一NMOS管的漏极连接至P型负载管，第一二NMOS管的漏极连接至P型负载管；

第一一PMOS管的漏极分别连接第一三NMOS管的源极和第一五NMOS管的漏极，第一二PMOS管的漏极分别连接第一四NMOS管的源极和第一六NMOS管的漏极；

第一六NMOS管的源极电流等于第一二PMOS管的漏极电流与第一四NMOS管的漏极电流之和，第一四NMOS管与第一八NMOS管构成电流镜，第一四NMOS管的漏极电流与流经第一八NMOS管的电流成正比，当第一四NMOS管和第一八NMOS管的尺寸固定不变时，第一四NMOS管的漏极电流保持不变；因输出级静态功耗不发生变化，阻抗稳定，在输入共模电压发生变化时不影响运算放大器的稳定性。

5.如权利要求4所述的用于轨到轨输入运算放大器的偏置电路，其特征在于：所述P型负载管包括第一三PMOS管、第一四PMOS管、第一五PMOS管和第一六PMOS管，第一三PMOS管的栅极与第一四PMOS管的栅极相连，并连接至第一五PMOS管的漏极；第一五PMOS管的栅极与第一六PMOS管的栅极相连；第一三PMOS管的源极与第一四PMOS管的源极均连接至电源；第一三PMOS管的漏极与第一五PMOS管的源极相连，并共同连接至轨至轨输入级；第一四PMOS管的漏极与第一六PMOS管的源极相连，并共同连接至轨至轨输入级；第一六PMOS管的漏极连接至Class-AB输出控制电路；第一五PMOS管的漏极连接第一三NMOS管的漏极。

6.如权利要求4所述的用于轨到轨输入运算放大器的偏置电路，其特征在于：所述Class-AB输出级包括第一七PMOS管和第一七NMOS管，第一七PMOS管的源极连接电源，第一七PMOS管的栅极连接至Class-AB输出控制电路，第一七NMOS管的源极接地，第一七NMOS管的栅极连接至Class-AB输出控制电路；第一七PMOS管的漏极与第一七NMOS管的漏极相连，并作为运算放大器的输出端OUT。