CN101951236A - 一种数字可变增益放大器 - Google Patents

Abstract

本发明公开了一种数字可变增益放大器，利用MOS晶体管差分输入端开关控制网络与MOS晶体管二极管正/负反馈开关控制网络，改变等效输入跨导与电流镜的比例放大因子，从而实现数字可变增益放大功能，主要包括差分输入级跨导控制网络，MOS晶体管二级管正/负反馈控制网络，输出负载级三部分。本发明相对于传统数字可变增益放大器具有直流工作点稳定、芯片面积小、增益控制精度高、宽带大且相对恒定、增益控制方式灵活、思路新颖、电路结构简单等特点。

Description

一种数字可变增益放大器

技术领域

本发明涉及一种数字可变增益放大器。

背景技术

可变增益放大器作为射频接收机的关键模块，其设计技术的研究一直是射频与模拟集成电路的研究热点。可变增益放大器需要在增益控制范围、增益控制精度、带宽、线性度、面积、功耗等性能之间进行折衷。为了在不同信号功率下，自动增益控制环路(AGC)具有相同的瞬态响应和准确定义的建立时间，可变增益放大器都必须满足增益相对控制信号的变化呈dB线性变化。可变增益放大器主要分为模拟可变增益放大器(VGA)和数字可变增益放大器(PGA)。而数字可变增益放大器的数字控制方式易于实现，增益控制精度高，结构较为简单，所以逐渐成为主流。

数字控制增益放大器主要分成两大类，即闭环结构和开环结构：闭环结构主要是通过数字开关控制反馈网络，改变反馈因子实现增益数字控制；开环结构主要有源退化结构、二极管负载结构、共源共栅差分对等几种形式。

一般闭环结构通过运算放大器与反馈网络组成，运算放大器可以是电压型运算放大器也可以是电流型运算放大器，反馈网络可以是电阻反馈网络也可以是开关电容反馈网络。通过数字开关改变反馈网络的电阻阵列或者电容阵列，从而实现增益线性dB变化。闭环结构的增益由电阻或电容的比例决定，而工艺上比例电阻、电容的精度较高，所以闭环结构具有增益控制精度高、线性度高等优点。但是采用闭环结构的数字可变增益放大器也带来很多问题：采用电压运算放大器首先面积较大；基于电压型运算放大器，改变反馈网络后，反馈因子的变化会导致带宽的变化，即增益越大，带宽越小；采用电流型运算放大器，虽然能保证带宽基本不随增益变化，但是消耗的功耗过大；此外，采用电阻反馈网络，芯片面试很大，同时噪声性能也会恶化；采用开关电容反馈网络，结构复杂，芯片面积大，且需要通过离散时间分析，造成一定的难度。

开环结构采用的源退化结构，即差分输入级加上源退化电阻，跨导近似与源退化电阻成线性关系，输出负载级也是电阻组成；为了保证输出共模电压的稳定，一般通过数字开关改变源退化电阻网络，实现增益数字可变。这种方式虽然结构简单，面积较小，但线性度不高，且改变源退化电阻网络时，线性度与噪声都会受到影响。

为了增大源退化开环结构的线性度，最有效的方法就是通过一个局部反馈，提高等效的输入跨导，这时线性度虽然提高了，但是带来的问题是芯片面积变大、功耗增大。二极管负载结构由差分输入级与二极管负载级组成，增益为差分输入跨导与输出二极管负载的乘积。为了保证增益不受工艺角的影响(即不受电子迁移率与空穴迁移率变化的影响)，负载二极管MOS管的类型需要与差分输入级MOS管的类型相等，这时需要电流镜来实现。通过数字开关控制电流源或者电流镜的比例放大因子等方式，改变差分输入级的跨导或负载二极管的跨导，从而实现增益的dB线性变化。这种方式结构简单，面积较小，增益控制精度较高，但是控制增益的改变会引起直流静态工作点的变化，并带来功耗过大的问题。共源共栅放大结构，由差分输入级，共栅放大级，与负载电阻组成，通过改变共栅放大极的共栅开关网络，从而改变输入级的小信号变化电流传递到输出负载级的比例，从而实现增益线性变化。此结构电路带宽较大，结构较为简单，噪声较小，芯片面积较小，且改变共栅放大级的共栅开关网络，对整个电路的直流工作点未造成任何影响。但是由于此电路结构增益是差分输入跨导与输出电阻的乘积，而差分输入跨导容易受工艺等因素而变化，同时电阻阻值也容易受工艺变化而变化，所以增益控制精度不高，线性度也较低。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种具有直流工作点稳定、芯片面积少、增益控制精度高、宽带高且相对恒定、电路结构简单的数字可变增益放大器。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种数字可变增益放大器(programmable gain amplifier)，利用MOS晶体管差分输入端开关控制网络与MOS晶体管二极管正/负反馈开关控制网络，改变等效输入跨导与电流镜的比例放大因子，从而实现数字可变增益放大功能，该数字可变增益放大器包括差分输入级跨导控制网络，MOS晶体管二级管正/负反馈控制网络，输出负载级三部分：

所述差分输入级跨导控制网络包括偏置电流源Iref，二极管连接的第一PMOS晶体管和作为尾电流源的第二PMOS晶体管，以及差分输入级六个PMOS晶体管，即第三PMOS晶体管、第四PMOS晶体管、第五PMOS晶体管、第六PMOS晶体管、第七PMOS晶体管和第八PMOS晶体管；

所述MOS晶体管二级管正/负反馈控制网络包括二极管连接负载的第一NMOS晶体管和第二NMOS晶体管，同时还包括第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管和第六NMOS晶体管；

所述输出负载级包括两个共源NMOS的第七NMOS晶体管和第八NMOS晶体管，两个共栅NMOS的第九NMOS晶体管、第十NMOS晶体管，两个二极管连接的PMOS的第九PMOS晶体管和第十PMOS晶体管。

所述差分输入级跨导控制网络与MOS晶体管二级管正、负反馈控制网络机构成了数字可变增益放大器的主体电路部分。其中偏置电流源Iref与第一PMOS晶体管产生偏置电压给第二PMOS晶体管的栅极；第二PMOS晶体管作为尾电流源，提供差分输入级的偏置电流，偏置电流源Iref连接第一PMOS晶体管的漏极和栅极，第一PMOS晶体管和第二PMOS晶体管的栅极相连接，第一PMOS晶体管和第二PMOS晶体管的源极接电源；第三PMOS晶体管、第五PMOS晶体管和第七PMOS晶体管的栅极接输入信号的正级，这三个PMOS管的源极接在一起，并与作为尾电流的第二PMOS晶体管的漏极相连，它们的衬底都与各自的源极相连；第四PMOS晶体管、第六PMOS晶体管和第八PMOS晶体管的栅极接输入信号的负级，这三个PMOS管的源极接在一起，并与作为尾电流的第二PMOS晶体管的漏极相连，它们的衬底都与各自的源极相连；第一NMOS晶体管的栅极与漏极相连，形成二极管连接方式，其源极接地，漏极与第三PMOS晶体管的漏极相连，同时漏极通过MOS开关a2+与第五PMOS晶体管的漏极相连，通过MOS开关a2-与第六PMOS晶体管的漏极相连；第二NMOS晶体管的栅极与漏极相连，形成二极管连接方式，源极接地，漏极与第四PMOS晶体管的漏极相连，同时漏极通过MOS开关a2+与第六PMOS晶体管的漏极相连，通过MOS开关a2-与第五PMOS晶体管的漏极相连；第三NMOS晶体管的栅极与第一NMOS晶体管的栅极相连，其漏极通过一个MOS开关a1+与第一NMOS晶体管的栅极相连，其漏极通过另外一个开关a1-与第二NMOS晶体管的栅极相连；第四NMOS晶体管的栅极与第二NMOS晶体管的栅极相连，其漏极通过一个MOS开关a1+与第二NMOS晶体管的栅极相连，其漏极通过另外一个开关a1-与第一NMOS晶体管的栅极相连；第五NMOS晶体管的源极接地，栅极通过一个MOS开关a3与自己的漏极相连，其栅极通过另外一个MOS开关a3与第七PMOS晶体管的漏极相连；第六NMOS晶体管的源极接地，栅极通过一个MOS开关a3与自己的漏极相连，其栅极通过另外一个MOS开关a3与第八PMOS晶体管的漏极相连；第七NMOS晶体管的栅极与第一NMOS晶体管的栅极相连，其漏极与第九NMOS晶体管的源极相连；第八NMOS晶体管的栅极与第二NMOS晶体管的栅极相连，其漏极与第十NMOS晶体管的源极相连；第九NMOS晶体管的栅极接固定的偏置电压，其漏极作为输出级正端与第九PMOS晶体管的栅极相连；第十NMOS晶体管的栅极接固定的偏置电压，其漏极作为输出级负端与第十PMOS晶体管的栅极相连；第九PMOS晶体管的栅极与其漏极相连，形成二极管负载连接；第十PMOS晶体管的栅极与其漏极相连，形成二极管负载连接；十二个MOS开关都由MOS管构成。

通过MOS开关控制差分输入级的等效跨导；通过相反的数字信号来控制MOS开关的开与关，即控制第四NMOS晶体管的漏极接到自己的栅极形成负反馈二极管连接，还是将第四NMOS晶体管的漏极接到第一NMOS晶体管的漏极形成正反馈二极管连接；同时作为全差分放大，保持对称性，相反的数字信号来控制MOS开关的开与关，即控制第三NMOS晶体管的漏极接到自己的栅极形成负反馈二极管连接，还是将第三NMOS晶体管的漏极接到第二NMOS晶体管的漏极形成正反馈二极管连接。

第七NMOS晶体管的栅极与第一NMOS晶体管的栅极相连，第八NMOS晶体管的栅极与第二NMOS晶体管的栅极相连；第九NMOS晶体管的栅极接固定的偏置电压，与第七NMOS晶体管组成共源共栅结构；第十NMOS晶体管的栅极接固定的偏置电压与第八NMOS晶体管组成共源共栅结构；第九PMOS晶体管的栅极与漏极相连，源极接电源，形成二极管连接的输出负载，其栅极、漏极作为差分输出信号的正端；第十PMOS晶体管的栅极与漏极相连，源极接电源，形成二极管连接的输出负载，其栅极、漏极作为差分输出信号的负端。通过数字MOS开关以及第七PMOS晶体管、第八PMOS晶体管、第五NMOS晶体管、第六NMOS晶体管分流来保证增益切换时，直流工作点的稳定，即稳定输出共模电压。

有益效果：本发明提供的一种数值可变增益放大器，思路新颖、结构简单，采用数字MOS开关控制NMOS二极管反馈极性的选择，改变电流镜比例放大因子，从而实现一个具有数字可变增益放大功能。此结构有效利用MOS晶体管，电路面积大幅减小，增益控制精度高，带宽大且较为恒定。

附图说明

图1为本发明的数字可变增益放大器主体电路结构示意图；

图2为本发明的差分输入端开关控制跨导电路结构示意图；

图3为本发明的MOS正、负反馈二极管连接电路结构示意图；

图4为传统数字开关控制可变增益放大器电路结构示意图；

图5为本发明的数字可变增益放大器频率特性仿真图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1、图2和图3所示，为一种数字可变增益放大器的结构示意图，其利用MOS晶体管差分输入端开关控制网络与MOS晶体管二极管正、负反馈开关控制网络，改变等效输入跨导与电流镜的比例放大因子，从而实现数字可变增益放大功能，该数字可变增益放大器主要包括差分输入级跨导控制网络，MOS晶体管二级管正/负反馈控制网络，输出负载级三部分：

所述差分输入级跨导控制网络包括偏置电流源Iref，二极管连接的第一PMOS晶体管MP1和作为尾电流源的第二PMOS晶体管MP2，以及差分输入级六个PMOS晶体管，即第三PMOS晶体管MP3、第四PMOS晶体管MP4、第五PMOS晶体管MP5、第六PMOS晶体管MP6、第七PMOS晶体管MP7和第八PMOS晶体管MP8；

所述MOS晶体管二级管正/负反馈控制网络包括连接负载的第一NMOS晶体管MN1和第二NMOS晶体管MN2，同时还包括第三NMOS晶体管MN3、第四NMOS晶体管MN4、第五NMOS晶体管MN5和第六NMOS晶体管MN6；

所述输出负载级包括两个共源NMOS的第七NMOS晶体管MN7和第八NMOS晶体管MN8，两个共栅NMOS的第九NMOS晶体管MN9、第十NMOS晶体管MN10，两个二极管连接的PMOS的第九PMOS晶体管MP9和第十PMOS晶体管MP10。

差分输入级跨导控制网络，MOS晶体管二级管正、负反馈控制网络机构成了数字可变增益放大器的主体电路部分。其中偏置电流源Iref与第一PMOS晶体管MP1产生偏置电压给第二PMOS晶体管MP2的栅极；第二PMOS晶体管MP2作为尾电流源，提供差分输入级的偏置电流，其源极接电源VDD；第三PMOS晶体管MP3、第五PMOS晶体管MP5和第七PMOS晶体管MP7的栅极接输入信号的正级Vin+，这三个PMOS管的源极接在一起，并与作为尾电流源的第二PMOS晶体管PM2的漏极相连，它们的衬底都与源极相连；第四PMOS晶体管MP4、第六PMOS晶体管MP6和第八PMOS晶体管MP8的栅极接输入信号的负级Vin-，这三个PMOS管的源极接在一起，并与作为尾电流源的第二PMOS晶体管MP2的漏极相连，它们的衬底都与源极相连；第一NMOS晶体管MN1的栅极与漏极相连，形成二极管连接方式，源极接地GND，漏极与第三PMOS晶体管MP3的漏极相连，同时漏极通过MOS开关a2+与第五PMOS晶体管MP5的漏极相连，通过MOS开关a2-与第六PMOS晶体管MP6的漏极相连；第二NMOS晶体管MN2的栅极与漏极相连，形成二极管连接方式，源极接地GND，漏极与第四PMOS晶体管MP4的漏极相连，同时漏极通过MOS开关a2+与第六PMOS晶体管MP6的漏极相连，通过MOS开关a2-与第五PMOS晶体管MP5的漏极相连；第三NMOS晶体管MN3的栅极与第一NMOS晶体管MN1的栅极相连，其漏极通过一个MOS开关a1+与第一NMOS晶体管MN1的栅极相连，其漏极通过另外一个开关a1-与第二NMOS晶体管MN2的栅极相连；第四NMOS晶体管MN4的栅极与第二NMOS晶体管MN2的栅极相连，其漏极通过一个MOS开关a1+与第二NMOS晶体管MN2的栅极相连，其漏极通过另外一个开关a1-与第一NMOS晶体管MN1的栅极相连；第五NMOS晶体管MN5的源极接地，栅极通过一个MOS开关a3与自己的漏极相连，其栅极通过另外一个MOS开关a3与第七PMOS晶体管MP7的漏极相连；第六NMOS晶体管MN6的源极接地，栅极通过一个MOS开关a3与自己的漏极相连，其栅极通过另外一个MOS开关a3与第八PMOS晶体管MP8的漏极相连；第七NMOS晶体管MN7的栅极与第一NMOS晶体管MN1的栅极相连，其漏极与第九NMOS晶体管MN9的源极相连；第八NMOS晶体管MN8的栅极与第二NMOS晶体管MN2的栅极相连，其漏极与第十NMOS晶体管MN10的源极相连；第九NMOS晶体管MN9的栅极接固定的偏置电压Vb，其漏极作为输出级正端Vout+，并与第九PMOS晶体管MP9的栅极相连；第十NMOS晶体管MN10的栅极接固定的偏置电压Vb，其漏极作为输出级负端Vout-，并与第十PMOS晶体管MP10的栅极相连；第九PMOS晶体管MP9的栅极与其漏极相连，形成二极管负载连接；第十PMOS晶体管MP10的栅极与其漏极相连，形成二极管负载连接；十二个MOS开关由MOS管构成，通过MOS开关栅极电压的选择来控制MOS开关的开与关。

通过MOS开关控制差分输入级的等效跨导；通过相反的数字信号a1+，a1-来控制MOS开关的开与关，即控制第四NMOS晶体管MN4的漏极接到自己的栅极形成负反馈二极管连接，还是将第四NMOS晶体管MN4的漏极接到第一NMOS晶体管MN1的漏极形成正反馈二极管连接；同时作为全差分放大，保持对称性，相反的数字信号a1+，a1-来控制MOS开关的开与关，即控制第三NMOS晶体管MN3的漏极接到自己的栅极形成负反馈二极管连接，还是将第三NMOS晶体管MN3的漏极接到第二NMOS晶体管MN2的漏极形成正反馈二极管连接。

第七NMOS晶体管MN7的栅极与第一NMOS晶体管MN1的栅极相连，第八NMOS晶体管MN8的栅极与第二NMOS晶体管MN2的栅极相连；第九NMOS晶体管MN9的栅极接固定的偏置电压Vb，与第七NMOS晶体管MN7组成共源共栅结构；第十NMOS晶体管MN10的栅极接固定的偏置电压Vb与第八NMOS晶体管MN6组成共源共栅结构；第九PMOS晶体管MP9的栅极与漏极相连，源极接电源VDD，形成二极管连接的输出负载，其栅极、漏极作为差分输出信号的正端；第十PMOS晶体管MP10的栅极与漏极相连，源极接电源VDD，形成二极管连接的输出负载，其栅极、漏极作为差分输出信号的负端。通过数字MOS开关以及第七PMOS晶体管MP7、第八PMOS晶体管MP8、第五NMOS晶体管MN5、第六NMOS晶体管MN6分流来保证增益切换时，直流工作点的稳定，即稳定输出共模电压。

传统的数字可变增益放大器的增益控制原理十分直观，如图4所示，直接通过开关控制a1、a2的电压，当a1电压接到第九NMOS晶体管MN9、第十NMOS晶体管MN10的栅压Vb上，且a2电压接地时，NMOS电流镜的比例放大因子就增大，差分输入小信号电流流通过镜像电流源流向输出负载级的比例变大，这样整个放大器的增益变大。当a1电压接地，而a2电压接到第九NMOS晶体管MN9、第十NMOS晶体管MN10栅压vb上，这时NMOS电流镜的比例放大因子变小，整个放大器的增益变小。这种方法结构简单，增益控制方式简单，输出共模电压稳定。但是也带来一系列的问题，首先NMOS晶体管第九NMOS晶体管MN9、第十NMOS晶体管MN10、第十一NMOS晶体管MN11、第十二NMOS晶体管MN12、第十三NMOS晶体管MN13、第十四NMOS晶体管MN14直接与输出级相连，这时存在大量的寄生电容，从而使得放大器的带宽变小。此外这种结构的增益控制范围较小，如果增加增益控制范围，需要通过增加更多的电流镜阵列，这时功耗过高，芯片面积变大，同时带宽进一步的恶化。

为了解决这些问题，可以采用图2所示的差分输入级跨导控制网络以及采用图3所示的MOS晶体管二级管正、负反馈控制网络。图2中，通过MOS开关以及相反的数字控制信号a2+、a2-来控制差分输入级的漏极连接方式，可以是负反馈连接方式，使得等效输入跨导增大，也可以是正反馈连接方式，使得等效输入跨导减小，通过当不需要增加或者减小等效输入跨导时，需要通过一组差分输入PMOS进行分流，从而保证不同增益控制方式下，差分输入的过驱动电压相等，通过输出级直流工作点稳定。图3中，通过MOS开关以及相反的数字控制信号a1+、a1-来控制NMOS二极管连接方式是正反馈连接还是负反馈连接。正反馈连接方式，可以使电流镜比例放大因子变大，负反馈连接方式，可以使电流镜比例放大因子变小。总体电路见图1所示，通过数字信号对差分输入级跨导控制网络、MOS晶体管二级管正、负反馈控制网络的控制，可以实现较大范围的增益控制，输出级的共栅晶体管MN9，MN10增加电流镜的输出阻抗的同时，并且起来隔离的作用。增益切换时，输出级的寄生电容没有发生改变，所以3dB带宽相对变化较少。此外第七PMOS晶体管MP7、第八PMOS晶体管MP8、第五NMOS晶体管MN5、第六NMOS晶体管MN6以及开关保证增益切换时整个电路的直流工作点的稳定。整个放大器的增益只与差分输入极的PMOS跨导，输出二极管连接的PMOS跨导以及数字开关控制的比例电流镜放大因子有关。通过为了更进一步的提高增益控制范围，可以增加差分输入级跨导控制网络以及MOS晶体管二极管正/负反馈控制网络。只要保证负反馈大于正反馈，就不会存在环路稳定性问题。图5给出在CMOS工艺条件下的仿真结果，可以看出较好的增益控制精度以及较高的3dB带宽。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种数字可变增益放大器，其特征在于：所述放大器包括差分输入级跨导控制网络、MOS晶体管二级管正/负反馈控制网络和输出负载级三部分：

所述差分输入级跨导控制网络包括偏置电流源Iref，第一PMOS晶体管(MP1)、第二PMOS晶体管(MP2)、第三PMOS晶体管(MP3)、第四PMOS晶体管(MP4)、第五PMOS晶体管(MP5)、第六PMOS晶体管(MP6)、第七PMOS晶体管(MP7)和第八PMOS晶体管(MP8)；

所述MOS晶体管二级管正/负反馈控制网络包括第一NMOS晶体管(MN1)、第二NMOS晶体管(MN2)、第三NMOS晶体管(MN3)、第四NMOS晶体管(MN4)、第五NMOS晶体管(MN5)和第六NMOS晶体管(MN6)；

所述输出负载级包括第七NMOS晶体管(MN7)、第八NMOS晶体管(MN8)、第九NMOS晶体管(MN9)、第十NMOS晶体管(MN10)、第九PMOS晶体管(MP9)、第十PMOS晶体管(MP10)；

所述差分输入级跨导控制网络中，偏置电流源Iref连接第一PMOS晶体管(MP1)的漏极和栅极，第一PMOS晶体管(MP1)和第二PMOS晶体管(MP2)的栅极相连接，第一PMOS晶体管(MP1)和第二PMOS晶体管(MP2)的源极接电源(VDD)；第三PMOS晶体管(MP3)、第五PMOS晶体管(MP5)和第七PMOS晶体管(MP7)的栅极接输入信号的正级(Vin+)，这三个PMOS管的源极接在一起，并与第二PMOS晶体管(MP2)的漏极相连，它们的衬底都与各自的源极相连；第四PMOS晶体管(MP4)、第六PMOS晶体管(MP6)和第八PMOS晶体管(MP8)的栅极接输入信号的负级(Vin-)，这三个PMOS管的源极接在一起，并与第二PMOS晶体管(MP2)的漏极相连，它们的衬底都与各自的源极相连；第一NMOS晶体管(MN1)的栅极与漏极相连，形成二极管连接方式，其源极接地(GND)，漏极与第三PMOS晶体管(MP3)的漏极相连，同时漏极通过MOS开关a2+与第五PMOS晶体管(MP5)的漏极相连，通过MOS开关a2-与第六PMOS晶体管(MP6)的漏极相连；第二NMOS晶体管(MN2)的栅极与漏极相连，形成二极管连接方式，源极接地(GND)，漏极与第四PMOS晶体管(MP4)的漏极相连，同时漏极通过MOS开关a2+与第六PMOS晶体管(MP6)的漏极相连，通过MOS开关a2-与第五PMOS晶体管(MP5)的漏极相连；第三NMOS晶体管(MN3)的栅极与第一NMOS晶体管(MN1)的栅极相连，其漏极通过一个MOS开关a1+与第一NMOS晶体管(MN1)的栅极相连，其漏极通过另外一个开关a1-与第二NMOS晶体管(MN2)的栅极相连；第四NMOS晶体管(MN4)的栅极与第二NMOS晶体管(MN2)的栅极相连，其漏极通过一个MOS开关a1+与第二NMOS晶体管(MN2)的栅极相连，其漏极通过另外一个开关a1-与第一NMOS晶体管(MN1)的栅极相连；第五NMOS晶体管(MN5)的源极接地，栅极通过一个MOS开关a3与自己的漏极相连，其栅极通过另外一个MOS开关a3与第七PMOS晶体管(MP7)的漏极相连；第六NMOS晶体管(MN6)的源极接地，栅极通过一个MOS开关a3与自己的漏极相连，其栅极通过另外一个MOS开关a3与第八PMOS晶体管(MP8)的漏极相连；第七NMOS晶体管(MN7)的栅极与第一NMOS晶体管(MN1)的栅极相连，其漏极与第九NMOS晶体管(MN9)的源极相连；第八NMOS晶体管(MN8)的栅极与第二NMOS晶体管(MN2)的栅极相连，其漏极与第十NMOS晶体管(MN10)的源极相连；第九NMOS晶体管(MN9)的栅极接固定的偏置电压(Vb)，其漏极作为输出级正端(Vout+)与第九PMOS晶体管(MP9)的栅极相连；第十NMOS晶体管(MN10)的栅极接固定的偏置电压(Vb)，其漏极作为输出级负端(Vout-)与第十PMOS晶体管(MP10)的栅极相连；第九PMOS晶体管(MP9)的栅极与其漏极相连，形成二极管负载连接；第十PMOS晶体管(MP10)的栅极与其漏极相连，形成二极管负载连接；十二个MOS开关都由MOS管构成。

2.根据权利要求1所述的一种数字可变增益放大器，其特征在于：第七NMOS晶体管(MN7)的栅极与第一NMOS晶体管(MN1)的栅极相连，第八NMOS晶体管(MN8)的栅极与第二NMOS晶体管(MN2)的栅极相连；第九NMOS晶体管(MN9)的栅极接固定的偏置电压(Vb)，与第七NMOS晶体管(MN7)组成共源共栅结构；第十NMOS晶体管(MN10)的栅极接固定的偏置电压(Vb)与第八NMOS晶体管(MN6)组成共源共栅结构；第九PMOS晶体管(MP9)的栅极与漏极相连，源极接电源(VDD)，形成二极管连接的输出负载，其栅极、漏极作为差分输出信号的正端；第十PMOS晶体管(MP10)的栅极与漏极相连，源极接电源(VDD)，形成二极管连接的输出负载，其栅极、漏极作为差分输出信号的负端。

Images