CN116759424A - 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 - Google Patents
一种自对准沟槽型碳化硅混合二极管结构及其制备方法 Download PDFInfo
- Publication number
- CN116759424A CN116759424A CN202311047818.4A CN202311047818A CN116759424A CN 116759424 A CN116759424 A CN 116759424A CN 202311047818 A CN202311047818 A CN 202311047818A CN 116759424 A CN116759424 A CN 116759424A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon carbide
- type
- region
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 90
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 90
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 26
- 230000003647 oxidation Effects 0.000 claims abstract description 5
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 5
- 230000004888 barrier function Effects 0.000 claims description 59
- 238000002347 injection Methods 0.000 claims description 57
- 239000007924 injection Substances 0.000 claims description 57
- 238000005530 etching Methods 0.000 claims description 24
- 230000000903 blocking effect Effects 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 14
- 238000005468 ion implantation Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 11
- 239000007943 implant Substances 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 9
- 230000002441 reversible effect Effects 0.000 abstract description 8
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000011031 large-scale manufacturing process Methods 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0814—Diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体技术领域，具体涉及一种自对准沟槽型碳化硅混合二极管结构及其制备方法。本发明公开的半导体结构包括：N+碳化硅衬底；N‑缓冲层，设置于所述N+碳化硅衬底上方；N‑漂移层，设置于所述N‑缓冲层上方；所述N‑漂移层中刻蚀形成有多个沟槽，多个所述沟槽间互不连通且均沿垂直方向设置；氧化层，设置于所述沟槽内侧表面；填充层，设置于所述氧化层内，所述填充层的顶部与所述N‑漂移层的上表面重合以及第一P型阻挡区等，本发明的半导体结构兼具低导通压降以及低漏电流的特性，基于自对准工艺，本发明可在不额外增加掩膜层的基础上，实现多级沟槽型碳化硅混合二极管器件结构，达到优化正向导通特性以及反向漏电流的性能。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种自对准沟槽型碳化硅混合二极管结构及其制备方法。
背景技术
现有的沟槽型碳化硅二极管制作方法是先在碳化硅晶圆表面制作沟槽结构，然后对沟槽的表面以及侧面进行离子注入，经高温退火后形成P型离子注入区，利用在两个P型注入区之间形成导电通道，从而来实现对器件正向导通压降以及反向漏电流的控制。该方法在对沟槽侧壁进行离子注入时，容易造成沟槽两侧注入离子分布不均，对设备要求要，工艺难度大。
碳化硅材料作为宽禁带半导体材料，比硅材料具有更优异的特性，禁带宽度是硅的3倍，临界击穿电场是硅的10倍，热导率是硅的4倍。使用碳化硅材料制成的功率器件比硅器件具有更高的工作频率、更小的损耗以及更高的工作温度和功率密度，热别适合应用于高压、大功率、高温、抗辐射的电力电子器件中。
碳化硅二极管由于碳化硅材料本身高的击穿场强，可轻松实现兼具低导通压降以及高耐压能力（1200V及以上）的器件特性。目前报道的碳化硅二极管中，击穿能力在10kV以上的器件，已经被制造出来，在轨道交通、超高压电能输送等领域有非常广泛的应用前景。沟槽型碳化硅二极管是一种通过利用沟槽结构，在器件被施加反向偏压作用时降低器件表面电场的方法来改变器件漏电流的二极管。该结构的碳化硅二极管器件同时兼有低漏电，低正向导通压降的特点，适合应用于高压器件中。
如图1和图2，所示现有技术中CN 114628499 A专利公开了一种带有沟槽的碳化硅二极管，该发明通过在沟槽侧壁及底部进行离子注入形成P型注入区，在沟槽内设置欧姆接触，在两个沟槽之间的外延层表面设置肖特基接触。该结构的碳化硅化硅二极管在低电压时克服肖特基势垒，实现正向导通的效果，在浪涌状态下（VF＞2.7V），碳化硅PN结导通，电流增大，实现较好的浪涌电流泄放效果，如图2所示。虽然该结构具有较好的正向导通能力，但是在低电压时（VF＜2.7V）只有肖特基界面实现导通，电流密度较小，器件损耗大，因此仍然具有较大的缺陷。
另外，现有的沟槽型碳化硅二极管制作方法是先在碳化硅晶圆表面制作沟槽结构，然后对沟槽的表面以及侧面进行离子注入，经高温退火后形成P型离子注入区，利用在两个P型注入区之间形成导电通道，从而来实现对器件正向导通压降以及反向漏电流的控制。该方法在对沟槽侧壁进行离子注入时，容易造成沟槽两侧注入离子分布不均，对设备要求要，工艺难度大。
发明内容
本发明的一个目的在于提供一种自对准沟槽型碳化硅混合二极管结构。
本发明的第二目的在于提供上述结构的制备方法。
本发明提供的结构在传统沟槽型肖特基二极管基础上，在阳极引入栅控型二极管，组成沟槽型混合碳化硅二极管结构，该结构兼具低导通压降以及低漏电流的特性，同时，基于自对准工艺，本发明可在不额外增加掩膜层的基础上，实现多级沟槽型碳化硅混合二极管器件结构，达到优化正向导通特性以及反向漏电流的性能。本发明提出的制作方法对设备要求不高，与现有制造工艺兼容，成本低，可实现大规模生产。
根据本发明的第一个方面，本发明公开了一种自对准沟槽型碳化硅混合二极管结构，包括：
N+碳化硅衬底；
N-缓冲层，设置于所述N+碳化硅衬底上方；
N-漂移层，设置于所述N-缓冲层上方；
所述N-漂移层中刻蚀形成有多个沟槽，多个所述沟槽间互不连通且均沿垂直方向设置；
氧化层，设置于所述沟槽内侧表面；
填充层，设置于所述氧化层内，所述填充层的顶部与所述N-漂移层的上表面重合；
第一P型阻挡区，所述第一P型阻挡区的上表面和所述沟槽的底面重合；
N型注入区，设置于所述沟槽的侧壁且上表面和N-漂移层的上表面重合；
P型基区，设置于所述N型注入区的底面和侧壁；
第一欧姆接触层，设置于P型基区、N型注入区以及沟槽的上表面；
肖特基接触层，设置于所述N-漂移层和所述第一欧姆接触层上表面；
阳极金属层，设置于所述肖特基接触层上表面；
第二欧姆接触层，设置于所述N+碳化硅衬底的下表面；
阴极金属层，设置于所述第二欧姆接触层的下表面。
根据本发明的一个实施例，所述N+碳化硅衬底的掺杂浓度在1e19cm-3以上。
根据本发明的一个实施例，所述N-缓冲层的掺杂浓度为1e18-9e18cm-3，厚度为0.2-0.8μm。
根据本发明的一个实施例，所述N-漂移层的掺杂浓度为5e14-9e17cm-3，厚度为3-30μm。
根据本发明的一个实施例，所述第一P型阻挡区的掺杂浓度在1e18cm-3以上，且厚度小于所述沟槽的深度或所述N型注入区的深度。
根据本发明的一个实施例，所述P型基区的厚度小于所述沟槽的深度。
根据本发明的一个实施例，所述N型注入区的掺杂浓度在1e19cm-3以上，所述N型注入区的底部高于所述沟槽的底部。
根据本发明的一个实施例，所述沟槽的底部还包括多级台阶结构，所述台阶结构处设有顶部和台阶结构上表面重合、侧壁和台阶结构侧壁重合的第二P型阻挡区。
根据本发明的一个实施例，所述第二P型阻挡区的底部高于所述第一P型阻挡区的顶部。
根据本发明的第二个方面，本发明还公开了一种自对准沟槽型碳化硅混合二极管结构的制备方法，包括：
S01，提供N+碳化硅衬底，在所述N+碳化硅衬底上通过外延生长形成N-缓冲层，在所述N-缓冲层上通过外延生长形成N-漂移层；
S02，在所述N-漂移层上形成第一阻挡层，并刻蚀第一阻挡层形成注入区域，通过对N-漂移层进行离子注入，形成P型基区；
S03，在所述P型基区上形成第二阻挡层，并刻蚀第二阻挡层形成注入区域，通过对N-漂移层进行离子注入，形成N型注入区；
S04，在所述N型注入区上形成第三阻挡层，并刻蚀第三阻挡层开窗，通过对N-漂移层进行刻蚀，形成沟槽；
S05，在所述沟槽底部进行离子注入，形成第一P型阻挡区，然后去除未被刻蚀的第一阻挡层、第二阻挡层以及第三阻挡层；
S06，在所述沟槽的内侧表面形成氧化层；
S07，在所述氧化层内形成填充层；
S08，在所述P 型基区、N 型注入区及沟槽上形成第一欧姆接触层；
S09，在所述N-漂移层和所述第一欧姆接触层上形成肖特基接触层；
在所述肖特基接触层上形成阳极金属层；
S10，在所述N+碳化硅衬底的下表面形成第二欧姆接触层；
在所述第二欧姆接触层的下表面形成阴极金属层。
根据本发明的一个实施例，所述步骤S04中沟槽的刻蚀深度大于所述P型基区的厚度。
根据本发明的一个实施例，所述步骤S04中沟槽形成于所述N-漂移层、P型基区以及N型注入区中间。
本发明具有如下的有益效果：
1.本发明结构兼具低导通压降以及低漏电流的特性；
2.基于自对准工艺，本发明可在不额外增加掩膜层的基础上，实现多级沟槽型碳化硅混合二极管器件结构，达到优化正向导通特性以及反向漏电流的性能；
3.本发明提出的制作方法对设备要求不高，与现有制造工艺兼容，成本低，可实现大规模生产。
附图说明
图1为现有技术中的一种带有沟槽的碳化硅二极管在低电压时的正向导通电流密度示意图；
图2为现有技术中的一种带有沟槽的碳化硅二极管在浪涌电压时的正向导通电流密度示意图；
图3为本发明提供的一种自对准沟槽型碳化硅混合二极管结构示意图；
图4为本发明提供的一种自对准沟槽型碳化硅混合二极管结构局部等效电路示意图；
图5为本发明提供的一种自对准沟槽型碳化硅混合二极管结构浪电路结构简图；
图6为本发明提供的一种自对准沟槽型碳化硅混合二极管结构在低电压时的正向导通电流密度示意图；
图7为本发明提供的一种自对准沟槽型碳化硅混合二极管结构在浪涌电压时的正向导通电流密度示意图；
图8为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构制备方法流程图；
图9为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S01得到的结构示意图；
图10为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S02得到的结构示意图；
图11为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S03得到的结构示意图；
图12为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S04得到的结构示意图；
图13为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S05得到的结构示意图；
图14为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S06得到的结构示意图；
图15为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S07得到的结构示意图；
图16为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S08得到的结构示意图；
图17为本发明一个实施例内的一种自对准沟槽型碳化硅混合二极管结构的制备方法步骤S09得到的结构示意图；
图18为本发明提供的另一种自对准沟槽型碳化硅混合二极管结构的器件结构示意图。
具体实施方式
下面结合说明书附图，对本发明实施例的技术方案进行详细说明。
以下实施例仅用于更加清楚地说明本发明的技术方案，因此只作为示例，而不能以此来限制本发明的保护范围。显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同；本文中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
本发明的描述中，本发明术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本发明实施例的描述中，技术术语“上”“下”“顶”“底”“侧”“高度”“宽度”“厚度”“深度”“水平”“垂直”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明实施例的限制。
在本发明实施例的描述中，术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
在本发明实施例的描述中，技术术语“第一”“第二”“第三”等仅用于区别不同对象，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量、特定顺序或主次关系。在本发明实施例的描述中，“多个”的含义是两个以上，除非另有明确具体的限定。
在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本发明所描述的实施例可以与其它实施例相结合。
请参考图3、图4和图5，根据本发明的一个实施例，一种自对准沟槽型碳化硅混合二极管结构，包括：
N+碳化硅衬底；
N-缓冲层，设置于所述N+碳化硅衬底上方；
N-漂移层，设置于所述N-缓冲层上方；
所述N-漂移层中刻蚀形成有多个沟槽，多个所述沟槽间互不连通且均沿垂直方向设置；
氧化层，设置于所述沟槽内侧表面；
填充层，设置于所述氧化层内，所述填充层的顶部与所述N-漂移层的上表面重合；
第一P型阻挡区，所述第一P型阻挡区的上表面和所述沟槽的底面重合；
N型注入区，设置于所述沟槽的侧壁且上表面和N-漂移层的上表面重合；
P型基区，设置于所述N型注入区的底面和侧壁；
第一欧姆接触层，设置于P型基区、N型注入区以及沟槽的上表面；
肖特基接触层，设置于所述N-漂移层和所述第一欧姆接触层上表面；
阳极金属层，设置于所述肖特基接触层上表面；
第二欧姆接触层，设置于所述N+碳化硅衬底的下表面；
阴极金属层，设置于所述第二欧姆接触层的下表面。
相应的，对于各结构的说明如下：
N+碳化硅衬底：掺杂浓度在1e19cm-3以上。
N-缓冲层：掺杂浓度为1e18-9e18cm-3，厚度为0.2-0.8μm，更优选为0.5μm。
N-漂移层：掺杂浓度根据器件耐压设置而定，掺杂浓度为5e14-9e17cm-3，厚度为3-30μm。
第一P型阻挡区：掺杂杂质为Al，掺杂浓度在1e18cm-3以上，且厚度小于所述沟槽的深度或所述N型注入区的深度，第一P型阻挡区位于沟槽结构正下方，对沟槽底部进行包裹，在器件处于反向截止时减小沟槽底部所受电场强度，对沟槽结构起保护作用。
氧化层：氧化层的材料可以选择SiO2，SiN，HfO2中的至少一种，设置于所述沟槽内侧表面，起绝缘效果，而且，沟槽中氧化层内设置的填充层，填充层材料为导电材料，包括但不限于高掺杂多晶硅。
P型基区：掺杂杂质为Al，掺杂浓度根据设计要求而定，受N-漂移层浓度以及沟槽内氧化层厚度影响，其厚度小于所述沟槽的深度；
N型注入区：掺杂浓度在1e19cm-3以上，所述N型注入区的深度小于所述P型基区的深度，有离子注入后高温退火形成，掺杂杂质为N，N型注入区上表面可以与欧姆接触层形成良好的欧姆接触，且其底部高于所述沟槽的底部，所述N型注入区和N-漂移层通过P型基区隔开。
第一欧姆接触层：在P型基区、N型注入区以及沟槽上表面沉积金属形成的，其中金属包括但不限于Ti、Ni或Pt等。
肖特基接触层：在 N-漂移层上方除欧姆接触层区域外设置肖特基接触层，与 N-漂移层形成良好肖特基接触，同时在肖特基接触层上方设置阳极金属层，作为沟槽型碳化硅混合二极管的阳极。
第一欧姆接触层：在 N+碳化硅衬底下表面设置欧姆接触层，形成良好欧姆接触；在欧姆接触层下表面设置阴极金属层，作为沟槽型碳化硅混合二极管的阴极。
在本发明的一个实施例内，所述沟槽的底部还包括多级台阶结构，所述台阶结构处设有顶部和台阶结构上表面重合、侧壁和台阶结构侧壁重合的第二P型阻挡区，其中所述第二P型阻挡区的底部高于所述第一P型阻挡区的顶部。
本发明在传统沟槽型肖特基二极管基础上，在阳极引入栅控型二极管，组成沟槽型碳化硅混合二极管结构。如图4和图5所示，肖特基接触层与外延层界面构成肖特基二极管，其中的沟槽结构相当于沟槽型场效应晶体管的栅极，阳极金属层相当于场效应晶体管的源极，栅源极在本发明中进行短接，组成了栅控型二极管，该栅控型二极管与肖特基二极管并联，组成混合二极管结构。在阳极施加正电压时，肖特基二极管与栅控二极管可实现导通，提升了器件的导通电流密度，降低器件导通功耗。
相应的，其正向导通状态时，阳极施加正电压，阴极电压为0时，阳极金属层及沟槽内填充层的电位相同，随着阳极施加正电压不断增加，突破肖特基势垒，产生正向导通电流。同时，阳极电压的增加，沟槽内填充层电位与阳极金属层电位相同，因此在P型基区内沟槽侧氧化层与碳化硅界面处形成增强型导电沟道，栅控二极管器件导通，电流密度如图6所示。
在浪涌状态下，阳极施加的电压很高，超过碳化硅 PN 结的开启电压（约 2.7V），P型基区与 N-漂移层之间的 PN 结导通，对 N-漂移层进行离子注入，大大降低器件导通电阻，正向导通电流急剧增加，如图7所示。该结构可有效提高二极管的电流密度，提升正向浪涌能力。
在本发明的一些实施例内，N-缓冲层为N型掺杂，掺杂浓度范围在1e18cm-3至9e18cm-3之间，厚度在0.5μm左右。
在本发明的一些实施例内，所述N-漂移层位于N-缓冲层上方，掺杂浓度为5e14cm-3至9e17cm-3，厚度在3μm-30μm。
在本发明的一些实施例内，所述第一P型阻挡区为P型掺杂，掺杂浓度为1e18cm-3以上，其可以通过如Al离子的注入形成。
根据本发明的一个实施例，N型注入区为N型掺杂，掺杂浓度在1e19cm-3。其可以通过如N的掺杂形成。
根据本发明的一个实施例，P型基区为P型掺杂，掺杂浓度在1e19cm-3，其可以通过如Al离子的注入形成。
上述的结构兼具低导通压降以及低漏电流的特性。
上述结构的制备方法，包括：
S01，提供N+碳化硅衬底，在所述N+碳化硅衬底上通过外延生长形成N-缓冲层，在所述N-缓冲层上通过外延生长形成N-漂移层；
S02，在所述N-漂移层上形成第一阻挡层，并刻蚀第一阻挡层形成注入区域，通过对N-漂移层进行离子注入，形成P型基区；
S03，在所述P型基区上形成第二阻挡层，并刻蚀第二阻挡层形成注入区域，通过对N-漂移层进行离子注入，形成N型注入区；
S04，在所述N型注入区上形成第三阻挡层，并刻蚀第三阻挡层开窗，通过对N-漂移层进行刻蚀，形成沟槽；
S05，在所述沟槽底部进行离子注入，形成第一P型阻挡区，然后去除未被刻蚀的第一阻挡层、第二阻挡层以及第三阻挡层；
S06，在所述沟槽的内侧表面形成氧化层；
S07，在所述氧化层内形成填充层；
S08，在所述P 型基区、N 型注入区及沟槽上形成第一欧姆接触层；
S09，在所述N-漂移层和所述第一欧姆接触层上形成肖特基接触层；
在所述肖特基接触层上形成阳极金属层；
S10，在所述N+碳化硅衬底的下表面形成第二欧姆接触层；
在所述第二欧姆接触层的下表面形成阴极金属层。
在本发明的一个实施例内，所述步骤S04中沟槽的刻蚀深度大于所述P型基区的厚度。
在本发明的一个实施例内，所述步骤S04中沟槽形成于所述N-漂移层、P型基区以及N型注入区中间。
本发明基于自对准工艺，可在不额外增加掩膜层的基础上，实现多级沟槽型碳化硅混合二极管器件结构，达到优化正向导通特性以及反向漏电流的性能；且对设备要求不高，与现有制造工艺兼容，成本低，可实现大规模生产。
请参考附图8以及附图9-17，本发明的一个实施例中，制备上述器件的方法包括：
S01，提供N+碳化硅衬底，在所述N+碳化硅衬底上通过外延生长形成N-缓冲层，在所述N-缓冲层上通过外延生长形成N-漂移层，请参阅图9；
S02，在所述N-漂移层上形成第一阻挡层，并刻蚀第一阻挡层形成注入区域，通过对N-漂移层进行离子注入，形成P型基区，请参阅图10；
在本发明的一个实施例内，S02，在所述N-漂移层上生长注入第一阻挡层并开窗，然后在N-漂移层上进行P型离子注入，形成P型基区；
S03，在所述P型基区上形成第二阻挡层，并刻蚀第二阻挡层形成注入区域，通过对N-漂移层进行离子注入，形成N型注入区，请参阅图11；
在本发明的一个实施例内，S03，在S02的基础上沉积注入第二阻挡层，该第二阻挡层覆盖S02中第一阻挡层上方、侧壁以及P型基区上方，然后采用干法刻蚀，刻蚀深度为注入的第二阻挡层的厚度，去除第一阻挡层以及P型基区上方的部分第二阻挡层，则注入的第一阻挡层的侧壁部分的第二阻挡层被保留下来，保留下来的第二阻挡层的厚度在每个P型基区上方均相同，形成自对准工艺；然后进行N型离子注入，形成N型注入区，其中保留下来的第二阻挡层的厚度为P型基区左右边沿与N型注入区左右边沿之间的距离，请参阅图11；
S04，在所述N型注入区上形成第三阻挡层，并刻蚀第三阻挡层开窗，通过对N-漂移层进行刻蚀，形成沟槽，请参阅图12；
在本发明的一个实施例内，S04，在S03的基础上，在注入的第一阻挡层、保留下来的第二阻挡层以及N型注入区上方沉积刻蚀第三阻挡层，同样利用自对准工艺，将N型注入区上方部分区域刻蚀，裸露出碳化硅材料表面，对裸露出的碳化硅材料进行刻蚀，刻蚀深度大于P型基区深度，则在N-漂移层、P型基区以及N型注入区中形成沟槽结构；
S05，在所述沟槽底部进行离子注入，形成第一P型阻挡区，然后去除未被刻蚀的第一阻挡层、第二阻挡层以及第三阻挡层，请参阅图13；
S06，在所述沟槽的内侧表面形成氧化层，请参阅图14；
S07，在所述氧化层内形成填充层，请参阅图15；
S08，在所述P 型基区、N 型注入区及沟槽上形成第一欧姆接触层，请参阅图16；
S09，在所述N-漂移层和所述第一欧姆接触层上形成肖特基接触层；
在所述肖特基接触层上形成阳极金属层，请参阅图17；
S10，在所述N+碳化硅衬底的下表面形成第二欧姆接触层；
在所述第二欧姆接触层的下表面形成阴极金属层，得到如图3所示的结构。
进一步的，本发明提供的制备方法除可以用于制备常规沟槽结构外，还可以用于多级沟槽型的二极管器件结构的制备，请参考图18，沟槽的底部还包括多级台阶结构，该台阶结构包括沟槽底部和高于沟槽底部且位于两侧的台阶，台阶结构的每个台阶处均设置有顶部和台阶结构上表面重合、侧壁和台阶结构侧壁重合的第二阻挡区，沟槽底部的第一P型阻挡区宽度大于第二P型阻挡区。
进一步的，作为对上述结构的进一步改进，第二阻挡区的高度低于台阶高度。第二P型阻挡区的掺杂浓度可以和第一P型阻挡区一致，或者进行调整以改变电流密度。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (12)
1.一种自对准沟槽型碳化硅混合二极管结构，其特征在于，包括：
N+碳化硅衬底；
N-缓冲层，设置于所述N+碳化硅衬底上方；
N-漂移层，设置于所述N-缓冲层上方；
所述N-漂移层中刻蚀形成有多个沟槽，多个所述沟槽间互不连通且均沿垂直方向设置；
氧化层，设置于所述沟槽内侧表面；
填充层，设置于所述氧化层内，所述填充层的顶部与所述N-漂移层的上表面重合；
第一P型阻挡区，所述第一P型阻挡区的上表面和所述沟槽的底面重合；
N型注入区，设置于所述沟槽的侧壁且上表面和N-漂移层的上表面重合；
P型基区，设置于所述N型注入区的底面和侧壁；
第一欧姆接触层，设置于P型基区、N型注入区以及沟槽的上表面；
肖特基接触层，设置于所述N-漂移层和所述第一欧姆接触层上表面；
阳极金属层，设置于所述肖特基接触层上表面；
第二欧姆接触层，设置于所述N+碳化硅衬底的下表面；
阴极金属层，设置于所述第二欧姆接触层的下表面。
2.根据权利要求1所述的一种自对准沟槽型碳化硅混合二极管结构，其特征在于，所述N+碳化硅衬底的掺杂浓度在1e19cm-3以上。
3.根据权利要求1所述的一种自对准沟槽型碳化硅混合二极管结构，其特征在于，所述N-缓冲层的掺杂浓度为1e18-9e18cm-3，厚度为0.2-0.8μm。
4.根据权利要求1所述的一种自对准沟槽型碳化硅混合二极管结构，其特征在于，所述N-漂移层的掺杂浓度为5e14-9e17cm-3，厚度为3-30μm。
5.根据权利要求1所述的一种自对准沟槽型碳化硅混合二极管结构，其特征在于，所述第一P型阻挡区的掺杂浓度在1e18cm-3以上，且厚度小于所述沟槽的深度或所述N型注入区的深度。
6.根据权利要求1所述的一种自对准沟槽型碳化硅混合二极管结构，其特征在于，所述P型基区的厚度小于所述沟槽的深度。
7.根据权利要求1所述的一种自对准沟槽型碳化硅混合二极管结构，其特征在于，所述N型注入区的掺杂浓度在1e19cm-3以上，所述N型注入区的底部高于所述沟槽的底部。
8.根据权利要求1所述的一种自对准沟槽型碳化硅混合二极管结构，其特征在于，所述沟槽的底部还包括多级台阶结构，所述台阶结构处设有顶部和台阶结构上表面重合、侧壁和台阶结构侧壁重合的第二P型阻挡区。
9.根据权利要求8所述的一种自对准沟槽型碳化硅混合二极管结构，其特征在于，所述第二P型阻挡区的底部高于所述第一P型阻挡区的顶部。
10.一种自对准沟槽型碳化硅混合二极管结构的制备方法，其特征在于，包括以下步骤：
S01，提供N+碳化硅衬底，在所述N+碳化硅衬底上通过外延生长形成N-缓冲层，在所述N-缓冲层上通过外延生长形成N-漂移层；
S02，在所述N-漂移层上形成第一阻挡层，并刻蚀第一阻挡层形成注入区域，通过对N-漂移层进行离子注入，形成P型基区；
S03，在所述P型基区上形成第二阻挡层，并刻蚀第二阻挡层形成注入区域，通过对N-漂移层进行离子注入，形成N型注入区；
S04，在所述N型注入区上形成第三阻挡层，并刻蚀第三阻挡层开窗，通过对N-漂移层进行刻蚀，形成沟槽；
S05，在所述沟槽底部进行离子注入，形成第一P型阻挡区，然后去除未被刻蚀的第一阻挡层、第二阻挡层以及第三阻挡层；
S06，在所述沟槽的内侧表面形成氧化层；
S07，在所述氧化层内形成填充层；
S08，在所述P 型基区、N 型注入区及沟槽上形成第一欧姆接触层；
S09，在所述N-漂移层和所述第一欧姆接触层上形成肖特基接触层；
在所述肖特基接触层上形成阳极金属层；
S10，在所述N+碳化硅衬底的下表面形成第二欧姆接触层；
在所述第二欧姆接触层的下表面形成阴极金属层。
11.根据权利要求10所述的一种自对准沟槽型碳化硅混合二极管结构的制备方法，其特征在于，所述步骤S04中沟槽的刻蚀深度大于所述P型基区的厚度。
12.根据权利要求10所述的一种自对准沟槽型碳化硅混合二极管结构的制备方法，其特征在于，所述步骤S04中沟槽形成于所述N-漂移层、P型基区以及N型注入区中间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311047818.4A CN116759424A (zh) | 2023-08-21 | 2023-08-21 | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311047818.4A CN116759424A (zh) | 2023-08-21 | 2023-08-21 | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116759424A true CN116759424A (zh) | 2023-09-15 |
Family
ID=87961285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311047818.4A Pending CN116759424A (zh) | 2023-08-21 | 2023-08-21 | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116759424A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117317034A (zh) * | 2023-11-28 | 2023-12-29 | 深圳平创半导体有限公司 | 一种碳化硅混合二极管器件、制作方法及版图结构 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633168A (zh) * | 2015-12-31 | 2016-06-01 | 国网智能电网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| CN106876485A (zh) * | 2017-03-06 | 2017-06-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN108962977A (zh) * | 2018-07-12 | 2018-12-07 | 中国科学院半导体研究所 | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 |
| CN113823679A (zh) * | 2021-11-23 | 2021-12-21 | 成都蓉矽半导体有限公司 | 栅控二极管整流器 |
-
2023
- 2023-08-21 CN CN202311047818.4A patent/CN116759424A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105633168A (zh) * | 2015-12-31 | 2016-06-01 | 国网智能电网研究院 | 一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法 |
| CN106876485A (zh) * | 2017-03-06 | 2017-06-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 |
| CN108962977A (zh) * | 2018-07-12 | 2018-12-07 | 中国科学院半导体研究所 | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 |
| CN113823679A (zh) * | 2021-11-23 | 2021-12-21 | 成都蓉矽半导体有限公司 | 栅控二极管整流器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117317034A (zh) * | 2023-11-28 | 2023-12-29 | 深圳平创半导体有限公司 | 一种碳化硅混合二极管器件、制作方法及版图结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107799582B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN109037312B (zh) | 一种带有屏蔽栅的超结igbt及其制造方法 | |
| US11081575B2 (en) | Insulated gate bipolar transistor device and method for manufacturing the same | |
| CN107731899B (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| EP2294621A1 (en) | Method of forming a power semiconductor device and power semiconductor device | |
| CN107731898B (zh) | 一种cstbt器件及其制造方法 | |
| US9048095B2 (en) | Method for manufacturing a semiconductor device having a channel region in a trench | |
| US8264036B2 (en) | Power semiconductor device with low on-state voltage and method of manufacturing the same | |
| CN113838916B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN110600537A (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN115020479B (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| US20210296447A1 (en) | Semiconductor device, method of manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator | |
| CN111211168B (zh) | 一种rc-igbt芯片及其制造方法 | |
| CN116759424A (zh) | 一种自对准沟槽型碳化硅混合二极管结构及其制备方法 | |
| CN114792734A (zh) | 一种双沟槽碳化硅mosfet及其制备方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| CN110504314B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN213124445U (zh) | 一种新型碳化硅沟槽式绝缘栅双极晶体管 | |
| CN111933704B (zh) | 门极换流晶闸管的元胞结构、制备方法及门极换流晶闸管 | |
| CN110061047B (zh) | 一种igbt结构及其制作方法 | |
| CN113838913A (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN209747516U (zh) | 一种igbt结构 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |