CN116758848A - 一种显示面板及显示装置 - Google Patents
一种显示面板及显示装置 Download PDFInfo
- Publication number
- CN116758848A CN116758848A CN202310340371.3A CN202310340371A CN116758848A CN 116758848 A CN116758848 A CN 116758848A CN 202310340371 A CN202310340371 A CN 202310340371A CN 116758848 A CN116758848 A CN 116758848A
- Authority
- CN
- China
- Prior art keywords
- signal line
- pixel driving
- display panel
- driving circuit
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 230000008054 signal transmission Effects 0.000 claims description 34
- 230000000694 effects Effects 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 42
- 230000008878 coupling Effects 0.000 description 25
- 238000010168 coupling process Methods 0.000 description 25
- 238000005859 coupling reaction Methods 0.000 description 25
- 230000005540 biological transmission Effects 0.000 description 8
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 7
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 230000001808 coupling effect Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例公开一种显示面板及显示装置。该显示面板包括基板、像素驱动电路、多条数据线、多条转接线和屏蔽结构;像素驱动电路设置于基板的一侧,像素驱动电路包括第一结构,像素驱动电路包括第一类像素驱动电路;多条数据线与像素驱动电路电连接;多条转接线与至少部分数据线对应电连接;屏蔽结构位于转接线和第一类像素驱动电路中的第一结构之间。本实施例提供的技术方案可以提高显示面板的显示效果。
Description
技术领域
本发明实施例涉及显示技术领域,尤其涉及一种显示面板及显示装置。
背景技术
随着显示技术的发展,人们对显示面板的要求越来越高。显示面板的显示区的占比不断提升,为了减小显示面板的下边框,现有的显示面板采用将与驱动芯片连接的位于下边框的扇出走线的一部分设置于显示区,以降低下边框的宽度,但是显示面板会存在显示不良的问题。
发明内容
本发明实施例提供一种显示面板及显示装置,可提高显示面板的显示效果。
为实现上述技术问题,本发明采用以下技术方案:
本发明实施例提供了一种显示面板,包括:
基板;
像素驱动电路,设置于基板的一侧,像素驱动电路包括第一结构,像素驱动电路包括第一类像素驱动电路;
多条数据线,与像素驱动电路电连接;
多条转接线,与至少部分数据线对应电连接;
屏蔽结构,位于转接线和第一类像素驱动电路中的第一结构之间。
可选的,转接线包括连接的第一导线段和第二导线段,第一导线段经第二导线段与对应的数据线电连接;第二导线段的延伸方向与数据线的延伸方向相交;第一导线段与数据线沿第一方向延伸;
第二导线段在基板上的正投影与第一类像素驱动电路在基板上的正投影交叠,屏蔽结构位于第二导线段和第一类像素驱动电路中的第一结构之间;
可选的,第二导线段、屏蔽结构和第一类像素驱动电路中的第一结构沿基板的厚度方向层叠设置;
可选的,屏蔽结构在基板上的正投影的至少部分位于第二导线段在基板上的正投影和第一类像素驱动电路中的第一结构在基板上的正投影的交叠区域内;
可选的,第二导线段的延伸方向与数据线的延伸方向垂直。
可选的,显示面板还包括:发光结构,与第一结构连接。
可选的,显示面板包括有源层,第一结构包括信号传输部,信号传输部为有源层的一部分;屏蔽结构包括第一屏蔽结构,第一屏蔽结构位于第二导线段和信号传输部之间;
可选的,信号传输部位于第二导线段靠近基板的一侧;
可选的,信号传输部的延伸方向与第二导线段的延伸方向相交;
和/或,第一结构包括与发光结构连接的第一电极;第一电极位于发光结构靠近基板的一侧;屏蔽结构包括第二屏蔽结构,第二屏蔽结构位于第二导线段和第一电极之间;
可选的,信号传输部和第一电极位于第二导线段沿基板的厚度方向相对的两侧;
可选的,第一电极位于第二导线段远离基板的一侧。
可选的,显示面板还包括初始化信号线,像素驱动电路还包括数据写入模块、驱动模块和第一初始化模块,数据线经数据写入模块与驱动模块电连接,初始化信号线经第一初始化模块与第一结构电连接,第一初始化模块用于对与发光结构连接的第一电极进行初始化;
可选的,同一像素驱动电路中,第一初始化模块对与发光结构连接的第一电极进行初始化的同时,数据线上的数据电压经数据写入模块向驱动模块传输;
可选的,初始化信号线与第一屏蔽结构同层设置,且为一体连接结构。
可选的,显示面板还包括第一扫描信号线,同一像素驱动电路中的数据写入模块和第一初始化模块均与第一扫描信号线电连接。
可选的,显示面板还包括发光控制信号线,像素驱动电路还包括发光控制模块,发光控制模块、驱动模块和发光结构串联,串联后的两端分别与第一电位信号线和第二电位信号线电连接,发光控制模块的控制端与发光控制信号线连接,转接线的第二导线段在基板上的正投影位于初始化信号线在基板上的正投影和发光控制信号线在基板上的正投影之间;
可选的,第二导线段、初始化信号线和发光控制信号线沿第二方向延伸;
可选的,第二电位信号线与第二屏蔽结构同层设置,且为一体连接结构;
可选的,第一电位信号线和第二电位信号线中的一者为高电位信号线,另一者为低电位信号线。
可选的,屏蔽结构与固定电位信号线电连接;
可选的,固定电位信号线包括高电位信号线、低电位信号线和初始化信号线中的一种或多种,至少部分固定电位信号线与像素驱动电路电连接;
和/或,至少部分固定电位信号线与像素驱动电路绝缘设置。
可选的,固定电位信号线包括第一电位信号线和第三电位信号线,显示面板还包括发光结构,以及与发光结构连接的第二电极,第二电极位于发光结构远离基板的一侧,第三电位信号线的一端延伸至显示面板的边缘与第一电位信号线电连接,第一电位信号线与第二电极电连接,第一电位信号线用于向第二电极提供第一电位信号。
可选的,像素驱动电路为多个,多个像素驱动电路呈阵列排布,显示面板还包括虚拟屏蔽结构,像素驱动电路还包括第二类像素驱动电路,第二类像素驱动电路中的第一结构与对应的虚拟屏蔽结构的相对位置和第一类像素驱动电路中的第一结构与对应的屏蔽结构的相对位置相同;虚拟屏蔽结构在基板上的正投影与转接线在基板上的正投影不交叠;
可选的,虚拟屏蔽结构和屏蔽结构的大小和形状相同。
根据本发明的另一方面,本实施例提供一种显示装置,包括第一方面任意项提出的显示面板。
可选的,显示装置还包括驱动芯片,驱动芯片经转接线与至少部分数据线电连接。
本发明实施例提供的显示面板通过在第一类像素驱动电路的第一结构与转接线之间设置屏蔽结构,有效屏蔽传输有数据电压的转接线与第一类像素驱动电路的第一结构之间的信号耦合,消除了第一类像素驱动电路的第一结构上的电位对转接线上传输的数据电压的影响,降低各位置像素驱动电路的数据电压的传输路径与第一结构的耦合程度的差异,降低各位置像素驱动电路的数据电压写入程度的差异,使得各位置像素驱动电路的数据电压的传输路径与第一结构的耦合程度趋于一致,各位置像素驱动电路的数据电压写入程度趋于一致,使得像素面板的各像素的发光亮度一致,显示均一,提高了显示面板的显示效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对本发明实施例描述中所需要使用的附图作简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据本发明实施例的内容和这些附图获得其他的附图。
图1是本发明实施例提供的一种显示面板的俯视结构示意图;
图2是本发明实施例提供的一种显示面板的沿图1中AA’的局部剖面结构示意图;
图3a是本发明实施例提供的一种显示面板的版图的结构示意图;
图3b是本发明实施例提供的一种图3a所示的显示面板的版图的有源层的结构示意图;
图3c是本发明实施例提供的一种图3a所示的显示面板的版图的第二导电层的结构示意图;
图3d是本发明实施例提供的一种图3a所示的显示面板的版图的第三导电层的结构示意图;
图4是本发明实施例提供的一种显示面板的像素驱动电路的结构示意图;
图5是本发明实施例提供的一种显示面板的像素驱动电路的驱动时序的示意图;
图6a是本发明实施例提供的另一种显示面板的版图的结构示意图;
图6b是本发明实施例提供的一种图6a所示的显示面板的版图的有源层的结构示意图;
图6c是本发明实施例提供的一种图6a所示的显示面板的版图的第二导电层的结构示意图;
图6d是本发明实施例提供的一种图6a所示的显示面板的版图的第三导电层的结构示意图;
图6e是本发明实施例提供的一种图6a所示的显示面板的局部剖面图;
图7a是本发明实施例提供的又一种显示面板的版图的结构示意图;
图7b是本发明实施例提供的一种图7a所示的显示面板的版图的有源层的结构示意图;
图7c是本发明实施例提供的一种图7a所示的显示面板的版图的第二导电层的结构示意图;
图7d是本发明实施例提供的一种图7a所示的显示面板的版图的第三导电层的结构示意图;
图7e是本发明实施例提供的一种图7a所示的显示面板的版图的第四导电层的结构示意图;
图7f是本发明实施例提供的一种图7a所示的显示面板的局部剖面图;
图7g是本发明实施例提供的另一种图7a所示的显示面板的局部剖面图;
图8a是本发明实施例提供的又一种显示面板的版图的结构示意图;
图8b是本发明实施例提供的一种图8a所示的显示面板的版图的有源层的结构示意图;
图8c是本发明实施例提供的一种图8a所示的显示面板的版图的第二导电层的结构示意图;
图8d是本发明实施例提供的一种图8a所示的显示面板的版图的第三导电层的结构示意图;
图9是本发明实施例提供的又一种显示面板的俯视结构示意图;
图10是本发明实施例提供的又一种显示面板的俯视结构示意图;
图11是本发明实施例提供的一种显示面板的局部剖面结构示意图;
图12是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中提到的,由于用户追求高分辨率、窄边框的显示面板。随着显示面板的分辨率的不断增加,显示区的像素单元越来越多,导致信号线的数量越来越多,而连接线的布线区域所需的面积也逐渐变大。采用将部分扇出线布局在显示区域(fanout in AA,FIAA)的技术,以避免所有的扇出走线均依次排列在下边框,从而降低显示面板的边框。但是发明人经过研究发现,位于显示区的扇出走线上传输的数据电压与显示面板的像素驱动电路之间存在耦合电容,导致显示面板存在显示不均的问题。本实施例提供一种通过降低位于显示区的扇出走线上传输的数据电压与显示面板的像素驱动电路之间的耦合电容,从而降低像素驱动电路中的信号对数据电压的耦合作用,降低各位置像素驱动电路的数据电压的传输路径与第一结构的耦合程度的差异,降低各位置像素驱动电路的数据电压写入程度的差异,从而提高显示均一性,降低亮度差异,提高数据电压的稳定性。
基于上述技术问题,本实施例提出了以下解决方案:
图1是本发明实施例提供的一种显示面板的俯视结构示意图。图2是本发明实施例提供的一种显示面板的沿图1中AA’的局部剖面结构示意图。参见图1,本发明实施例提供的显示面板100包括基板1、像素驱动电路2、多条数据线4、多条转接线5和屏蔽结构6。
像素驱动电路2设置于基板1的一侧,像素驱动电路2包括第一结构3,像素驱动电路2包括第一类像素驱动电路21;多条数据线4与像素驱动电路2电连接;多条转接线5与至少部分数据线4对应电连接;屏蔽结构6位于转接线5和第一类像素驱动电路21中的第一结构3之间。
具体的,像素驱动电路2用于驱动显示面板100的发光结构发光,以使显示面板100显示画面。第一结构3可以包括与像素驱动电路2的驱动模块连接的导线结构、与发光结构连接的导线结构或者与发光结构连接的电极结构等关键结构,第一结构3可为有源层的一部分或导电层的一部分等,在此不作任何限定。
第一类像素驱动电路21可以为与转接线5邻近的像素驱动电路2,例如,第一类像素驱动电路21在基板上1的正投影可以为与转接线5在基板上1的正投影相邻或至少部分交叠。
多条数据线4可沿第一方向Y延伸,且沿第二方向X排列。数据线4用于向像素驱动电路2传输数据电压。转接线5和数据线4用于传输数据电压。转接线5可以将驱动芯片输出的数据电压传输至与转接线5连接数据线4。显示面板可包括显示区AA。像素驱动电路2可呈阵列排布且位于显示区AA,图1仅示例性的画出部分像素驱动电路2。转接线5可位于显示区AA。转接线5的第一端与对应的数据线4连接;沿垂直于数据线4的延伸方向,转接线5的第二端相对于第一端靠近显示区AA位于中间位置的数据线4,以减小非显示区的扇出走线沿第一方向Y占据的空间,有利于实现窄边框。
未引入转接线5前,各位置的数据线4与对应的像素驱动电路2的第一结构3的耦合程度相同。引入转接线5后,未设置屏蔽结构6时,由于转接线5附近的像素驱动电路2的第一结构3与转接线5的耦合程度较大,远离转接线5的像素驱动电路2的第一结构与转接线5的耦合程度小,甚至不存在耦合,在逐行进行数据电压写入时,例如在对与转接线5的第二导线段52交叠的一行像素驱动电路2进行数据电压写入时,部分像素驱动电路2的数据电压的传输路径包括转接线5时,像素驱动电路2的数据电压的传输路径中的第二导线段52会与多个像素驱动电路的第一结构3发生耦合,部分像素驱动电路2的数据电压的传输路径不包括转接线5时,像素驱动电路2的数据电压的传输路径会与一个像素驱动电路2的第一结构3发生耦合,故各位置像素驱动电路的数据电压的传输路径与第一结构的耦合程度存在差异,各位置像素驱动电路的数据电压写入程度存在差异,各位置的像素驱动电路2的数据电压的传输路径与第一结构3的耦合程度不一致,导致各位置的像素驱动电路2的数据电压写入程度不一致。屏蔽结构6可为导电结构,可实现信号屏蔽功能。将屏蔽结构6设置于转接线5和第一类像素驱动电路21中的第一结构3之间,可以有效屏蔽转接线5与第一结构3之间的信号耦合,从而降低第一结构3上传输的电信号对转接线5上传输的数据电压的干扰,降低各位置像素驱动电路的数据电压的传输路径与第一结构的耦合程度的差异,降低各位置像素驱动电路的数据电压写入程度的差异,使得各位置像素驱动电路2的数据电压的传输路径与第一结构3的耦合程度趋于一致,各位置像素驱动电路2的数据电压写入程度趋于一致,改善斜亮线问题,较好的解决显示面板100的显示不均问题,从而改善显示面板100的显示效果。这样设置使得转接线5上传输的数据电压较稳定,使得与转接线5连接的像素驱动电路2的驱动模块的控制端(例如栅极)的电位较稳定,从而驱动发光结构稳定发光。
本实施例提供的显示面板100通过在第一类像素驱动电路21的第一结构3与转接线5之间设置屏蔽结构6,有效屏蔽传输有数据电压的转接线5与第一类像素驱动电路21的第一结构3之间的信号耦合,减小了第一类像素驱动电路21的第一结构3上的电信号对转接线5上传输的数据电压的影响,降低各位置像素驱动电路的数据电压的传输路径与第一结构的耦合程度的差异,降低各位置像素驱动电路的数据电压写入程度的差异,使得各位置像素驱动电路2的数据电压的传输路径与第一结构3的耦合程度趋于一致,各位置像素驱动电路2的数据电压写入程度趋于一致,使得显示面板100的各发光结构的发光的均一性较好,改善了显示面板100的显示效果。
可选的,屏蔽结构6在基板上的正投影位于第二导线段52在基板上的正投影和第一类像素驱动电路21中的第一结构3在基板1上的正投影之间,以有效屏蔽第二导线段52与第一类像素驱动电路21中的第一结构3之间的耦合,降低第一类像素驱动电路21中的第一结构3上的信号对第二导线段52上的数据电压的影响。
可选的,图3a是本发明实施例提供的一种显示面板的版图的结构示意图。图3b是本发明实施例提供的一种图3a所示的显示面板的版图的有源层的结构示意图。图3c是本发明实施例提供的一种图3a所示的显示面板的版图的第二导电层的结构示意图。图3d是本发明实施例提供的一种图3a所示的显示面板的版图的第三导电层的结构示意图。图3b示例性的画出第一类像素驱动电路21的第一结构3位于有源层,图3c示例性的画出屏蔽结构6位于第二导电层,图3d示例性的画出第二导线段52位于第三导电层。图3b、图3c和图3d中的部分虚线框可表示对应结构的对应位置,并非代表该结构位于该膜层。
在上述实施例的基础上,结合图3a至图3d,可选的,转接线5包括:连接的第一导线段51和第二导线段52,第一导线段51经第二导线段52与对应的数据线4电连接;第二导线段52的延伸方向与数据线4的延伸方向相交。可选的,第一导线段51与数据线4沿第一方向Y延伸。即第一导线段51与数据线4的延伸方向可相同。可选的,第一导线段51可为直线,也可为折线等其他形状。
可选的,第一方向Y可以为列方向,第二方向X可为行方向。第二导线段52的延伸方向与数据线4的延伸方向相交,使得数据线4经过第二导线段52和第一导线段51转接至显示区AA的中间位置,从而较好的将部分位于边框区的数据线4换线至显示区AA的中间位置,以减小非显示区NA的扇出区的宽度,降低了显示面板100的边框尺寸。
第二导线段52在基板1上的正投影与第一类像素驱动电路21在基板1上的正投影交叠,第二导线段52穿过第一类像素驱动电路21,屏蔽结构6位于第二导线段52和第一类像素驱动电路21中的第一结构3之间,使得屏蔽结构6可以将穿过第一类像素驱动电路21的第二导线段52与第一类像素驱动电路21的第一结构3之间进行信号屏蔽,减小了第一类像素驱动电路21的第一结构3的电信号对用于传输数据电压的第二导线段52的影响,改善显示不均的现象。
可选的,继续参见图3a,第二导线段52的延伸方向与数据线4的延伸方向垂直。第二导线段52的延伸方向与第一导线段51的延伸方向垂直,转接线5呈直角折线。如此设置,使得数据线4与第一导线段51之间的第二导线段52的长度较短。由于第二导线段52穿过第一类像素驱动电路21,这样设置可以减小传输有数据电压的第二导线段52在显示面板100中与第一类像素驱动电路21的第一结构3交叠的面积,进一步降低第一类像素驱动电路21的第一结构3上传输的电信号与第二导线段52之间的数据电压的耦合作用,进而改善显示面板100的显示效果。
可选的,继续参见图2和图3a,第二导线段52、屏蔽结构6和第一类像素驱动电路21中的第一结构3沿基板1的厚度方向Z层叠设置。第二导线段52、屏蔽结构6和第一类像素驱动电路21中的第一结构3中相邻的两者之间设置有绝缘层。沿基板1的厚度方向Z,屏蔽结构6设置于第二导线段52与第一类像素驱动电路21的第一结构3之间,屏蔽结构6可以有效屏蔽第二导线段52和第一类像素驱动电路21中的第一结构3之间的信号耦合,提高屏蔽结构6对第一类像素驱动电路21中的第一结构3上传输的电信号与第二导线段52上传输的数据电压的屏蔽作用,改善显示不均的现象。
可选的,图4是本发明实施例提供的一种显示面板的像素驱动电路的结构示意图。图5是本发明实施例提供的一种显示面板的像素驱动电路的驱动时序的示意图。在上述实施例的基础上,结合图4和图5,本实施例提供的显示面板100还包括:发光结构7与第一结构3连接。
具体的,发光结构7可以包括发光材料层,发光结构7用于在像素驱动电路2的驱动电流的作用下发光。发光结构7与第一结构3连接,使得第一结构3上传输的电信号会作用于发光结构7,以驱动发光结构7发光和/或对发光结构进行初始化。第一结构3例如可以包括与发光结构7连接的电极结构或者与发光结构7连接的信号传输线等。
可选的,图6a是本发明实施例提供的另一种显示面板的版图的结构示意图。图6b是本发明实施例提供的一种图6a所示的显示面板的版图的有源层的结构示意图。图6c是本发明实施例提供的一种图6a所示的显示面板的版图的第二导电层的结构示意图。图6d是本发明实施例提供的一种图6a所示的显示面板的版图的第三导电层的结构示意图。图6e是本发明实施例提供的一种图6a所示的显示面板的局部剖面图。图6b示例性的画出第一类像素驱动电路21的第一结构3位于有源层,图6c示例性的画出屏蔽结构6位于第二导电层,图6d示例性的画出第二导线段52位于第三导电层。图6b、图6c和图6d中的部分虚线框可表示对应结构的对应位置,并非代表该结构位于该膜层。
在上述实施例的基础上,结合图6a至图6e,本实施例提供的显示面板100包括有源层,第一结构3包括信号传输部31,信号传输部31为有源层的一部分(例如可以是第一部分)。继续参见图6e,屏蔽结构6包括第一屏蔽结构61,第一屏蔽结构61位于第二导线段52和信号传输部31之间。信号传输部31可用于传输信号。有源层的第二部分可作为像素驱动电路2中的晶体管中的沟道区、源区和漏区。信号传输部31与发光结构7连接,用于将信号传输部31传输的电信号传输至发光结构7,以对发光结构7进行初始化。设置第一屏蔽结构61位于第二导线段52和信号传输部31之间,使得第一屏蔽结构61可以屏蔽第二导线段52上传输的数据电压和信号传输部31上传输的电信号之间的耦合,减小了信号传输部31上传输的电信号对第二导线段52上传输的数据电压的影响,改善因为数据电压变化引起的发光结构7发光亮度变大,形成斜亮线的现象,提高了显示面板100的显示均一性效果。
图7a是本发明实施例提供的又一种显示面板的版图的结构示意图。图7b是本发明实施例提供的一种图7a所示的显示面板的版图的有源层的结构示意图。图7c是本发明实施例提供的一种图7a所示的显示面板的版图的第二导电层的结构示意图。图7d是本发明实施例提供的一种图7a所示的显示面板的版图的第三导电层的结构示意图。图7e是本发明实施例提供的一种图7a所示的显示面板的版图的第四导电层的结构示意图。图7f是本发明实施例提供的一种图7a所示的显示面板的局部剖面图。图7g是本发明实施例提供的另一种图7a所示的显示面板的局部剖面图。图7b示例性的画出第一屏蔽结构61位于有源层,图7c示例性的画出第一屏蔽结构6位于第二导电层,图7d示例性的画出第二导线段52位于第三导电层。图7b、图7c和图7d中的部分虚线框可表示对应结构的对应位置,并非代表该结构位于该膜层。
可选的,在上述实施例的基础上,继续结合图6a至图6e,信号传输部31位于第二导线段52靠近基板1的一侧。可选的,信号传输部31位于第二导线段52远离基板1的一侧(图中未示出),可根据需要设置,此处不作限定。
可选的,在上述实施例的基础上,继续结合图6a至图6d,信号传输部31的延伸方向与第二导线段52的延伸方向相交。如此设置,使得信号传输部31与第二导线段52的交叠的面积较小,尽可能减小信号传输部31上传输的电压信号与第二导线段52上传输的数据电压的耦合,使得信号传输部31上传输的电压信号对第二导线段52上传输的数据电压的干扰较小,进一步改善显示面板100的显示均一性效果。可选的,信号传输部31的延伸方向与第二导线段52的延伸方向垂直。
在上述实施例的基础上,结合图7a、图7d至图7f,第一结构3包括与发光结构7连接的第一电极32;第一电极32位于发光结构7靠近基板1的一侧;屏蔽结构6包括第二屏蔽结构62,第二屏蔽结构62位于第二导线段52和第一电极32之间。图7d示例性的画出第二导线段52位于第三导电层,图7e示例性的画出第二屏蔽结构62位于第四导电层,第一电极32位于第四导电层远离极板的一侧。图7b、图7e中的部分虚线框可表示对应结构的位置,并非代表该结构位于该膜层。设置第二屏蔽结构62位于第二导线段52和第一电极32之间,使得第二屏蔽结构62可以屏蔽第二导线段52上传输的数据电压和第一电极32上传输的电信号之间的耦合,减小了第一电极32上传输的电信号对第二导线段52上传输的数据电压的影响,改善因为数据电压变化引起的发光结构7发光亮度变大,形成斜亮线的现象,提高了显示面板100的显示均一性效果。
可选的,发光结构7远离基板1的一侧还设置有第二电极8。第一电极32和第二电极8中的一者为阳极,一者为阴极。可选的,第一电极32可为阳极,第二电极8可为阴极。可选的,继续参见图7a和图7f,第一电极32位于第二导线段52远离基板1的一侧。
参见图7g,屏蔽结构6包括第一屏蔽结构61和第二屏蔽结构62,第一屏蔽结构61位于第二导线段52和信号传输部31之间。第二屏蔽结构62位于第二导线段52和第一电极32之间。可选的,信号传输部31和第一电极32位于第二导线段52沿基板1的厚度方向Z相对的两侧。
可选的,继续参见图3a,屏蔽结构6(如第一屏蔽结构61和/或第二屏蔽结构62)在基板1上的正投影的至少部分位于第二导线段52在基板1上的正投影和第一类像素驱动电路21中的第一结构3在基板1上的正投影的交叠区域内。屏蔽结构6可覆盖第二导线段52和第一结构3的交叠区域,屏蔽结构6覆盖第二导线段52和第一结构3的交叠区域的面积越大,屏蔽效果越好。可选的,第二导线段52在基板1上的正投影和第一类像素驱动电路21中的第一结构3在基板1上的正投影的交叠区域位于屏蔽结构6在基板1上的正投影内,相当于屏蔽结构6完全覆盖第二导线段52和第一结构3的交叠区域。
可选的,在上述实施例的基础上,继续参见图4,显示面板100还包括初始化信号线Vrefn,像素驱动电路2还包括数据写入模块201、驱动模块202和第一初始化模块203,数据线4经数据写入模块201与驱动模块202电连接,初始化信号线Vrefn经第一初始化模块203与第一结构3电连接,第一初始化模块203用于与发光结构7连接的第一电极32进行初始化。初始化信号线Vrefn可用于传输初始化信号。数据写入模块201可用于在数据写入阶段将数据线4上的数据电压写入驱动模块。
可选的,结合图4和图5,同一像素驱动电路2中,第一初始化模块203对与发光结构7连接的第一电极32进行初始化的同时,数据线4上的数据电压经数据写入模块201向驱动模块202传输。通过在与发光结构7连接的第一结构3和第二导线段52之间设置屏蔽结构6(如第一屏蔽结构61和/或第二屏蔽结构62),可以解决第一初始化模块203对与发光结构7连接的第一电极32进行初始化的同时,与发光结构7连接的第一电极32电位跳变,例如由一个正电位被拉低至初始化信号,将第二导线段52和与第二导线段连接的数据线4的电位拉低,写入与第二导线段连接的像素驱动电路的驱动模块的控制端的电位偏低,亮度偏高,造成斜亮线的问题。
可选的,在上述实施例的基础上,继续参见图4,本实施例提供的显示面板100还可以包括第一扫描信号线Scan1,同一像素驱动电路2中的数据写入模块201和第一初始化模块203均与第一扫描信号线Scan1电连接。相当于同一像素驱动电路中的数据写入模块201的控制端和第一初始化模块203的控制端经第一扫描信号线Scan1与扫描电路中的同一移位寄存器的输出端电连接,以简化扫描电路的结构。扫描电路可包括多个级联的移位寄存器,可逐级输出扫描信号至对应的扫描信号线,以实现逐行扫描。
具体的,第一扫描信号线Scan1可用于传输第一扫描信号。响应于第一扫描信号线Scan1上的第一扫描信号,数据写入模块201和第一初始化模块203同时导通。这样设置使得第一初始化模块203经信号传输部31向与发光结构7连接的第一电极32传输初始化信号时,数据写入模块201导通,以使数据线4通过导通的数据写入模块201向驱动模块202写入数据电压Data。
在不设置屏蔽结构6时,当该第一扫描信号线Scan1上传输的第一扫描信号到来时,第一初始化模块203和数据写入模块201同时导通,第一初始化模块203对与发光结构7连接的第一电极32进行初始化,同时数据电压写入驱动模块202的控制端。与发光结构7连接的第一电极32由一个正电位被拉低至初始化信号。由于传输有数据电压的第二导线段52与至少一个第一类像素驱动电路21的第一结构3(例如信号传输部31和/或发光结构7连接的第一电极32)有交叠,存在寄生电容,使得第二导线段52上传输的数据电压的电位将被拉低,使得写入与第二导线段连接的像素驱动电路2的驱动模块202的栅极的电位偏低,会导致发光结构7的亮度偏高,在显示面板100的显示区AA形成亮线不均,影响显示面板100的显示效果。
继续结合图4、图5、图7a至图7e,当设置屏蔽结构6后,在第一扫描信号到达时,初始化信号写入与发光结构7连接的第一电极32时,通过设置屏蔽结构6包括第一屏蔽结构61和/或第二屏蔽结构62,第一屏蔽结构61位于第二导线段52和信号传输部31之间,和/或,第二屏蔽结构62位于第二导线段52和第一电极32之间,使得传输有数据电压的第二导线段52与信号传输部31之间有第一屏蔽结构61,和/或,传输有数据电压的第二导线段52与发光结构7的第一电极32之间有第二屏蔽结构62。这样设置使得第二导线段52与信号传输部31之间的耦合降低,和/或,第二导线段52与第一电极32之间的耦合降低,较好的减小信号传输部31和/或第一电极32上的低电位对第二导线段52上传输的数据电压的耦合作用,从而使得第二导线段52上传输的数据电压较稳定,使得写入与第二导线段连接的像素驱动电路2的驱动模块202的控制端的电位保持稳定,使得发光结构7的亮度均一性较好。
可选的,屏蔽结构6还可包括第三屏蔽结构,第三屏蔽结构设置于数据线4和第一结构3之间,以减小信号传输部31和/或第一电极32上的低电位对数据线4上传输的数据电压的耦合作用,提高显示的均一性。
可选的,屏蔽结构6还可包括第四屏蔽结构,第四屏蔽结构设置于第一导线段51和第一结构3之间,以减小信号传输部31和/或第一电极32上的低电位对数据线4上传输的数据电压的耦合作用,提高显示的均一性。
可选的,在上述实施例的基础上,继续参见图4,本实施例提供的显示面板100还可以包括发光控制信号线EM,像素驱动电路2还包括发光控制模块204,发光控制模块204、驱动模块202和发光结构7串联,串联后的两端分别与第一电位信号线ELVSS和第二电位信号线ELVDD电连接,发光控制模块204的控制端与发光控制信号线EM连接。
结合图3至图5,在发光阶段,响应于发光控制信号线EM上的发光控制信号,发光控制模块204导通,以使驱动模块202产生的驱动电流流入发光结构,以驱动发光结构7发光。第一电位信号线ELVSS和第二电位信号线ELVDD中的一者为高电位信号线,另一者为低电位信号线。第一电位信号线ELVSS可为低电位信号线。第二电位信号线ELVDD可为高电位信号线。
可选的,继续参见图6c,第二导线段52、初始化信号线Vrefn和发光控制信号线EM沿第二方向X延伸。即第二导线段52、初始化信号线Vrefn和发光控制信号线EM延伸方向相同。可选的,转接线5的第二导线段52在基板1上的正投影位于初始化信号线Vrefn在基板1上的正投影和发光控制信号线EM在基板1上的正投影之间。如此设置,第二导线段52与单个像素驱动电路2的有源层的交叠位置为一个,若将第二导线段52设置于其他位置,第二导线段52与单个像素驱动电路2的有源层的交叠位置为两个或更多,故本实施例可以降低第二导线段52与有源层的交叠面积,降低有源层对第二导线段52的信号耦合作用。
可选的,在上述实施例的基础上,继续参见图4,像素驱动电路2还可以包括第二初始化模块206,用于对驱动模块202的控制端进行初始化。第二初始化模块206的第一端与初始化信号线Vrefn电连接,第二初始化模块206的第二端与驱动模块202的控制端电连接。可选的,第二初始化模块206的控制端可与第二扫描信号线Scan2连接。第二初始化模块206用于在初始化阶段t1,根据第二扫描信号线Scan2传输的第二扫描信号导通,以将初始化信号传输至驱动模块202的控制端。可选的,像素驱动电路2还可以包括存储模块207,存储模块207的第一端与驱动模块202的控制端电连接。存储模块207的第二端可与第二电位信号线ELVDD连接。可选的,像素驱动电路2还可以包括补偿模块205,用于对驱动模块202进行阈值补偿。补偿模块205连接于驱动模块202的控制端和第二端之间。补偿模块205的控制端可与第一扫描信号线Scan1电连接。数据写入模块201可连接于数据线Data和驱动模块202的第一端之间。
可选的,相邻两行像素驱动电路2中,前一行像素驱动电路2的数据写入模块201与后一行像素驱动电路2的第二初始化模块206连接至同一扫描信号线或扫描电路的同一移位寄存器,以简化扫描电路的结构。前一行像素驱动电路的数据写入模块201与后一行像素驱动电路的第二初始化模块206可同时导通,同时关断。
继续参见图4和图5,像素驱动电路的工作过程可为:
在初始化阶段t1,第二扫描信号线Scan2传输的第二扫描信号为导通信号,例如可以是低电平信号,第二初始化模块206导通,初始化信号线Vrefn向驱动模块202的控制端传输初始化信号,以将驱动模块202的控制端进行初始化。第一扫描信号线Scan1传输的第一扫描信号为关断信号,例如可以是高电平信号。第一初始化模块203和数据写入模块201以及补偿模块205均关断。发光控制信号线EM传输的发光控制信号为关断信号,例如可以是高电平信号。发光控制模块204关断。
在数据写入阶段t2,第一扫描信号线Scan1传输的第一扫描信号为导通信号,例如可以是低电平信号,第一初始化模块203和数据写入模块201以及补偿模块205均导通。数据线4经过导通的数据写入模块201和导通的补偿模块205将数据电压Data向驱动模块202的控制端传输,并向存储模块207充电。同时,第一初始化模块203根据第一扫描信号线Scan1传输的第一扫描信号导通,向与发光结构7连接的第一电极32传输初始化信号,以将与发光结构7连接的第一电极32进行初始化。第二扫描信号线Scan2传输的第二扫描信号为关断信号,例如可以是高电平信号。第二初始化模块206关断。发光控制信号线EM传输的发光控制信号为关断信号,例如可以是高电平信号。发光控制模块204关断。
在发光阶段t3,发光控制信号线EM传输的发光控制信号为导通信号,例如可以是低电平信号,发光控制模块204根据发光控制信号导通,由于存储模块207对驱动模块202的控制端的电位具有稳定作用。驱动模块202和发光结构7连接在第二电位信号线ELVDD和第一电位信号线ELVSS之间,驱动模块202根据其控制端和第一端的电压,产生驱动电流,驱动发光结构7发光。第一扫描信号线Scan1传输的第一扫描信号为关断信号,例如可以是高电平信号。第一初始化模块203和数据写入模块201以及补偿模块205均关断。第二扫描信号线Scan2传输的第二扫描信号为为关断信号,例如可以是高电平信号。第二初始化模块206关断。
可选的,继续参见图4,驱动模块202可以包括驱动晶体管T1,数据写入模块201可以包括第一开关晶体管T2,补偿模块205可以包括第二开关晶体管T3,第一初始化模块203可以包括第三开关晶体管T7,第二初始化模块206可以包括第四开关晶体管T4,发光控制模块204可以包括第五开关晶体管T5和第六晶体管T6。存储模块207可包括存储电容Cst。驱动晶体管T1和各开关晶体管可均为P型晶体管,或,N型晶体管,或,驱动晶体管T1和各开关晶体管中一部分晶体管为P型晶体管,其余为N型晶体管。
可选的,图8a是本发明实施例提供的又一种显示面板的版图的结构示意图。图8b是本发明实施例提供的一种图8a所示的显示面板的版图的有源层的结构示意图。图8c是本发明实施例提供的一种图8a所示的显示面板的版图的第二导电层的结构示意图。图8d是本发明实施例提供的一种图8a所示的显示面板的版图的第三导电层的结构示意图。图8b示例性的画出第一类像素驱动电路21的第一结构3位于有源层,图8c示例性的画出屏蔽结构6位于第二导电层,图8d示例性的画出第二导线段52位于第三导电层。图8b、图8c和图8d中的部分虚线框可表示对应结构的对应位置,并非代表该结构位于该膜层。
在上述实施例的基础上,结合图3a至图3d、图6a至图6e、图7a至图7g、图8a至图8d,可选的,屏蔽结构6与固定电位信号线电连接。如此设置,可以使得屏蔽结构6具有固定电位信号,使得位于屏蔽结构6两侧的第二导线段52和第一类像素驱动电路21的第一结构3之间不能发生耦合,进而使得第二导线段52上传输的数据电压不受第一类像素驱动电路21的第一结构3的影响,进而提高了发光结构7的亮度均一性,进一步改善了显示面板100的显示效果。
可选的,固定电位信号线包括高电位信号线、低电位信号线和初始化信号线Vrefn中的一种或多种,至少部分固定电位信号线与像素驱动电路2电连接。与第一屏蔽结构61、第二屏蔽结构62、第三屏蔽结构和第四屏蔽结构连接的固定电位信号线包括与像素驱动电路2电连接的高电位信号线(例如可以是第二电位信号线ELVDD)、低电位信号线(例如可以是第一电位信号线ELVSS)和初始化信号线Vrefn中的一种或多种,以无需额外设置与屏蔽结构6连接的固定电位信号线,以简化布线。可以根据布线需要,根据屏蔽结构6的设置位置,就近选择与对应的固定电位信号线连接,屏蔽结构6可与同层的固定电位信号线直接连接,或,屏蔽结构6可通过过孔与异层设置的固定电位信号线连接。
可选的,继续参见图3c、图7c,显示面板100包括第一屏蔽结构61,第一屏蔽结构61可以连接初始化信号线Vrefn。可选的,继续参见图7e,显示面板100包括第二屏蔽结构62,第二屏蔽结构62可以连接第一电位信号线ELVSS或第二电位信号线ELVDD。屏蔽结构6可以根据需要连接对应的固定电位信号线,在此不作任何限定。
可选的,在上述实施例的基础上,继续参见图3c或图7c,初始化信号线Vrefn与第一屏蔽结构61同层设置,且为一体连接结构。可通过对同一导电层进行图案化处理后,得到第一屏蔽结构61与初始化信号线Vrefn,以简化制作工艺,且同层制作,不额外增加显示面板100的厚度。此外,初始化信号线Vrefn上的初始化信号为直流电位,将第一屏蔽结构61与初始化信号线Vrefn连接,以向第一屏蔽结构61提供稳定的初始化信号,进一步提高第一屏蔽结构61对第一类像素驱动电路21的信号传输部31与第二导线段52之间的屏蔽作用。
可选的,在上述实施例的基础上,继续参见图7e,第二电位信号线ELVDD与第二屏蔽结构62同层设置,且为一体连接结构。可通过对同一导电层进行图案化处理后,得到第二电位信号线ELVDD与第二屏蔽结构62,以简化制作工艺,且同层制作,不额外增加显示面板100的厚度。此外,第二电位信号线ELVDD上的信号为直流电位,将第二电位信号线ELVDD与第二屏蔽结构62连接,以向第二屏蔽结构62提供稳定的直流信号,进一步提高第二屏蔽结构62对第一类像素驱动电路21的信号传输部31与第二导线段52之间的屏蔽作用。
可选的,在上述实施例的基础上,继续参见图6a至图6d,第二电位信号线ELVDD通过过孔与第一屏蔽结构61电连接。第二电位信号线ELVDD与第一屏蔽结构61异层设置,位于不同的导电层。
可选的,继续参见图8a至图8d,与屏蔽结构6连接的至少部分固定电位信号线与像素驱动电路2绝缘设置,例如图8c中的固定电位信号线Vint与像素驱动电路2不电连接。如此设置,相当于外接一个稳定信号,额外设置的固定电位信号线传输的固定电位可控可调,以获得较好的屏蔽效果,进一步改善显示面板100的显示效果。可选的,固定电位信号线Vint与第一屏蔽结构61同层设置,为一体连接结构。固定电位信号线Vint可与驱动芯片10电连接。
可选的,继续结合图4,图8a至图8d,固定电位信号线可以包括第三电位信号线Vint,显示面板100还包括发光结构7,以及与发光结构7连接的第二电极8,第二电极8位于发光结构7远离基板1的一侧,第三电位信号线Vint的一端延伸至显示面板100的边缘与第二电极8电连接。第三电位信号线Vint的一端延伸至显示面板100的边缘与第一电位信号线ELVSS电连接,第一电位信号线ELVSS与第二电极8电连接,第一电位信号线ELVSS用于向第二电极8提供第一电压信号。第二电极8可以为发光结构7的阴极,第三电位信号线Vint可用于传输低电位信号。第二电极8可为连续整面设置,通过普通掩模版制备,无需进行图案化处理,故可简化工艺,并降低第二电极8的阻抗。
可选的,图9是本发明实施例提供的又一种显示面板的俯视结构示意图。在上述实施例的基础上,参见图9,本实施例提供的像素驱动电路2为多个,多个像素驱动电路2呈阵列排布,显示面板100还包括虚拟屏蔽结构9,像素驱动电路2还包括第二类像素驱动电路22,第二类像素驱动电路22中的第一结构3与对应的虚拟屏蔽结构9的相对位置和第一类像素驱动电路21中的第一结构3与对应的屏蔽结构6的相对位置相同;虚拟屏蔽结构9在基板1上的正投影与转接线5在基板1上的正投影不交叠,相当于间隔设置。
虚拟屏蔽结构9与第二导线段52在基板1上的正投影间隔设置,且距离较远。屏蔽结构6与虚拟屏蔽结构9均匀分布于显示区AA,使得显示面板100在熄屏状态下的视觉效果较好,改善显示面板100的熄屏外观不良(mura)的现象。
可选的,在上述实施例的基础上,继续参见图9,虚拟屏蔽结构9和屏蔽结构6的大小和形状相同。可选的,虚拟屏蔽结构9和屏蔽结构6可同层设置,通过同一制程同时制作,通过对同一导电层进行图形化得到,节省制作工艺,且使得显示面板100在熄屏状态下仍有较好的均一性,进一步改善显示面板100的熄屏mura。
可选的,图10是本发明实施例提供的又一种显示面板的俯视结构示意图。显示面板100还可以包括第一补偿线401和第二补偿线402,第一补偿线401可以沿第一方向Y延伸。第二补偿线402沿第二方向X延伸。第一补偿线401可以设置在相邻的数据线4之间。第二补偿线402可位于扫描信号线之间。第一补偿线401和第二补偿线4002可以对转接线5提供外观补偿效果,有效消除消影情况,较好的避免了显示面板100的外观不良。第一补偿线401和第二补偿线402可与固定电位信号线连接,例如可以是高电位信号线、低电位信号线和初始化信号线中的一种或多种。第一补偿线401可与第一导线段51同层间隔设置。第二补偿线402可与第二导线段52同层间隔设置。
图11是本发明实施例提供的一种显示面板的局部剖面结构示意图。可选的,显示面板还包括位于基板1上且沿远离基板1的方向依次层叠设置的有源层101、第一导电层102、第二导电层103、第三导电层104和第四导电层105。第四导电层位于第一电极32所在导电层与第三导电层104之间。第一导电层102可用于形成薄膜晶体管的栅极和存储电容的第一极板。第二导电层103可用于形成存储电容的第二极板。第三导电层104可用于形成薄膜晶体管的源极和漏极。薄膜晶体管可包括像素驱动电路中的驱动晶体管和开关晶体管。位于同一膜层的结构可通过图案化工艺同时形成,以简化工艺步骤。可选的,如图3a、图6a、图8a所示,第一导电层102可用于形成第一扫描信号线Scan1、第二扫描信号线Scan2、发光控制信号线EM。第二导电层103可用于形成初始化信号线Vrefn。第三导电层104可用于形成第二导线段52。第四导电层105可用于形成第一导线段51、数据线Data和第二电位信号线ELVDD。有源层101、第一导电层102、第二导电层103、第三导电层104之间可设置有无机绝缘层。第三导电层104、第四导电层105、第一电极31之间可设置有机绝缘层,具有平坦化作用的
可选的,显示面板还包括位于基板1上且沿远离基板1的方向依次层叠设置的有源层101、第一导电层102、第二导电层103、第三导电层104、第四导电层105和第五导电层。第五导电层可位于第一电极所在导电层与第四导电层105之间。可选的,如图7a所示,第一导电层102可用于形成第一扫描信号线Scan1、第二扫描信号线Scan2、发光控制信号线EM。第二导电层103可用于形成初始化信号线Vrefn。第三导电层104可用于形成第二导线段52。第四导电层105可用于形成第二电位信号线ELVDD。第五导电层可用于形成第一导线段51和数据线Data。第三导电层104、第四导电层105、第五导电层、第一电极31之间可设置有机绝缘层,具有平坦化作用。
图12是本发明实施例提供的一种显示装置的结构示意图。在上述实施例的基础上,参见图12,本实施例提供的显示装置200,包括上述任意实施例提出的显示面板100,具有上述任意实施例提出的显示面板100的有益效果,在此不再赘述。本实施例提供的显示装置200包括手机、可穿戴设备、电脑等终端设备。
可选的,在上述实施例的基础上,继续参见图9,本实施例提供的显示装置100还包括驱动芯片10,驱动芯片10经转接线5与至少部分数据线4电连接。驱动芯片10可与第一导线段51远离第二导线段52的一端电连接。驱动芯片10可位于显示面板的非显示区NA的绑定区。
可选的,全部数据线均设置有对应的转接线,则驱动芯片10通过第一导线段51、第二导线段52向数据线4传输数据电压,进而传输至像素驱动电路2。部分数据线设置有对应的转接线,驱动芯片10通过第一导线段51、第二导线段52向部分数据线4传输数据电压,驱动芯片10向其余数据线4直接传输数据电压,进而将驱动芯片10输出的数据电压传输至像素驱动电路2。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (12)
1.一种显示面板,其特征在于,包括:
基板;
像素驱动电路,设置于所述基板的一侧,所述像素驱动电路包括第一结构,所述像素驱动电路包括第一类像素驱动电路;
多条数据线,与所述像素驱动电路电连接;
多条转接线,与至少部分所述数据线对应电连接;
屏蔽结构,位于所述转接线和所述第一类像素驱动电路中的所述第一结构之间。
2.根据权利要求1所述的显示面板,其特征在于,所述转接线包括连接的第一导线段和第二导线段,所述第一导线段经所述第二导线段与对应的所述数据线电连接;所述第二导线段的延伸方向与所述数据线的延伸方向相交;所述第一导线段与所述数据线沿第一方向延伸;
所述第二导线段在所述基板上正投影与所述第一类像素驱动电路在所述基板上的正投影交叠,所述屏蔽结构位于所述第二导线段和所述第一类像素驱动电路中的所述第一结构之间;
优选的,所述第二导线段、所述屏蔽结构和所述第一类像素驱动电路中的所述第一结构沿所述基板的厚度方向层叠设置;
优选的,所述屏蔽结构在所述基板上的正投影的至少部分位于所述第二导线段在所述基板上的正投影和所述第一类像素驱动电路中的所述第一结构在所述基板上的正投影的交叠区域内;
优选的,所述第二导线段的延伸方向与所述数据线的延伸方向垂直。
3.根据权利要求2所述的显示面板,其特征在于,所述显示面板还包括:发光结构,与所述第一结构连接。
4.根据权利要求2或3所述的显示面板,其特征在于,所述显示面板包括有源层,所述第一结构包括信号传输部,所述信号传输部为所述有源层的一部分;所述屏蔽结构包括第一屏蔽结构,所述第一屏蔽结构位于所述第二导线段和所述信号传输部之间;
优选的,所述信号传输部位于所述第二导线段靠近所述基板的一侧;
优选的,所述信号传输部的延伸方向与所述第二导线段的延伸方向相交;
和/或,所述第一结构包括与所述发光结构连接的第一电极;所述第一电极位于所述发光结构靠近所述基板的一侧;所述屏蔽结构包括第二屏蔽结构,所述第二屏蔽结构位于所述第二导线段和所述第一电极之间;
优选的,所述信号传输部和所述第一电极位于所述第二导线段沿所述基板的厚度方向相对的两侧;
优选的,所述第一电极位于所述第二导线段远离所述基板的一侧。
5.根据权利要求4所述的显示面板,其特征在于,所述显示面板还包括初始化信号线,所述像素驱动电路还包括数据写入模块、驱动模块和第一初始化模块,所述数据线经所述数据写入模块与所述驱动模块电连接,所述初始化信号线经所述第一初始化模块与所述第一结构电连接,所述第一初始化模块用于对与所述发光结构连接的第一电极进行初始化;
优选的,同一所述像素驱动电路中,所述第一初始化模块对与所述发光结构连接的第一电极进行初始化的同时,所述数据线上的数据电压经所述数据写入模块向所述驱动模块传输;
优选的,所述初始化信号线与所述第一屏蔽结构同层设置,且为一体连接结构。
6.根据权利要求5所述的显示面板,其特征在于,所述显示面板还包括第一扫描信号线,同一所述像素驱动电路中的所述数据写入模块和所述第一初始化模块均与所述第一扫描信号线电连接。
7.根据权利要求5所述的显示面板,其特征在于,所述显示面板还包括发光控制信号线,所述像素驱动电路还包括发光控制模块,所述发光控制模块、所述驱动模块和所述发光结构串联,串联后的两端分别与第一电位信号线和第二电位信号线电连接,所述发光控制模块的控制端与所述发光控制信号线连接,所述第二导线段在所述基板上的正投影位于所述初始化信号线在所述基板上的正投影和所述发光控制信号线在所述基板上的正投影之间;
优选的,所述第二导线段、所述初始化信号线和所述发光控制信号线沿第二方向延伸;
优选的,所述第二电位信号线与所述第二屏蔽结构同层设置,且为一体连接结构;
优选的,所述第一电位信号线和所述第二电位信号线中的一者为高电位信号线,另一者为低电位信号线。
8.根据权利要求1所述的显示面板,其特征在于,所述屏蔽结构与固定电位信号线电连接;
优选的,所述固定电位信号线包括高电位信号线、低电位信号线和初始化信号线中的一种或多种,至少部分所述固定电位信号线与所述像素驱动电路电连接;
和/或,至少部分所述固定电位信号线与所述像素驱动电路绝缘设置。
9.根据权利要求8所述的显示面板,其特征在于,所述固定电位信号线包括第一电位信号线和第三电位信号线,所述显示面板还包括发光结构,以及与所述发光结构连接的第二电极,所述第二电极位于所述发光结构远离所述基板的一侧,所述第三电位信号线的一端延伸至所述显示面板的边缘与所述第一电位信号线电连接,所述第一电位信号线与所述第二电极电连接,所述第一电位信号线用于向所述第二电极提供第一电位信号。
10.根据权利要求1所述的显示面板,其特征在于,所述像素驱动电路为多个,多个所述像素驱动电路呈阵列排布,所述显示面板还包括虚拟屏蔽结构,所述像素驱动电路还包括第二类像素驱动电路,所述第二类像素驱动电路中的所述第一结构与对应的所述虚拟屏蔽结构的相对位置和所述第一类像素驱动电路中的所述第一结构与对应的所述屏蔽结构的相对位置相同;所述虚拟屏蔽结构在所述基板上的正投影与所述转接线在所述基板上的正投影不交叠;
优选的,所述虚拟屏蔽结构和所述屏蔽结构的大小和形状相同。
11.一种显示装置,其特征在于,包括权利要求1至10任一项所述的显示面板。
12.根据权利要求11所述的显示装置,其特征在于,所述显示装置还包括驱动芯片,所述驱动芯片经所述转接线与至少部分所述数据线电连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310340371.3A CN116758848A (zh) | 2023-03-31 | 2023-03-31 | 一种显示面板及显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310340371.3A CN116758848A (zh) | 2023-03-31 | 2023-03-31 | 一种显示面板及显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116758848A true CN116758848A (zh) | 2023-09-15 |
Family
ID=87957773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310340371.3A Pending CN116758848A (zh) | 2023-03-31 | 2023-03-31 | 一种显示面板及显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116758848A (zh) |
-
2023
- 2023-03-31 CN CN202310340371.3A patent/CN116758848A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106952940B (zh) | 一种有机发光显示面板和有机发光显示装置 | |
CN113013218B (zh) | 阵列基板、显示面板及显示装置 | |
CN112117320A (zh) | 一种显示面板和显示装置 | |
CN113078174B (zh) | 阵列基板、显示面板及显示装置 | |
CN115152030B (zh) | 显示面板及显示装置 | |
CN114495835B (zh) | 像素驱动电路及其驱动方法、显示面板、显示装置 | |
CN114902320B (zh) | 显示基板及其驱动方法、显示装置 | |
US11910678B1 (en) | Display panel and display device | |
CN112864199B (zh) | 触控显示面板及显示装置 | |
CN115050340A (zh) | 一种显示面板及显示装置 | |
CN116758848A (zh) | 一种显示面板及显示装置 | |
CN114743504A (zh) | 像素电路、显示面板及显示装置 | |
WO2022082375A1 (zh) | 显示基板和显示装置 | |
CN115836597A (zh) | 显示面板及显示装置 | |
CN113410278A (zh) | 一种显示装置及显示设备 | |
US11925080B2 (en) | Display device | |
WO2023230817A1 (zh) | 驱动背板、显示面板及显示装置 | |
US20240074266A1 (en) | Display panel and display device | |
CN117296477A (zh) | 显示基板和显示装置 | |
CN117337099A (zh) | 显示面板及显示装置 | |
CN116998246A (zh) | 显示基板及其制作方法、显示装置 | |
CN113594138A (zh) | 显示面板及显示装置 | |
CN117529769A (zh) | 像素驱动电路、显示基板和显示装置 | |
CN116600597A (zh) | 一种显示面板及显示装置 | |
CN116896946A (zh) | 显示基板、显示面板及显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |