CN116741754A - 金属绝缘层半导体结构及其制造方法、图像传感器 - Google Patents

金属绝缘层半导体结构及其制造方法、图像传感器 Download PDF

Info

Publication number
CN116741754A
CN116741754A CN202310707054.0A CN202310707054A CN116741754A CN 116741754 A CN116741754 A CN 116741754A CN 202310707054 A CN202310707054 A CN 202310707054A CN 116741754 A CN116741754 A CN 116741754A
Authority
CN
China
Prior art keywords
pattern
layer
metal
semiconductor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310707054.0A
Other languages
English (en)
Inventor
陈年域
施长治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Lianying Microelectronics Technology Co ltd
Original Assignee
Shanghai Lianying Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Lianying Microelectronics Technology Co ltd filed Critical Shanghai Lianying Microelectronics Technology Co ltd
Priority to CN202310707054.0A priority Critical patent/CN116741754A/zh
Publication of CN116741754A publication Critical patent/CN116741754A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本公开涉及金属绝缘层半导体结构及其制造方法、图像传感器。该金属绝缘层半导体结构包括：半导体层；第一绝缘层，位于半导体层的一侧；第一金属层，位于第一绝缘层背向半导体层的一侧，包括第一图形、第二图形及第三图形，第一图形与半导体层电连接，第二图形与半导体层电性隔离，第一图形和第二图形具有相同的形状；第一贯穿结构，贯穿第一绝缘层和半导体层，与第一图形电连接；以及第二贯穿结构，贯穿第一绝缘层和半导体层，与第二图形电连接；第三图形与第一贯穿结构具有的第一距离和第三图形与第二贯穿结构具有的第二距离相同。该金属绝缘层半导体结构可实现精测精度高、矫正能力好、空间利用率高、易于制造等至少一个有益效果。

Description

金属绝缘层半导体结构及其制造方法、图像传感器
技术领域
本公开涉及半导体技术领域，特别是涉及金属绝缘层半导体结构及其制造方法、图像传感器。
背景技术
随着集成电路的发展，器件特征线宽也在不断缩小，继而器件界面状态的控制也显得越来越重要。这主要是由于半导体的表面状态对器件的性能以及集成电路的参数和稳定性影响很大。
对于金属氧化物半导体(MOS)器件，Si/SiO2界面的界面态和电荷会导致MOS器件阈值电压的偏移；对于光电二极管，界面态会导致量子效率的降低，因此半导体界面状态的表征尤为重要。例如，在背照式(BSI)图像传感器中，氧化硅常用于栅氧或者埋氧层，氧化铝则常用于BSI图像传感器的背面钝化，进而硅与氧化硅、氧化铝界面电荷/缺陷是常见的影响BSI图像传感器效率的缺陷类型。
MIS(Metal-Insulator-Semiconductor金属-绝缘层-半导体)结构广泛应用于半导体表面效应的表征，通过测量MIS结构的C-V曲线进行分析可以对半导体的界面状态进行表征。典型的MIS结构中金属-绝缘层-半导体衬底自上而下构成了MIS结构，即在硅片的正面生长氧化层再生长金属层，形成自上而下的MIS结构进行测试。其中绝缘层与半导体相接触的这一端为欧姆接触。然后，通过对金属端施加电压，测量MIS结构的C-V特性曲线，根据MIS结构的平带电压来间接获取绝缘层-半导体界面的界面态或电荷浓度。
为了对图像传感器的界面态进行表征，而且由于对成品的内部不便于进行破坏式检测，因此可以采用硅穿孔(TSV)技术将信号引出。但是通过硅穿孔进行表征，所获得的测试结果有误差。
发明内容
基于此，有必要针对如何减少利用硅穿孔技术表征界面态时的误差的问题，提供一种金属绝缘层半导体结构及其制造方法、图像传感器、用于检测图像传感器界面态的方法。
本公开实施方式提供一种金属绝缘层半导体结构，该金属绝缘层半导体结构包括：半导体层；第一绝缘层，位于半导体层的一侧；第一金属层，位于第一绝缘层背向半导体层的一侧，包括第一图形、第二图形及第三图形，第一图形与半导体层电连接，第二图形与半导体层电性隔离，第一图形和第二图形具有相同的形状；第一贯穿结构，贯穿第一绝缘层和半导体层，并与第一图形电连接；以及第二贯穿结构，贯穿第一绝缘层和半导体层，并与第二图形电连接；其中，第三图形与第一贯穿结构具有的第一距离和第三图形与第二贯穿结构具有的第二距离相同。
本公开实施方式提供的金属绝缘层半导体结构通过设置分布设置的第一图形、第二图形和第三图形，实现了第三图形的有效利用；同时，与第一贯穿结构及第二贯穿结构的配合，可以有效地获得第一贯穿结构及第二贯穿结构二者针对于半导体层和第一绝缘层的界面态测量所引入的寄生参数。本公开实施方式提供的金属绝缘层半导体结构具有精测精度高、矫正能力好、空间利用率高、易于制造等至少一个有益效果。
在一些实施方式中，半导体层包括衬底和延伸入衬底的掺杂区，第一图形与掺杂区电连接，第一贯穿结构和第二贯穿结构位于掺杂区两侧，第一图形与第二图形镜像设置。
如此可沿一个方向布置出三个图形，减少测量误差。第一图形和第二图形实现对不同参数的复现、测量。该金属绝缘层半导体结构可用于实现对图像传感器的绝缘-半导体界面态进行精确地辅助测量。
示例性地，掺杂区的掺杂类型与衬底的掺杂类型相反或相同。
在一些实施方式中，金属绝缘层半导体结构还包括第一导电通道，第一导电通道贯穿第一绝缘层，电连接于第一图形与半导体层之间。
如此设置，可通过第一导电通道实现第一图形与半导体层之间的电连接，同时第一图形与半导体层形成电容。
在一些实施方式中，金属绝缘层半导体结构还包括：第三贯穿结构、第二绝缘层、第二金属层及第二导电通道；第三贯穿结构，贯穿第一绝缘层和半导体层，并与第三图形电连接；第二绝缘层和第二金属层堆叠于第一金属层背向第一绝缘层一侧，第二金属层包括第四图形，第四图形通过第二导电通道与第三图形电连接，第四图形沿堆叠方向的投影与第二图形交叠。
如此设置，可利用第四图形实现对第二图形的跨越，利用第四图形与第二图形的交叠复现图像传感器中桥接图形的寄生电容。
在一些实施方式中，金属绝缘层半导体结构还包括第三绝缘层、第三金属层、第四绝缘层及第四金属层；第三绝缘层和第三金属层堆叠于第二金属层背向第一绝缘层一侧，第三金属层与半导体层电连接，第三金属层包括用于键合的键合焊盘；第四绝缘层及第四金属层堆叠于半导体层背向第一绝缘层的一侧，第四金属层包括与第一贯穿结构或第二贯穿结构电连接的焊盘。
如此设置，该金属绝缘层半导体结构可用于键合至例如***电路，而第四金属层的焊盘位于相对键合位置背向的位置，可在不破坏键合侧结构的情况下，利用焊盘和贯穿结构可实现对键合侧结构的状态进行测试。
在一些实施方式中，第一图形包括相互电连接的拟形图形和检测焊盘图形，第一贯穿结构电连接至检测焊盘图形。
如此设置，可利用拟形图形更准确地体现实际被测结构的寄生参数，继而在拟形图形之外实现第一图形与第一贯穿结构的电连接。
在一些实施方式中，金属绝缘层半导体结构还包括第五绝缘层和第五金属层，第五绝缘层和第五金属层堆叠于半导体层背向第一绝缘层的一侧，第五金属层包括第五图形和第二焊盘图形，第五图形与半导体层电连接，第五图形与第二贯穿结构电连接，第二焊盘图形与第一贯穿结构电连接。
本公开实施方式提供一种有助于对背照式图像传感器的界面态进行检测的结构，例如对背面结构的界面态进行检测，第二焊盘图形有助于精确评估寄生参数，提升检测准确度。
在一些实施方式中，金属绝缘层半导体结构还包括金属绝缘半导体测试结构，金属绝缘半导体测试结构包括待测半导体层、第六绝缘层、第六金属层、第七绝缘层、第七金属层、第一检测结构及第二检测结构；待测半导体层、第六绝缘层、第六金属层、第七绝缘层及第七金属层依次堆叠；第六金属层包括第七图形和被第七图形间隔开的测试金属层与第三焊盘图形，第七图形与待测半导体层电连接，测试金属层与第三焊盘图形分别与第七金属层电连接；第一检测结构贯穿待测半导体层及第六绝缘层，并与第七图形电连接；第二检测结构贯穿待测半导体层及第六绝缘层，并与第三焊盘图形电连接，第二检测结构与第一检测结构的第三距离和第三图形与第一贯穿结构具有的第一距离相同。
本公开实施方式提供的金属绝缘层半导体结构可包括一体式的结构，可将金属绝缘半导体测试结构与包含前述特征的寄生参数测试结构制成一体式结构，同工艺步骤制成的金属绝缘层半导体结构可实现精度较高的界面态检测。
示例性地，半导体层包括重掺杂的接触区，第一图形电连接于接触区。
如此设置，可利用接触区实现更低电阻的电连接。
本公开实施方式提供一种金属绝缘层半导体结构，包括：金属绝缘半导体测试结构，包括：依次堆叠的待测半导体层、待测绝缘层及测试金属层；测试图形，与待测半导体层电连接；以及第一检测结构，贯穿待测半导体层和待测绝缘层，并与测试图形电连接；和寄生参数测试结构，与金属绝缘半导体测试结构并列设置，寄生参数测试结构包括：依次堆叠的半导体层、第一绝缘层及第一金属层；以及第一贯穿结构，贯穿半导体层和第一绝缘层，并与第一金属层电连接，其中，第一贯穿结构与测试金属层的距离和第一检测结构与测试金属层的距离相同。
本公开实施方式提供的能够精确地表征待测半导体层与待测绝缘层的界面态。
本公开实施方式提供金属绝缘层半导体结构，包括：金属绝缘半导体测试结构，包括：依次堆叠的待测半导体层、待测绝缘层及测试金属层；测试图形，与待测半导体层电连接；第一检测结构，贯穿待测半导体层和待测绝缘层，并与测试图形电连接；以及第二检测结构，贯穿待测半导体层和待测绝缘层，并与测试金属层电连接；和寄生参数测试结构，与金属绝缘半导体测试结构并列设置，包括：依次堆叠的半导体层、第一绝缘层及第一金属层；以及第一贯穿结构，贯穿半导体层和第一绝缘层，并与第一金属层电连接，其中，第一贯穿结构与第二检测结构的距离和第一检测结构与第二检测结构的距离相同。
本公开实施方式提供的有助于准确地表征待测半导体层与待测绝缘层的界面态。
本公开实施方式还提供一种图像传感器，该图像传感器包括：电路；及前述的金属绝缘层半导体结构，与电路电连接。
本公开实施方式提供的图像传感器可获得精确的界面态表征，准确的C-V特性曲线，继而可实现较好的控制。
本公开实施方式在另一方面提供一种用于检测图像传感器界面态的方法，该方法包括：对前述的金属绝缘层半导体结构的第一贯穿结构进行测量，用于获得寄生电容；对图像传感器的待测半导体层和测试金属层进行测量，以获得实测电容，其中，图像传感器包括测试图形、以及依次堆叠的待测半导体层、待测绝缘层及测试金属层，测试图形与待测半导体层电连接；根据实测电容和寄生电容获得图像传感器的精确电容；以及根据精确电容，表征待测半导体层与待测绝缘层之间的界面态。
本公开实施方式提供的用于检测图像传感器界面态的方法可以精确地表征该界面态，避免测试结构自身的寄生参数的影响。
本公开实施方式在又一方面还提供一种用于制造金属绝缘层半导体结构的方法，该方法包括：形成位于半导体层一侧的第一绝缘层；形成贯穿第一绝缘层并贯穿半导体层的第一贯穿结构及第二贯穿结构；以及形成位于第一绝缘层背向半导体层的一侧的第一金属层，其中，第一金属层包括第一图形、第二图形及第三图形，第一图形与半导体层电连接，第一图形和第二图形具有相同的形状，第一图形与第一贯穿结构电连接，第二图形与第二贯穿结构电连接，第三图形与第一贯穿结构具有的第一距离和第三图形与第二贯穿结构具有的第二距离相同。
本公开实施方式提供的用于制造金属绝缘层半导体结构的方法，可以制造前述的金属绝缘层半导体结构，有助于提高对金属绝缘半导体测试结构的测量精度，有效地消除了寄生参数对测量结果的影响。
附图说明
图1为本公开实施例提供的金属绝缘层半导体结构中金属绝缘半导体测试结构的示意图；
图2为本公开实施例提供的金属绝缘层半导体结构中寄生参数测试结构的示意图；
图3为本公开实施例提供的金属绝缘半导体测试结构的示意性电路图；
图4为本公开实施例提供的金属绝缘层半导体结构中另一种寄生参数测试结构的示意图；
图5为本公开实施例提供的图像传感器的示意性结构图；
图6为本公开实施例提供的用于制造金属绝缘层半导体结构的方法的流程框图；
图7为本公开实施例提供的用于检测图像传感器界面态的方法的流程框图。
附图标记说明：1、半导体层；10、待测半导体层；11、待测衬底；12、待测掺杂区；13、待测接触区；14、衬底；15、掺杂区；16、接触区；
2、互连结构；21、第一绝缘层；210、第六绝缘层；211、待测导电通道；212、第一导电通道；
22、第一金属层；220、第六金属层；221、第七图形；2211、第一电极图形；2212、第一焊盘图形；222、第五图形；2221、第二电极图形；2222、第四焊盘图形；223、第三焊盘图形；224、第一图形；2241、拟形图形；2242、检测焊盘图形；225、第二图形；2251、镜像拟形图形；2252、镜像检测焊盘图形；226、第三图形；
23、第二绝缘层；230、第七绝缘层；231、第三导电通道；232、第四导电通道；233、第二导电通道；24、第二金属层；240、第七金属层；241、桥接图形；242、第四图形；25、第三绝缘层；250、第八绝缘层；26、第三金属层；27、第五绝缘层；28、第五金属层；281、第二焊盘图形；
3、第四绝缘层；4、第四金属层；401、第一焊盘；402、第二焊盘；403、第三焊盘；404、第四焊盘；405、第五焊盘；
51、第一检测结构；52、第二检测结构；53、第一贯穿结构；54、第二贯穿结构；55、第三贯穿结构；
6、测试金属层；
100、金属绝缘层半导体结构；110、金属绝缘半导体测试结构；120、寄生参数测试结构；200、电路；300、图像传感器。
具体实施方式
为使本公开实施方式的上述目的、特征和优点能够更加明显易懂，下面结合附图对本公开实施方式的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本公开实施方式。但是本公开实施方式能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本公开实施方式内涵的情况下做类似改进，因此本公开实施方式不受下面公开实施方式的具体实施例的限制。
在本公开实施方式的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“垂直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开实施方式和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开实施方式的限制。
在本公开实施方式中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。示例性地，第一绝缘层也可被称作第二绝缘层，第二绝缘层也可被称作第一绝缘层。在本公开实施方式的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本公开实施方式中，除非另有明确的规定和限定，术语“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是柔性连接，也可以是沿至少一个方向的刚性连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，或者使直接相连同时存在中间媒介，还可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。术语“安装”、“设置”、“固定”等可以广义理解为连接。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开实施方式中的具体含义。
本文中所使用的，术语“层”、“区”指代包括具有一定厚度的区域的材料部分。层能够水平地、垂直地和/或沿着锥形表面延伸。层能够是均匀或不均匀连续结构的区域，其垂直于延伸方向的厚度可不大于连续结构的厚度。层能够包括多个层，可以是堆叠的多个层，也可以是离散地延伸的多个层。附图中各种区域、层的形状及它们之间的相对大小、位置关系仅是示例性地，实际可能因制造公差或技术限制而有所偏差，并可根据实际需求而调整设计。
参阅图1，图1示出了本公开实施例的金属绝缘层半导体结构中金属绝缘半导体测试结构。本公开实施例提供的金属绝缘层半导体结构100可包括金属绝缘半导体测试结构110。结合图2所示，图2示出了本公开实施例的金属绝缘层半导体结构中寄生参数测试结构。示例性地，金属绝缘层半导体结构100包括寄生参数测试结构120。
在一些实施方式中，金属绝缘半导体测试结构110和寄生参数测试结构120可以制成一体式结构。在XY面内，金属绝缘半导体测试结构110位于第一区域A处，寄生参数测试结构120位于第二区域B处。寄生参数测试结构120用于金属绝缘半导体测试结构110的测试。金属绝缘层半导体结构100可用于图像传感器300(图4)的测试。
如图1和图2所示，金属绝缘层半导体结构100可包括半导体层1和互连结构2。半导体层1位于第一区域A的部分可为金属绝缘半导体测试结构110的待测半导体层10。互连结构2包括在第一区域A处沿Z轴方向堆叠的待测绝缘层和测试金属层6，待测绝缘层为第六绝缘层210，测试金属层6可属于第六金属层220。
金属绝缘半导体测试结构110可包括光电半导体结构，待测绝缘层与待测半导体层10之间的界面态会对器件的量子效率产生较大的影响。金属绝缘半导体测试结构110可包括绝缘栅场效应结构，待测绝缘层可作为栅氧或埋氧层，待测绝缘层与待测半导体层10之间的界面态和电荷会导致器件阈值电压的偏移。因此需要对界面态进行控制和表征，例如可通过对MIS结构的C-V曲线进行分析以对半导体的界面态进行表征。
半导体层1的材料可包括碳化硅、硅、硅锗、锗、Ⅲ-Ⅴ族化合物如氮化镓和砷化镓中的至少一种。例如半导体层1的材料包括硅。半导体层1可以为本征半导体，也可进行掺杂。
待测半导体层10包括待测衬底11和待测掺杂区12。示例性地，待测衬底11和待测掺杂区12的掺杂类型可相反，例如一者为空穴型掺杂，另一者为电子型掺杂。
示例性地，在第二区域B处，互连结构2包括沿背离半导体层1方向依次堆叠的第一绝缘层21、第一金属层22、第二绝缘层23、第二金属层24及第三绝缘层25；金属绝缘层半导体结构100可包括位于半导体层1背向互连结构2一侧的第四绝缘层3和第四金属层4；在第一区域A处，互连结构2包括沿背离待测半导体层10方向依次设置的第六绝缘层210、第六金属层220、第七绝缘层230、第七金属层240及第八绝缘层250。第一绝缘层21和第六绝缘层210沿Z轴方向可以属于同一层，其余层可依次类推。
金属绝缘层半导体结构100包括第一检测结构51和第二检测结构52。第六金属层220可包括第一测试图形和第二测试图形，第一测试图形可包括第七图形221，第二测试图形可包括测试金属层6和第三焊盘图形223。图1所示为金属绝缘半导体测试结构110的剖面，第七图形221可围绕测试金属层6，继而测试金属层6可与第三焊盘图形223通过桥接图形241电连接。第一检测结构51贯穿待测半导体层10及第六绝缘层210，并电连接于第七图形221；第二检测结构52贯穿待测半导体层10及第六绝缘层210，并电连接于第二测试图形的第三焊盘图形223。第一检测结构51和第二检测结构52避开待测掺杂区12。第一检测结构51和第二检测结构52可为贯穿硅触点结构，分别包括被绝缘壁围绕的导电柱。第四金属层4可包括电连接于第一检测结构51的第一焊盘401和电连接于第二检测结构52的第二焊盘402。
第七图形221可通过待测导电通道211电连接至待测半导体层10，具体地可电连接至待测掺杂区12。待测半导体层10包括位于待测掺杂区12的重掺杂的待测接触区13，待测接触区13与待测掺杂区12可具有相同的掺杂类型，且待测接触区13的掺杂浓度可大于待测掺杂区12的掺杂浓度。第七图形221可电连接于待测接触区13。第七图形221可包括第一电极图形2211和第一焊盘图形2212。第一电极图形2211可作为例如收集电极而电连接于待测掺杂区12，并围绕测试金属层6，并将第三焊盘图形223与测试金属层6隔开。
示例性地，桥接图形241属于第七金属层240。金属绝缘层半导体结构100包括分别贯穿第七绝缘层230的第三导电通道231和第四导电通道232。测试金属层6通过第三导电通道231而与桥接图形241电连接，桥接图形241通过第四导电通道232而与第三焊盘图形223电连接。
如图1所示，测试金属层6、第六绝缘层210及待测掺杂区12可构成金属-绝缘-半导体(MIS)结构。可通过第一焊盘401和第二焊盘402测试该结构的界面态。如图3所示，第一焊盘401和第二焊盘402之间的电路可包括三个电容：CMIS、CM-M及CTSV-S，三个电容并联。CMIS为该测试金属层6、第六绝缘层210及待测掺杂区12构成的MIS结构的电容，CM-M为桥接图形241和第七图形221之间因第七绝缘层230产生的电容，CTSV-S为第一检测结构51与待测半导体层10之间的电容。
本公开实施方式提供的金属绝缘层半导体结构100包括寄生参数测试结构120，用于精确地获得CMIS，有助于消除金属绝缘半导体测试结构110中因设置第一检测结构51、第二检测结构52而产生的寄生参数。
参考图2，金属绝缘层半导体结构100包括半导体层1、第一绝缘层21、第一金属层22、第一贯穿结构53及第二贯穿结构54，示例性地，还包括第三贯穿结构55。第一贯穿结构53、第二贯穿结构54及第三贯穿结构55均贯穿第一绝缘层21和半导体层1，均可为贯穿硅触点结构，以将第一金属层22电连接至半导体层1的另一侧。示例性地，金属绝缘层半导体结构100包括第四绝缘层3和第四金属层4。第四金属层4包括一一对应地与第一贯穿结构53、第三贯穿结构55及第二贯穿结构54电连接的焊盘，具体可为第三焊盘403、第五焊盘405和第四焊盘404。
示例性地，半导体层1包括衬底14、延伸入衬底14的掺杂区15及延伸入掺杂区15的接触区16。衬底14、掺杂区15及接触区16的配置方式可分别与待测衬底11、待测掺杂区12及待测接触区13的配置方式相同。在一些实施方式中，衬底14的掺杂类型与掺杂区15的掺杂类型相同。示例性地，衬底14的掺杂浓度与掺杂区15的掺杂浓度可以不同。
第一金属层22包括第一图形224、第二图形225及第三图形226。所定义的第一图形224可解释为第一形状的金属导体。第一形状可以是连续的形状，继而该金属导体整体导电。所定义的第二图形225可解释为第二形状的金属导体；第三图形226可解释为第三形状的金属导体。第一图形224可包括相互电连接的拟形图形2241和检测焊盘图形2242。拟形图形2241的构造可与第一电极图形2211的构造相同。第一图形224与半导体层1电连接。示例性地，金属绝缘层半导体结构100还包括贯穿第一绝缘层21的第一导电通道212。第一导电通道212电连接于第一图形224与半导体层1之间，例如通过接触区16电连接至掺杂区15。第二图形225和第一图形224具有相同的形状，示例性地，二者在XY面内以例如平行于YZ面的镜面镜像设置。第二图形225可包括镜像拟形图形2251和镜像检测焊盘图形2252。第二图形225可与半导体层1电性隔离，第三图形226也可与半导体层1电性隔离。
示例性地，第一图形224、第三图形226及第二图形225沿X轴方向依次设置。第一贯穿结构53和第二贯穿结构54位于掺杂区15两侧。第一贯穿结构53与第一图形224电连接，例如第一贯穿结构53电连接至检测焊盘图形2242；第二贯穿结构54与第二图形225电连接，例如电连接至镜像检测焊盘图形2252。
在第一金属层22的延展面内，例如可以是平行于XY面的面内，第三图形226与第一贯穿结构53具有的第一距离W2和第三图形226与第二贯穿结构54具有的第二距离W3相同。第三图形226与第一贯穿结构53具有的第一距离W2可等于第二检测结构52与第一检测结构51的第三距离W1。
如图2所示，第二绝缘层23和第二金属层24堆叠于第一金属层22背向第一绝缘层21一侧。金属绝缘层半导体结构100还包括贯穿第二绝缘层23的第二导电通道233。第二金属层24包括第四图形242，第四图形242通过第二导电通道233与第三图形226电连接。所定义的第四图形242可解释为第四形状的金属导体。第四图形242沿堆叠方向即图2中Z轴方向的投影与第二图形225交叠。第四图形242的投影与第一图形224间隔。
在使用本申请提供的金属绝缘层半导体结构100时，可通过对第三焊盘403和第五焊盘405进行测量，获得第三贯穿结构55与半导体层1之间的寄生电容，也即CTSV-S。还可通过对第四焊盘404和第五焊盘405进行测量，可获得第四图形242和第二图形225之间的电容，也即CM-M。该金属绝缘层半导体结构100可包括寄生参数测试结构120，用于对金属绝缘半导体测试结构110的界面态进行精确地表征。
参考图4，图4示出了本公开实施方式提供的另一种寄生参数测试结构。金属绝缘层半导体结构可设置有至少一种寄生参数测试结构。如图4所示，示例性地，金属绝缘层半导体结构100在第一区域A处的金属绝缘半导体测试结构110可包括沿Z轴方向依次堆叠的待测半导体层10、第四绝缘层3及第四金属层4，还包括位于待测半导体层10背向第四绝缘层3一侧的互连结构2，互连结构2包括堆叠的第六绝缘层210和第六金属层220。第四金属层4可包括第一焊盘401和测试金属层6。
第四绝缘层3为待测绝缘层。第一检测结构51可视为贯穿结构，其贯穿第四绝缘层3和待测半导体层10，并通过第六金属层220中第五图形222而与待测半导体层10电连接。所定义的第五图形222可解释为第五形状的金属导体。第五图形222与半导体层1电连接，且第五图形222与第一检测结构51电连接。第五图形222可包括相互电连接的第二电极图形2221和第四焊盘图形2222。第四焊盘图形2222可与第一检测结构51电连接，第二电极图形2221可与半导体层1电连接。
金属绝缘层半导体结构100可包括贯穿第六绝缘层210的待测导电通道211。第五图形222可通过待测导电通道211与半导体层1电连接。示例性地，待测半导体层10包括待测衬底11和待测接触区13。待测接触区13的掺杂浓度大于待测衬底11的掺杂浓度，待测接触区13可与待测导电通道211欧姆接触。
示例性地，金属绝缘层半导体结构100在第二区域B处的寄生参数测试结构120可包括半导体层1、第一绝缘层21、第一金属层22、第一贯穿结构53。第一绝缘层21和第一金属层22堆叠于半导体层1的一侧。第一贯穿结构53贯穿半导体层1和第一绝缘层21，并分别与第一金属层22电连接。第一贯穿结构53和第一检测结构51可位于待测接触区13两侧。半导体层1与待测半导体层10可属于同一个一体式半导体层，第一绝缘层21和第四绝缘层3可属于同一个一体式绝缘层，第一金属层22和第四金属层4可位于沿Z轴方向的同一层。
第一金属层22可包括第一图形224。示例性地，第一图形224、测试金属层6及第一焊盘401可沿X轴方向依次设置。第一焊盘401和测试金属层6可分别视为导电图形。第一图形224与第一贯穿结构53电连接，第一焊盘401与第一检测结构51电连接。第一贯穿结构53与测试金属层6的第四距离W4和第一检测结构51与测试金属层6的第五距离W5可相等。前述距离可指各结构在XY面内投影的形心的间距。
在另一些实施方式中，寄生参数测试结构120可包括第二图形，第二图形与第一图形224的距离等于第一检测结构51与第三图形226的第五距离W5。
金属绝缘层半导体结构100的互连结构2还包括第五绝缘层27和第五金属层28。第五绝缘层27和第五金属层28堆叠于半导体层1背向第一绝缘层21的一侧。第五金属层28包括第二焊盘图形281。第二焊盘图形281与第一贯穿结构53电连接。第五绝缘层27与第六绝缘层210位于同一层，第五金属层28和第六金属层220位于同一层。
如图4所示，金属绝缘层半导体结构100中，测试金属层6、第四绝缘层3及待测半导体层10可构成金属-绝缘-半导体结构。示例性地，第四绝缘层3的材料可包括氧化硅、氧化铝或氧化铪，并不局限于此。
可通过对第一检测结构51和测试金属层6施加偏压进行测试，继而得到该金属-绝缘-半导体结构的C-V特性曲线。本公开实施方式提供的金属绝缘层半导体结构100，可利用相对第一检测结构51和待测半导体层10电性孤立的第一贯穿结构53，获得其引起的寄生电容也即第一检测结构51获得的寄生电容。该金属绝缘层半导体结构100可以以较紧凑的结构，准确地对第四绝缘层3和待测半导体层10的界面态进行表征及控制，保证所应用的产品例如图像传感器300具有可控、精确的性能。
参考图5，图5示出了本公开实施方式提供的图像传感器。示例性地，图像传感器300包括金属绝缘层半导体结构100和电路200。金属绝缘层半导体结构100和电路200电连接。例如金属绝缘层半导体结构100的互连结构2与电路200键合。
在一些实施方式中，金属绝缘层半导体结构100的互连结构2还包括第三金属层26。第三金属层26可位于第三绝缘层25背向半导体层1一侧。第三金属层26可位于互连结构2的表层，第三金属层26包括用于键合的键合焊盘。
第三金属层26与半导体层1电连接，可通过第一金属层22电连接，或通过第六金属层220电连接。示例性地，第三金属层26可通过第一检测结构51而与第四金属层4的第一焊盘401电连接。
图6示出了用于制造金属绝缘层半导体结构的方法的流程框图。本公开实施方式提供的用于制造金属绝缘层半导体结构的方法1000包括下述步骤S101至步骤S103。
步骤S101，形成第一绝缘层。参考图2，第一绝缘层21位于半导体层1一侧，例如沿Z轴方向向上堆叠，并可用于继续形成互连结构2。参考图4，第一绝缘层21位于半导体层1一侧，然后例如半导体层1沿Z轴方向向堆叠于第一绝缘层21上，继而用于继续形成互连结构2。在另一些实施方式中，可先形成半导体层1的正面侧的互连结构2，后形成半导体层1背面侧的背面绝缘层，例如第四绝缘层3。
步骤S102，形成贯穿第一绝缘层并贯穿半导体层的第一贯穿结构及第二贯穿结构。参考图2或图4，第一贯穿结构53和第二贯穿结构54分别贯穿第一绝缘层21和半导体层1。
步骤S103，形成位于第一绝缘层背向半导体层的一侧的第一金属层。参考图2或图4，第一金属层22包括第一图形224、第二图形225及第三图形226，第一图形224与半导体层1电连接，第一图形224和第二图形225具有相同的形状，第一贯穿结构53与第一图形224电连接，第二贯穿结构54与第二图形225电连接。
本公开实施方式中，可以先执行步骤S102，也可先执行步骤S103。本公开实施方式提供的制造方法，可形成寄生参数测试结构120，以对MIS结构的测试进行精确地校正。还可与形成MIS结构的工艺融合，可形成一体式的结构。
示例性地，形成半导体层1的步骤可包括：在硅片沉积或热氧化形成注入掩膜，注入掩膜可为相对较薄的氧化层；可通过光刻工艺形成掺杂区域图形，继而进行离子注入、扩散等掺杂工艺，可形成例如掺杂区15、待测掺杂区12。可光刻出欧姆接触区域图形，继而进行离子注入、扩散等掺杂工艺，可形成例如接触区16、待测接触区13。示例性地，可利用不同类型的掺杂剂进行多次注入，形成NP结构或者PN结构；也可不进行掺杂。
示例性地，可循环进行形成绝缘层步骤和形成金属层步骤这两个步骤，以形成互连结构2。形成绝缘层步骤包括：生长例如氧化硅材料的绝缘层，然后进行光刻工艺、刻蚀绝缘层形成接触孔；淀积金属、继而进行机械化学抛光以形成导电通道。形成金属层的步骤包括：生长例如氧化硅材料的填充部，光刻、刻蚀填充部，淀积金属并机械化学抛光磨平，然后进行光刻工艺、刻蚀金属形成金属图形。
示例性地，可在形成互连结构2后，翻转硅片，继而形成第四绝缘层3和第四金属层4，以制造如图2所示的结构。可在形成互连结构2后，翻转硅片，继而形成第一绝缘层21和第一金属层22，以制造如图4所示的结构。翻转后形成绝缘层和金属层的步骤可参考前段所示步骤。
示例性地，形成贯穿结构的步骤可包括：刻蚀绝缘层及刻蚀半导体层1，并暴露出互连结构2中的金属图形；生长例如氧化硅材料的填充物，刻蚀填充物以形成绝缘壁并暴露出金属图形，可填充金属形成导电柱并机械化学抛光。参考图2，形成第一贯穿结构53、第二贯穿结构54及第三贯穿结构55的步骤可在形成第四金属层4之前执行。
在一些实施方式中，形成图像传感器的方法包括：将金属绝缘层半导体结构与电路键合。
图7示出了本公开实施方式提供的用于检测图像传感器界面态的方法。用于检测图像传感器界面态的方法2000可包括下述步骤S201至步骤S204。
步骤S201，对金属绝缘层半导体结构的第一贯穿结构和第二贯穿结构中任一者与第三图形进行测量，以获得寄生电容。
参考图2，可对第三焊盘403和第五焊盘405进行测量，即对第一贯穿结构53和第三图形226进行测量，获得第三贯穿结构55与半导体层1之间的寄生电容即CTSV-S；也可对第四焊盘404和第五焊盘405进行测量，可用于获得第二图形225和第四图形242之间的寄生电容即CM-M。参考图4，可对第一图形224和测试金属层6进行测量，即对第一贯穿结构53和测试金属层6进行测量，可用于获得第一检测结构51的寄生电容即CTSV-S。
步骤S202，对图像传感器的待测半导体层和测试金属层进行测量，以获得实测电容。
参考图1和图2，图像传感器300包括依次堆叠的待测半导体层10、待测绝缘层(第六绝缘层210)及测试金属层(第六金属层220)，测试金属层包括第一测试图形和第二测试图形，第一测试图形与待测半导体层10电连接并与第一检测结构51电连接，第二测试图形与第二检测结构52电连接。可通过对第一焊盘401和第二焊盘402进行测量，获得实测电容，也是获得实测C-V曲线。参考图4，第五图形222可视为测试图形，可通过对测试金属层6和第一焊盘401进行测量，获得实测电容，也是获得实测C-V曲线。
步骤S203，根据实测电容和寄生电容获得图像传感器的精确电容。示例性地，参考图1和图2，第一焊盘401和第二焊盘402之间的电路包括并联的三个电容：CMIS、CM-M及CTSV-S。通过消去寄生电容CM-M和CTSV-S的至少一个，以获得更准确的电容；可将CM-M及CTSV-S均消去，可获得MIS结构的精确电容CMIS。参考图4，第一焊盘401和测试金属层6之间的电路可包括并联的电容CMIS和CTSV-S。通过消去寄生电容CTSV-S，可以获得MIS结构的精确电容CMIS。
步骤S204，根据精确电容，表征待测半导体层与待测绝缘层之间的界面态。示例性地，根据精确电容CMIS可对获得直接测量得到的C-V曲线进行校准，可以表征待测半导体层10与待测绝缘层之间的界面态，或待测半导体层10的电荷浓度。
本公开实施方式提供的用于检测图像传感器界面态的方法，可以消去第一检测结构或第二检测结构引入的误差，实现对界面态的精确检测。
以上公开的各实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上公开的实施例中，除非另有明确的规定和限定，否则不限制各步骤的执行顺序，例如可以并行执行，也可以不同次序地先后执行。各步骤的子步骤还可以交错地执行。可以使用上述各种形式的流程，还可重新排序、增加或删除步骤，只要能够实现本公开实施方式提供的技术方案所期望的结果，本文在此不进行限制。
以上公开的实施例仅表达了本发明创造的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明创造的专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明创造要求的专利保护范围。因此，本发明创造的专利保护范围应以所附权利要求为准。

Claims (10)

1.金属绝缘层半导体结构，其特征在于，包括：
半导体层(1)；
第一绝缘层(21)，位于所述半导体层(1)的一侧；
第一金属层(22)，位于所述第一绝缘层(21)背向所述半导体层(1)的一侧，包括第一图形(224)、第二图形(225)及第三图形(226)，所述第一图形(224)与所述半导体层(1)电连接，所述第二图形(225)与所述半导体层(1)电性隔离，所述第一图形(224)和所述第二图形(225)具有相同的形状；
第一贯穿结构(53)，贯穿所述第一绝缘层(21)和所述半导体层(1)，并与所述第一图形(224)电连接；以及
第二贯穿结构(54)，贯穿所述第一绝缘层(21)和所述半导体层(1)，并与所述第二图形(225)电连接；
其中，所述第三图形(226)与所述第一贯穿结构(53)具有的第一距离和所述第三图形(226)与所述第二贯穿结构(54)具有的第二距离相同。
2.根据权利要求1所述的金属绝缘层半导体结构，其中，所述半导体层(1)包括衬底(14)和延伸入所述衬底(14)的掺杂区(15)，所述第一图形(224)与所述掺杂区(15)电连接，所述第一贯穿结构(53)和所述第二贯穿结构(54)位于所述掺杂区(15)两侧，所述第一图形(224)与所述第二图形(225)镜像设置。
3.根据权利要求1所述的金属绝缘层半导体结构，其中，还包括：第三贯穿结构(55)、第二绝缘层(23)、第二金属层(24)及第二导电通道(233)；
所述第三贯穿结构(55)，贯穿所述第一绝缘层(21)和所述半导体层(1)，并与所述第三图形(226)电连接；
所述第二绝缘层(23)和所述第二金属层(24)堆叠于所述第一金属层(22)背向所述第一绝缘层(21)一侧，所述第二金属层(24)包括第四图形(242)，所述第四图形(242)通过所述第二导电通道(233)与所述第三图形(226)电连接，所述第四图形(242)沿堆叠方向的投影与所述第二图形(225)交叠。
4.根据权利要求3所述的金属绝缘层半导体结构，其中，还包括第三绝缘层(25)、第三金属层(26)、第四绝缘层(3)及第四金属层(4)；
所述第三绝缘层(25)和所述第三金属层(26)堆叠于所述第二金属层(24)背向所述第一绝缘层(21)一侧，所述第三金属层(26)与所述半导体层(1)电连接，所述第三金属层(26)包括用于键合的键合焊盘；
所述第四绝缘层(3)及所述第四金属层(4)堆叠于所述半导体层(1)背向所述第一绝缘层(21)的一侧，所述第四金属层(4)包括与所述第一贯穿结构(53)或所述第二贯穿结构(54)电连接的焊盘。
5.根据权利要求1所述的金属绝缘层半导体结构，其中，所述第一图形(224)包括相互电连接的拟形图形(2241)和检测焊盘图形(2242)，所述第一贯穿结构(53)电连接至所述检测焊盘图形(2242)。
6.根据权利要求1所述的金属绝缘层半导体结构，其中，还包括第五绝缘层(27)和第五金属层(28)，所述第五绝缘层(27)和所述第五金属层(28)堆叠于所述半导体层(1)背向所述第一绝缘层(21)的一侧，
所述第五金属层(28)包括第五图形(222)和第二焊盘图形(281)，所述第五图形(222)与所述半导体层(1)电连接，所述第五图形(222)与所述第二贯穿结构(54)电连接，所述第二焊盘图形(281)与所述第一贯穿结构(53)电连接。
7.金属绝缘层半导体结构，其特征在于，包括：
金属绝缘半导体测试结构(110)，包括：
依次堆叠的待测半导体层(10)、待测绝缘层及测试金属层(6)；
测试图形，与所述待测半导体层(10)电连接；
第一检测结构(51)，贯穿所述待测半导体层(10)和所述待测绝缘层，并与所述测试图形电连接；以及
第二检测结构(52)，贯穿所述待测半导体层(10)和所述待测绝缘层，并与所述测试金属层(6)电连接；和
寄生参数测试结构(120)，与所述金属绝缘半导体测试结构(110)并列设置，所述寄生参数测试结构(120)包括：
依次堆叠的半导体层(1)、第一绝缘层(21)及第一金属层(22)；以及
第一贯穿结构(53)，贯穿所述半导体层(1)和所述第一绝缘层(21)，并与所述第一金属层(22)电连接，
其中，所述第一贯穿结构(53)与所述第二检测结构(52)的距离和所述第一检测结构(51)与第二检测结构(52)的距离相同。
8.图像传感器，其特征在于，包括：
电路(200)；及
如权利要求1至7中任一项所述的金属绝缘层半导体结构(100)，与所述电路(200)电连接。
9.用于检测图像传感器界面态的方法，其特征在于，包括：
对如权利要求1至7中任一项所述的金属绝缘层半导体结构(100)的第一贯穿结构(53)进行测量，用于获得寄生电容；
对图像传感器(300)的待测半导体层(10)和测试金属层(6)进行测量，以获得实测电容，其中，所述图像传感器(300)包括测试图形、以及依次堆叠的所述待测半导体层(10)、待测绝缘层及所述测试金属层(6)，所述测试图形与所述待测半导体层(10)电连接；
根据所述实测电容和所述寄生电容获得所述图像传感器(300)的精确电容；以及
根据所述精确电容，表征所述待测半导体层(10)与所述待测绝缘层之间的界面态。
10.用于制造金属绝缘层半导体结构的方法，其特征在于，包括：
形成位于半导体层(1)一侧的第一绝缘层(21)；
形成贯穿所述第一绝缘层(21)并贯穿所述半导体层(1)的第一贯穿结构(53)及第二贯穿结构(54)；以及
形成位于所述第一绝缘层(21)背向所述半导体层(1)的一侧的第一金属层(22)，其中，所述第一金属层(22)包括第一图形(224)、第二图形(225)及第三图形(226)，所述第一图形(224)与所述半导体层(1)电连接，第二图形(225)与所述半导体层(1)电性隔离，所述第一图形(224)和所述第二图形(225)具有相同的形状，所述第一贯穿结构(53)与所述第一图形(224)电连接，所述第二贯穿结构(54)与所述第二图形(225)电连接，所述第三图形(226)与所述第一贯穿结构(53)具有的第一距离和所述第三图形(226)与所述第二贯穿结构(54)具有的第二距离相同。
CN202310707054.0A 2023-06-14 2023-06-14 金属绝缘层半导体结构及其制造方法、图像传感器 Pending CN116741754A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310707054.0A CN116741754A (zh) 2023-06-14 2023-06-14 金属绝缘层半导体结构及其制造方法、图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310707054.0A CN116741754A (zh) 2023-06-14 2023-06-14 金属绝缘层半导体结构及其制造方法、图像传感器

Publications (1)

Publication Number Publication Date
CN116741754A true CN116741754A (zh) 2023-09-12

Family

ID=87916389

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310707054.0A Pending CN116741754A (zh) 2023-06-14 2023-06-14 金属绝缘层半导体结构及其制造方法、图像传感器

Country Status (1)

Country Link
CN (1) CN116741754A (zh)

Similar Documents

Publication Publication Date Title
JP4545679B2 (ja) コンタクトホールを有する半導体装置の製造方法
US7838909B2 (en) Semiconductor device with trench structure
CN203312265U (zh) 测试***
CN103972234B (zh) 集成电路、半导体器件和制造半导体器件的方法
CN100524688C (zh) 具有前侧接触和垂直沟槽隔离的半导体器件及其制作方法
US6300647B1 (en) Characteristic-evaluating storage capacitors
US20100072552A1 (en) Field effect transistor for preventing collapse or deformation of active regions
KR101030295B1 (ko) 반도체 소자의 소자 분리막 검사용 필드 트랜지스터
CN116741754A (zh) 金属绝缘层半导体结构及其制造方法、图像传感器
CN111199952A (zh) 测试结构、半导体装置和用于在其中获取制造信息的方法
JP2850558B2 (ja) 半導体圧力センサおよびその製造方法
US8890551B2 (en) Test key structure and method for measuring step height by such test key structure
CN105448993A (zh) 半导体装置
TW502425B (en) Semiconductor-device and its production method
CN210575846U (zh) 半导体测试结构
JP6292929B2 (ja) 半導体装置、その半導体装置の製造方法および検査方法
TW201320212A (zh) 測試鍵結構與使用此測試鍵結構以量測階段高度的方法
JPH10154732A (ja) 半導体素子分離端欠陥評価テスト構造および該テスト構造を用いた評価方法
CN113517260B (zh) 晶圆测试结构及其制作方法、晶圆
WO2021190539A1 (zh) 晶体管的模型参数测试结构及其制备方法
US11942359B2 (en) Reduced semiconductor wafer bow and warpage
CN116936543B (zh) 一种电容测试结构、制备方法、测试方法及应用
JP2004296469A (ja) ホール素子
CN111933544B (zh) 栅氧化层测试结构及其制造方法、栅氧化层测试基板
JP2010232669A (ja) 半導体装置及び半導体製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination