CN108400213A - 具有占空比优化的通孔超结构的led芯片及其制备方法 - Google Patents
具有占空比优化的通孔超结构的led芯片及其制备方法 Download PDFInfo
- Publication number
- CN108400213A CN108400213A CN201810026661.XA CN201810026661A CN108400213A CN 108400213 A CN108400213 A CN 108400213A CN 201810026661 A CN201810026661 A CN 201810026661A CN 108400213 A CN108400213 A CN 108400213A
- Authority
- CN
- China
- Prior art keywords
- layer
- type gan
- electrode
- gan layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005457 optimization Methods 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 381
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000011241 protective layer Substances 0.000 claims abstract description 38
- 238000004020 luminiscence type Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000011265 semifinished product Substances 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- 238000009616 inductively coupled plasma Methods 0.000 claims description 7
- 230000005611 electricity Effects 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 239000000047 product Substances 0.000 claims description 4
- 229910052681 coesite Inorganic materials 0.000 claims description 3
- 229910052906 cristobalite Inorganic materials 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000001704 evaporation Methods 0.000 claims description 3
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229910052682 stishovite Inorganic materials 0.000 claims description 3
- 229910052905 tridymite Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 238000007788 roughening Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 2
- 238000009826 distribution Methods 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 12
- 239000000126 substance Substances 0.000 description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 7
- 229910017604 nitric acid Inorganic materials 0.000 description 7
- 229960000583 acetic acid Drugs 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 6
- 239000012362 glacial acetic acid Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 208000011580 syndromic disease Diseases 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000005275 alloying Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003153 chemical reaction reagent Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
- H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
本发明公开了一种具有占空比优化的通孔超结构的LED芯片，包括键合衬底层、设置于所述键合衬底层上的n型电极层、设置于所述n型电极层上的绝缘层、设置于所述绝缘层上的保护层、设置于所述保护层上的反射层、设置于所述反射层上的p型GaN层、设置于所述p型GaN层上的多量子阱发光层以及设置于所述多量子阱发光层上的n型GaN层。本发明还公开了一种具有占空比优化的通孔超结构的LED芯片的制备方法。本发明具有占空比优化的通孔超结构的LED芯片既保证了电流的均匀扩散，又使其有效发光面积最大化，提升LED的发光效率。
Description
技术领域
本发明涉及半导体技术领域，具体涉及LED芯片技术领域，尤其涉及一种具有占空比优化的通孔超结构的LED芯片及该LED芯片的制备方法。
背景技术
发光二极管(Light Emitting Diode，简称LED)具有节能、环保、寿命长、体积小等特点，已被广泛应用于室内照明、显示、交通指示等多个领域。近年来，LED垂直芯片由于克服了传统横向结构在效率、散热、可靠性等方面的技术瓶颈，成为了LED技术的主流趋势。然而，面对半导体照明市场的巨大需求，LED垂直芯片的性能仍需进一步提升。目前，LED垂直芯片面临着电流扩散均匀性较差的问题。针对这一问题，垂直倒装芯片结构被提出，通过在芯片内形成通孔，能够增强芯片内的电流扩散。但是，该项技术的一大技术问题在于，在芯片内形成通孔结构，势必需要牺牲一部分发光层，即减小了LED芯片的发光面积，这反而会降低了LED的发光效率。因此，一种既能保证良好的电流扩散，又能使因发光面积减小而降低LED发光效率的影响降低到最小的LED芯片结构亟待研发。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种具有占空比优化的通孔超结构的LED芯片，以克服传统芯片存在的电流扩散均匀性差、LED芯片的发光面积减小及LED的发光效率降低等技术问题。
本发明的目的之二在于提供一种具有占空比优化的通孔超结构的LED芯片的制备方法，通过该方法制备的LED芯片能够克服传统芯片存在的电流扩散均匀性差、LED芯片的发光面积减小及LED的发光效率降低等技术问题。
本发明的目的之一采用如下技术方案实现：
一种具有占空比优化的通孔超结构的LED芯片，包括键合衬底层、设置于所述键合衬底层上的n型电极层、设置于所述n型电极层上的绝缘层、设置于所述绝缘层上的保护层、设置于所述保护层上的反射层、设置于所述反射层上的p型GaN层、设置于所述p型GaN层上的多量子阱发光层以及设置于所述多量子阱发光层上的n型GaN层；
其中，所述n型电极层向外延伸至n型GaN层形成柱电极，所述柱电极依次贯穿绝缘层、保护层、反射层、p型GaN层和多量子阱发光层，所述n型电极层通过柱电极与n型GaN层电导通，所述绝缘层向外延伸至覆盖柱电极的侧面；
其中，所述n型GaN层上还设有槽状结构，所述槽状结构向内凹陷至p型GaN层并依次贯穿n型GaN层和多量子阱发光层，所述槽状结构中设有p型电极，所述p型电极与p型GaN层电导通。
进一步地，所述键合衬底层为Si衬底层，所述n型电极层为Ti电极层、Al电极层、Au电极层、Pt电极层和W电极层中的一种或者两种及以上组成的复合电极层，所述p型电极为Cr电极、Pt电极和Au电极中的一种或者两种及以上组成的复合电极。
进一步地，所述绝缘层为SiO2绝缘层、SiN绝缘层和氮氧化硅绝缘层中的一种或者两种及以上组成的复合绝缘层，所述绝缘层的厚度为10～100μm。
进一步地，所述保护层为Ti保护层，所述保护层的厚度20～100nm。
进一步地，所述反射层为整数倍的Ni/Ag反射层叠加而成，所述反射层的厚度为100～400nm。
进一步地，所述柱电极的横截面为圆形或者正六边形，所述圆形的半径或者正六边形的外接圆的半径为20～50μm，相邻柱电极的中心线之间的距离为250～500μm，所述柱电极呈六角分布。
本发明的目的之二采用如下技术方案实现：
一种如上述具有占空比优化的通孔超结构的LED芯片的制备方法，包括：
制备LED外延片步骤：在生长衬底表面依次生长非掺杂GaN层、n型GaN层、多量子阱发光层及p型GaN层，在p型GaN层上依次生长反射层和保护层，制得LED外延片；
制备通孔结构步骤：在LED外延片上制备出依次贯穿保护层、反射层、p型GaN层和多量子阱发光层并延伸至n型GaN层的通孔结构，制得通孔结构；
生长绝缘层步骤：在保护层上以及通孔结构的孔壁上生长绝缘层，制得绝缘层；
生长n型电极层步骤：在绝缘层上生长n型电极层，在通孔结构内生长柱电极，所述n型GaN层通过柱电极与n型电极层电导通，制得n型电极层；
剥离生长衬底步骤：在n型电极层上生长金属键合层，将金属键合层键合到键合衬底层上，进一步剥离生长衬底和非掺杂GaN层，暴露出n型GaN层，制得LED芯片半成品；
生长p型电极步骤：在LED芯片半成品的n型GaN层的表面制备出向内凹陷至p型GaN层的槽状结构，在槽状结构中的p型GaN层上生长p型电极。
进一步地，在生长绝缘层步骤中，先在保护层上、通孔结构的孔壁上以及通孔结构对应的n型GaN层上均生长绝缘层，再通过酸腐方法暴露出通孔结构对应的n型GaN层，制得绝缘层。
进一步地，所述生长衬底为硅衬底、蓝宝石衬底或者金属衬底，所述金属键合层为Sn键合层、Au键合层或者Sn/Au键合层。
进一步地，所述非掺杂GaN层、n型GaN层、多量子阱发光层、p型GaN层、反射层、保护层、绝缘层、金属键合层、n型电极层、柱电极和p型电极均通过电子束蒸发方式、磁控溅射方式或者热蒸镀方式生长。
进一步地，在剥离生长衬底步骤中，采用研磨或者酸腐方式剥离生长衬底，并对暴露出来的n型GaN层进行表面粗化处理。
进一步地，在生长p型电极步骤中，采用光刻或者电感耦合等离子体刻蚀技术在LED芯片半成品的n型GaN层的表面制备出槽状结构。
相比现有技术，本发明的有益效果在于：
(1)本发明一种具有占空比优化的通孔超结构的LED芯片通过设置通孔结构(柱电极)，保证了电流在n型GaN层与p型GaN层之间的均匀扩散，大幅提升电流的扩展性，从而确保了LED发射光的均匀性。同时，又因为n型电极从n型GaN层的底部贯穿出去，不至于阻挡LED芯片的光路，使其有效发光面积最大化，进一步提升LED的发光效率。
(2)本发明一种具有占空比优化的通孔超结构的LED芯片的制备方法具有工序简单、生产成本低、便于控制等优点，仅需通过传统的LED芯片加工机器及试剂即能完成整个生产过程。
附图说明
图1为本发明一种具有占空比优化的通孔超结构的LED芯片的纵截面示意图；
图2为图1所示LED芯片的俯视图；
图3为常规LED芯片得LOP-mapping图；
图4为实施例19制备的LED芯片的LOP-mapping图。
图中：10、键合衬底层；20、n型电极层；21、柱电极；30、绝缘层；40、保护层；50、反射层；60、p型GaN层；70、多量子阱发光层；80、n型GaN层；90、槽状结构；91、p型电极。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
如图1所示，为本发明一种具有占空比优化的通孔超结构的LED芯片的结构示意图。如图2所示，为图1所示一种具有占空比优化的通孔超结构的LED芯片的俯视图。
该具有占空比优化的通孔超结构的LED芯片从下至上依次为键合衬底层10、n型电极层20、绝缘层30、保护层40、反射层50、p型GaN层60、多量子阱发光层70以及n型GaN层80。其中，n型电极层20向n型GaN层80延伸至n型GaN层80(本实施例中，n型电极层20嵌入到n型GaN层80内部，使得n型电极层20与n型GaN层80电导通。在其它实施例中，n型电极层20也可以延伸到n型GaN层80的表面，仅需保证n型电极层20与n型GaN层80接触并电导通即可)形成柱电极21，柱电极21从下至上依次贯穿绝缘层30、保护层40、反射层50、p型GaN层60和多量子阱发光层70。绝缘层30覆盖在柱电极21的外周侧面上，由此，保证柱电极21不会漏电。n型GaN层80上还设有槽状结构90，槽状结构90向内凹陷至p型GaN层60，槽状结构90从上至下依次贯穿n型GaN层80和多量子阱发光层70，槽状结构90中还设有设有p型电极91，p型电极91与p型GaN层60电导通。使用该LED芯片时，因为p型电极91与p型GaN层60电导通，从p型电极91输送出的做功电流可以直接传输至p型GaN层60，进一步跨过多量子阱发光层70并将电能转化为光能，最后电流输送至n型GaN层80，n型电极层20通过柱电极21与n型GaN层80电导通，电流最终通过柱电极21和n型电极层20传输出去，形成电路回路结构。由于n型电极层20设置于多量子阱发光层70的底部并通过柱电极21与n型GaN层80电导通，因此n型电极层20不会阻挡LED芯片的光路，从多量子阱发光层70发射的光可以顺利从LED芯片的上方射出，增加了发光面积，从而也提升了发光效率；同时，由于柱电极21及覆盖在柱电极21的外周侧面上的绝缘层30贯穿p型GaN层60、多量子阱发光层70以及n型GaN层80，形成通孔结构，使得电流的扩散效应更均匀，从而提升了LED芯片发光的均匀性和强度。另外，通过设置槽状结构90，使得p型电极91穿过多量子阱发光层70与p型GaN层60直接接触(即电导通)，p型电极91处于多量子阱发光层70的下方或者部分p型电极91处于多量子阱发光层70的下方，能够尽可能地降低p型电极91对光路的阻挡效应，增强发光效率。
以下将以实施例1-18具体阐述本发明一种具有占空比优化的通孔超结构的LED芯片的具体组成，见表1-3。
表1
表2
表3
表1-3中，实施例1-18中的“/”表示为分层生长的金属层或者化合物层，例如实施例18中，n型电极层20可以为Pt/W/Au/Ti/Al，表示为按照先后次序依次在绝缘层30上逐层生长Pt层、W层、Au层、Ti层和Al层，五层单独生长的金属层经过退火后发生合金化，成为n型电极层20。在本发明LED芯片中，n型电极层20、p型电极91和绝缘层30均可以是上述逐层生长而成。实施例1-18中的保护层40均为Ti保护层。绝缘层30、保护层40和反射层50的厚度表示为整体绝缘层30的厚度、整体保护层40的厚度和整体反射层50的厚度。柱电极21的横截面可以为圆形或者正六边形。柱电极21的半径表示为：柱电极21的横截面为圆形时，圆形的半径；或者表示为：柱电极21的横截面为正六边形时，正六边形的外接圆的半径。柱电极21之间的距离表示为：柱电极21的横截面为圆形或者正六边形时，圆形的圆心或者正六边形的外接圆的圆心之间的距离(即中心线之间的距离)。实施例1-18中的柱电极21的组成结构与n型电极层20的组成结构相同。
以下，通过实施例19-21具体阐述本发明一种具有占空比优化的通孔超结构的LED芯片的制备方法。
实施例19
实施例19中的n型电极层20、柱电极21、绝缘层30、保护层40、反射层50和p型电极91的具体组成与实施例6相同。
制备LED外延片：采用电子束蒸发设备在Si衬底表面上依次生长200nm厚的非掺杂GaN层、500nm厚的n型GaN层80、40nm厚的多量子阱发光层70及200nm厚的p型GaN层60，继续在p型GaN层60上依次生长250nm厚的反射层50和80nm厚的保护层40，制得LED外延片。
制备通孔结构：采用激光蚀刻的方法在LED外延片上从上至下蚀刻出依次贯穿保护层40、反射层50、p型GaN层60和多量子阱发光层70并延伸至n型GaN层80内部的通孔结构，制得包括通孔结构的LED外延片。该通孔结构的横截面为正六边形，正六边形的外接圆半径为20μm，通孔结构呈正六角形排布，通孔结构的中心线之间的距离为250μm。
生长绝缘层和n型电极层：在保护层40上以及通孔结构内通过PECVD(等离子体增强化学的气相沉积法)沉积10μm厚的SiO2绝缘层，使其完全覆盖保护层40、通孔内壁及通孔结构底部。再通过选择性酸腐去除通孔结构底部的绝缘层30，暴露出n型GaN层80，最后在绝缘层30上及通孔内沉积n型电极，通孔内绝缘层30完全覆盖通孔内侧壁(外周壁)，仅暴露出通孔底部区域，使得n型电极层20可与n型GaN层80接触，制得n型电极层20。
剥离生长衬底：在n型电极层20上通过PECVD(等离子体增强化学的气相沉积法)沉积Sn键合层，将Sn键合层键合到Si衬底层上，制得双衬底LED外延片。将上述制备的双衬底LED外延片的原Si衬底浸没于氢氟酸、冰乙酸和硝酸的混合液中，氢氟酸：冰乙酸：硝酸(物质的量浓度)＝5:1:5，腐蚀至原Si衬底消失为止。再采用ICP刻蚀法去除非掺杂GaN层，暴露出n型GaN层80，制得LED芯片半成品。
生长p型电极：在LED芯片半成品的n型GaN层80的表面，通过激光蚀刻出向内凹陷至p型GaN层60的槽状结构90，该槽状结构90贯穿n型GaN层80和多量子阱发光层70，在槽状结构90内的p型GaN层60上表面生长p型电极91。由此，制备出实施例19中具有占空比优化的通孔超结构的LED芯片。
实施例20
实施例20中的n型电极层20、柱电极21、绝缘层30、保护层40、反射层50和p型电极91的具体组成与实施例12相同。
制备LED外延片：采用磁控溅射设备在蓝宝石衬底表面上依次生长500nm厚的非掺杂GaN层、1500nm厚的n型GaN层80、200nm厚的多量子阱发光层70及250nm厚的p型GaN层60，继续在p型GaN层60上依次生长100nm厚的反射层50和20nm厚的保护层40，制得LED外延片。
制备通孔结构：采用酸刻(例如酸腐蚀液为常见的氢氟酸、冰乙酸和硝酸的混合腐蚀液)的方法在LED外延片上从上至下蚀刻出依次贯穿保护层40、反射层50、p型GaN层60和多量子阱发光层70并延伸至n型GaN层80内部的通孔结构，制得包括通孔结构的LED外延片。该通孔结构的横截面为圆形，该圆形的半径为40μm，通孔结构呈正六角形排布，通孔结构的中心线之间的距离为350μm。
生长绝缘层和n型电极层：在保护层40上以及通孔结构内通过PECVD(等离子体增强化学的气相沉积法)沉积50μm厚的SiN绝缘层，使其完全覆盖保护层40、通孔内壁及通孔结构底部。再通过选择性酸腐去除通孔结构底部的绝缘层30，暴露出n型GaN层80，最后在绝缘层30上及通孔内沉积n型电极层20，通孔内绝缘层30完全覆盖通孔内侧壁(外周壁)，仅暴露出通孔底部区域，使得n型电极可与n型GaN层80接触，制得n型电极层20。
剥离生长衬底：在n型电极层20上通过PECVD(等离子体增强化学的气相沉积法)沉积Au键合层，将Au键合层键合到Si衬底层上，制得双衬底LED外延片。将上述制备的双衬底LED外延片的原蓝宝石衬底浸没于氢氟酸、冰乙酸和硝酸的混合液中，氢氟酸：冰乙酸：硝酸(物质的量浓度)＝5:1:5，腐蚀至原蓝宝石衬底消失为止。再采用ICP刻蚀法去除非掺杂GaN层，暴露出n型GaN层80，制得LED芯片半成品。
生长p型电极：在LED芯片半成品的n型GaN层80的表面，通过ICP蚀刻出向内凹陷至p型GaN层60的槽状结构90，该槽状结构90贯穿n型GaN层80和多量子阱发光层70，在槽状结构90内的p型GaN层60上表面生长p型电极91。由此，制备出实施例20中具有占空比优化的通孔超结构的LED芯片。
实施例21
实施例21中的n型电极层20、柱电极21、绝缘层30、保护层40、反射层50和p型电极91的具体组成与实施例18相同。
制备LED外延片：采用热蒸镀设备在金属衬底表面上依次生长800nm厚的非掺杂GaN层、1000nm厚的n型GaN层80、60nm厚的多量子阱发光层70及500nm厚的p型GaN层60，继续在p型GaN层60上依次生长400nm厚的反射层50和100nm厚的保护层40，制得LED外延片；
制备通孔结构：采用激光蚀刻的方法在LED外延片上从上至下蚀刻出依次贯穿保护层40、反射层50、p型GaN层60和多量子阱发光层70并延伸至n型GaN层80内部的通孔结构，制得包括通孔结构的LED外延片。该通孔结构的横截面为正六边形，正六边形的外接圆半径为50μm，通孔结构呈正六角形排布，通孔结构的中心线之间的距离为450μm。
生长绝缘层和n型电极层：在保护层40上以及通孔结构内通过PECVD(等离子体增强化学的气相沉积法)沉积100μm厚的氮氧化硅绝缘层，使其完全覆盖保护层40、通孔内壁及通孔结构底部。再通过选择性酸腐去除通孔结构底部的绝缘层30，暴露出n型GaN层80，最后在绝缘层30上及通孔内沉积n型电极层20，通孔内绝缘层30完全覆盖通孔内侧壁(外周壁)，仅暴露出通孔底部区域，使得n型电极层20可与n型GaN层80接触，制得n型电极层20。
剥离生长衬底：在n型电极层20上通过PECVD(等离子体增强化学的气相沉积法)沉积Sn/Au键合层，将Sn/Au键合层键合到Si衬底层上，制得双衬底LED外延片。将上述制备的双衬底LED外延片的原蓝宝石衬底浸没于氢氟酸、冰乙酸和硝酸的混合液中，氢氟酸：冰乙酸：硝酸(物质的量浓度)＝5:1:5，腐蚀至原蓝宝石衬底消失为止。再采用ICP刻蚀法去除非掺杂GaN层，暴露出n型GaN层80，制得LED芯片半成品。
生长p型电极：在LED芯片半成品的n型GaN层80的表面，通过ICP蚀刻出向内凹陷至p型GaN层60的槽状结构90，该槽状结构90贯穿n型GaN层80和多量子阱发光层70，在槽状结构90内的p型GaN层60上表面生长p型电极91。由此，制备出实施例21中具有占空比优化的通孔超结构的LED芯片。
本发明LED芯片与常规LED芯片的发光效率检测：
采用相同的方法测试LED芯片的发光图谱。对照组：相同规格的常规结构LED芯片；试验组：实施例19制备的具有占空比优化的通孔超结构的LED芯片。如图3和图4，测试结果显示：常规结构LED的平均光输出功率为419mW，实施例19制备的具有占空比优化的通孔超结构的LED芯片的平均光输出功率为522mW。结果表明：相比于常规LED芯片，实施例19制备的具有占空比优化的通孔超结构的LED芯片能够有效地提高LED的发光性能。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (10)
1.一种具有占空比优化的通孔超结构的LED芯片，其特征在于，包括键合衬底层、设置于所述键合衬底层上的n型电极层、设置于所述n型电极层上的绝缘层、设置于所述绝缘层上的保护层、设置于所述保护层上的反射层、设置于所述反射层上的p型GaN层、设置于所述p型GaN层上的多量子阱发光层以及设置于所述多量子阱发光层上的n型GaN层；
其中，所述n型电极层向外延伸至n型GaN层形成柱电极，所述柱电极依次贯穿绝缘层、保护层、反射层、p型GaN层和多量子阱发光层，所述n型电极层通过柱电极与n型GaN层电导通，所述绝缘层向外延伸至覆盖柱电极的侧面；
其中，所述n型GaN层上还设有槽状结构，所述槽状结构向内凹陷至p型GaN层并依次贯穿n型GaN层和多量子阱发光层，所述槽状结构中设有p型电极，所述p型电极与p型GaN层电导通。
2.如权利要求1所述的LED芯片，其特征在于，所述键合衬底层为Si衬底层，所述n型电极层为Ti电极层、Al电极层、Au电极层、Pt电极层和W电极层中的一种或者两种及以上组成的复合电极层，所述p型电极为Cr电极、Pt电极和Au电极中的一种或者两种及以上组成的复合电极。
3.如权利要求1所述的LED芯片，其特征在于，所述绝缘层为SiO2绝缘层、SiN绝缘层和氮氧化硅绝缘层中的一种或者两种及以上组成的复合绝缘层，所述绝缘层的厚度为10～100μm。
4.如权利要求1所述的LED芯片，其特征在于，所述保护层为Ti保护层，所述保护层的厚度20～100nm。
5.如权利要求1所述的LED芯片，其特征在于，所述反射层为整数倍的Ni/Ag反射层叠加而成，所述反射层的厚度为100～400nm。
6.如权利要求1所述的LED芯片，其特征在于，所述柱电极的横截面为圆形或者正六边形，所述圆形的半径或者正六边形的外接圆的半径为20～50μm，相邻柱电极的中心线之间的距离为250～500μm，所述柱电极呈六角分布。
7.一种如权利要求1-6任一项所述的具有占空比优化的通孔超结构的LED芯片的制备方法，其特征在于，包括：
制备LED外延片步骤：在生长衬底表面依次生长非掺杂GaN层、n型GaN层、多量子阱发光层及p型GaN层，在p型GaN层上依次生长反射层和保护层，制得LED外延片；
制备通孔结构步骤：在LED外延片上制备出依次贯穿保护层、反射层、p型GaN层和多量子阱发光层并延伸至n型GaN层的通孔结构，制得通孔结构；
生长绝缘层步骤：在保护层上以及通孔结构的孔壁上生长绝缘层，制得绝缘层；
生长n型电极层步骤：在绝缘层上生长n型电极层，在通孔结构内生长柱电极，所述n型GaN层通过柱电极与n型电极层电导通，制得n型电极层；
剥离生长衬底步骤：在n型电极层上生长金属键合层，将金属键合层键合到键合衬底层上，进一步剥离生长衬底和非掺杂GaN层，暴露出n型GaN层，制得LED芯片半成品；
生长p型电极步骤：在LED芯片半成品的n型GaN层的表面制备出向内凹陷至p型GaN层的槽状结构，在槽状结构中的p型GaN层上生长p型电极。
8.如权利要求7所述的LED芯片的制备方法，其特征在于，在生长绝缘层步骤中，先在保护层上、通孔结构的孔壁上以及通孔结构对应的n型GaN层上均生长绝缘层，再通过酸腐方法暴露出通孔结构对应的n型GaN层，制得绝缘层。
9.如权利要求7所述的LED芯片的制备方法，其特征在于，所述生长衬底为硅衬底、蓝宝石衬底或者金属衬底，所述金属键合层为Sn键合层、Au键合层或者Sn/Au键合层；
所述非掺杂GaN层、n型GaN层、多量子阱发光层、p型GaN层、反射层、保护层、绝缘层、金属键合层、n型电极层、柱电极和p型电极均通过电子束蒸发方式、磁控溅射方式或者热蒸镀方式生长。
10.如权利要求7所述的LED芯片的制备方法，其特征在于，在剥离生长衬底步骤中，采用研磨或者酸腐方式剥离生长衬底，并对暴露出来的n型GaN层进行表面粗化处理；
或者是在生长p型电极步骤中，采用光刻或者电感耦合等离子体刻蚀技术在LED芯片半成品的n型GaN层的表面制备出槽状结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810026661.XA CN108400213A (zh) | 2018-01-11 | 2018-01-11 | 具有占空比优化的通孔超结构的led芯片及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810026661.XA CN108400213A (zh) | 2018-01-11 | 2018-01-11 | 具有占空比优化的通孔超结构的led芯片及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108400213A true CN108400213A (zh) | 2018-08-14 |
Family
ID=63094735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810026661.XA Pending CN108400213A (zh) | 2018-01-11 | 2018-01-11 | 具有占空比优化的通孔超结构的led芯片及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108400213A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110265520A (zh) * | 2019-07-02 | 2019-09-20 | 华南理工大学 | 优化电流分布的嵌入式电极结构led芯片及其制备方法 |
| CN111373554B (zh) * | 2019-12-10 | 2021-06-01 | 重庆康佳光电技术研究院有限公司 | 一种Micro LED芯片、显示面板及Micro LED芯片的焊接方法 |
| CN114639763A (zh) * | 2022-05-12 | 2022-06-17 | 南昌凯捷半导体科技有限公司 | 一种具有嵌入式电极的反极性红外led及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751431A (zh) * | 2011-04-18 | 2012-10-24 | 北京地调科技发展有限公司 | Led芯片及其制备方法 |
| CN104659178A (zh) * | 2015-03-09 | 2015-05-27 | 武汉大学 | 一种功率型三维led发光器件及其制造方法 |
| CN106449936A (zh) * | 2015-08-06 | 2017-02-22 | 三星电子株式会社 | 半导体发光器件及其制造方法 |
-
2018
- 2018-01-11 CN CN201810026661.XA patent/CN108400213A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102751431A (zh) * | 2011-04-18 | 2012-10-24 | 北京地调科技发展有限公司 | Led芯片及其制备方法 |
| CN104659178A (zh) * | 2015-03-09 | 2015-05-27 | 武汉大学 | 一种功率型三维led发光器件及其制造方法 |
| CN106449936A (zh) * | 2015-08-06 | 2017-02-22 | 三星电子株式会社 | 半导体发光器件及其制造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110265520A (zh) * | 2019-07-02 | 2019-09-20 | 华南理工大学 | 优化电流分布的嵌入式电极结构led芯片及其制备方法 |
| CN111373554B (zh) * | 2019-12-10 | 2021-06-01 | 重庆康佳光电技术研究院有限公司 | 一种Micro LED芯片、显示面板及Micro LED芯片的焊接方法 |
| WO2021114065A1 (zh) * | 2019-12-10 | 2021-06-17 | 重庆康佳光电技术研究院有限公司 | 一种Micro LED芯片、显示面板及Micro LED芯片的焊接方法 |
| CN114639763A (zh) * | 2022-05-12 | 2022-06-17 | 南昌凯捷半导体科技有限公司 | 一种具有嵌入式电极的反极性红外led及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101604717B (zh) | 一种垂直GaN基LED芯片及其制作方法 | |
| US8735185B2 (en) | Light emitting device and fabrication method thereof | |
| CN202094166U (zh) | 一种具有反射型电流阻挡层的led芯片 | |
| CN107611236B (zh) | 一种led芯片及其制作方法 | |
| CN106711291B (zh) | 一种led垂直芯片结构及其制作方法 | |
| CN103515504A (zh) | 一种led芯片及其加工工艺 | |
| WO2015184774A1 (zh) | 一种倒装发光二极管结构及其制作方法 | |
| KR20110013325A (ko) | 나노 패턴화 기판 및 에피택시 구조체 | |
| CN102270633A (zh) | 大功率倒装阵列led芯片及其制造方法 | |
| CN105720140A (zh) | GaN基LED垂直芯片结构及制备方法 | |
| WO2015003564A1 (zh) | 一种氮化镓基发光二极管及其制作方法 | |
| CN108400213A (zh) | 具有占空比优化的通孔超结构的led芯片及其制备方法 | |
| CN102064245A (zh) | 发光二极管制造方法 | |
| CN110265520A (zh) | 优化电流分布的嵌入式电极结构led芯片及其制备方法 | |
| CN113299803A (zh) | 一种Micro LED芯片单体器件的制备方法、显示模块及显示装置 | |
| CN108389954B (zh) | 一种超结构led芯片及其制备方法 | |
| CN104393140B (zh) | 一种高反射率的垂直结构发光二级管芯片及其制备方法 | |
| WO2023137814A1 (zh) | 一种高压led芯片的制作方法 | |
| CN111599910A (zh) | 一种垂直结构led芯片及其制备方法 | |
| CN204441323U (zh) | 倒装led芯片 | |
| CN105514230A (zh) | GaN基LED垂直芯片结构及其制备方法 | |
| CN103094442A (zh) | 一种氮化物发光二极管及其制备方法 | |
| CN104576845A (zh) | 一种图形化的蓝宝石衬底的制造方法 | |
| WO2017054612A1 (zh) | 倒装发光二极管结构及其制作方法 | |
| CN101908594A (zh) | 一种反极性AlGaInP红光LED芯片电流扩展的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180814 |