CN116230823A - 一种高效发光二极管外延片及制备方法 - Google Patents

一种高效发光二极管外延片及制备方法 Download PDF

Info

Publication number
CN116230823A
CN116230823A CN202310366837.7A CN202310366837A CN116230823A CN 116230823 A CN116230823 A CN 116230823A CN 202310366837 A CN202310366837 A CN 202310366837A CN 116230823 A CN116230823 A CN 116230823A
Authority
CN
China
Prior art keywords
layer
doped
epitaxial wafer
electron blocking
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310366837.7A
Other languages
English (en)
Inventor
程龙
郑文杰
高虹
刘春杨
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310366837.7A priority Critical patent/CN116230823A/zh
Publication of CN116230823A publication Critical patent/CN116230823A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/0008Devices characterised by their operation having p-n or hi-lo junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种高效发光二极管外延片及制备方法,发光二极管外延片包括衬底,以及依次沉积在衬底上的缓冲层、非掺杂GaN层、N型GaN层、N型电子阻挡层、多量子阱层、电子阻挡层和P型GaN层;N型电子阻挡层包括依次沉积在N型GaN层上的SiN层、AlaSi1‑aN层以及超晶格层,超晶格层包括按预设周期依次交替沉积的Si掺AlbGa1‑bN层和非掺AlxInyGa1‑x‑yN层。本发明通过在在N型GaN层与多量子阱层之间***了一层N型电子阻挡层,降低电子的移动速度,有效的减少N型GaN层中电子冲过多量子阱层到达P型GaN层与空穴发生非辐射复合,提高电子与空穴在量子阱层辐射复合效率。

Description

一种高效发光二极管外延片及制备方法
技术领域
本发明涉及光电技术领域,具体涉及一种高效发光二级管外延片及制备方法。
背景技术
近年来,随着科学技术的不断进步,在半导体材料方面取得的成果也越来越明显,特别是GaN、AlN、InN,及其合金化合物等族氮化物半导体材料,更是得到了快速的发展。
在众多半导体材料中,GaN材料作为族化合物半导体材料的代表,GaN基发光二极管由于具有节能环保、体积小、寿命长、点亮响应时间短、颜色可调等众多优点。吸引着越来越多人的关注。对于制作半导器件,n型掺杂是必需的步骤。通过向GaN掺杂Si可以有效的实现n型掺杂,并且产生足够的电子进入量子阱与空穴发生复合。
虽然在GaN材料中掺杂Si可以产生足够多的电子,但是电子在半导体的传递速度远远高于空穴在半导体中的传递速度,因此,会导致掺杂Si的N型GaN层中的电子会越过多量子阱层而到达P型GaN层,与P型GaN层内的空穴发生非辐射复合,降低了发光二极管的发光效率。
发明内容
基于此,本发明的目的是提供一种高效发光二级管外延片及制备方法,以解决现有技术中N型GaN传递速度过快,容易与P型GaN层内的空穴发生非辐射复合的问题。
本发明第一方面提供一种高效发光二级管外延片,包括衬底,以及依次沉积在所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、N型电子阻挡层、多量子阱层、电子阻挡层和P型GaN层;所述N型电子阻挡层包括依次沉积在所述N型GaN层上的SiN层、AlaSi1-aN层以及超晶格层,所述超晶格层包括按预设周期依次交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x- yN层。
本发明的有益效果是:本发明提供一种高效发光二级管外延片,在N型GaN层与多量子阱层之间***了一层N型电子阻挡层,其中电子阻挡层包括依次沉积在N型GaN层上的SiN层、AlaSi1-aN层以及超晶格层,超晶格层包括按预设周期依次交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层;由于衬底的缺陷会导致外延生长时产生异致缺陷,沿外延层生长方向容易产生位错,而N型GaN层中掺杂的Si容易沿位错大量聚集,导致漏电,因此,在N型GaN层上沉积SiN层和AlaSi1-aN层,使得在N型GaN层形成致密的SiN层和AlaSi1-aN层薄膜,能够有效的防止位错向外延层延伸,减少异质缺陷,进而减少Si掺杂在位错上聚集,防止漏电。进一步的,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层形成的超晶格结构形成势垒层和势阱层,使得超晶格层能带高低变化,电子在Si掺AlbGa1-bN层中,由于其较高的势垒,电子流速降低,在非掺AlxInyGa1-x-yN层中由于In原子半径较大,具有黏土效应,将电子停留在势阱层中,因此,通过周期交替变化的势垒层/势阱层,有效的减少N型GaN层中电子冲过多量子阱层到达P型GaN层与空穴发生非辐射复合,提高电子与空穴在量子阱层辐射复合效率。
优选的,在所述AlaSi1-aN层中Al含量沿所述外延片的生长方向逐渐升高,a的取值为0.01-1。
优选的,所述Si掺AlbGa1-bN层中b的取值为0-0.5。
优选的,所述Si掺AlbGa1-bN层中掺杂Si的浓度为1*1016atoms/cm3-1*1018atoms/cm3
优选的,所述非掺AlxInyGa1-x-yN层中x的取值为0-0.1,y的取值为0-0.1。
优选的,所述SiN层的厚度为1nm-100nm,所述AlaSi1-aN层的厚度为1nm-100nm,所述Si掺AlbGa1-bN层的厚度为1nm-50nm,所述非掺AlxInyGa1-x-yN层的厚度为1nm-10nm。
优选的,所述预设周期为1-20。
本发明另一方面还提供一种制备上述的高效发光二极管外延片的制备方法,包括以下步骤:
提供一衬底;
在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、N型电子阻挡层、多量子阱层、电子阻挡层和P型GaN层;
其中,所述N型电子阻挡层包括依次沉积在所述N型GaN层上的SiN层、AlaSi1-aN层以及超晶格层,所述超晶格层包括按预设周期依次交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层。
优选的,所述N型电子阻挡层生长过程中的生长气氛为N2/NH3成分比例为1:5-5:1的混合气。
优选的,所述N型电子阻挡层生长过程中的生长压力为50torr-300torr;所述SiN层以及所述AlaSi1-aN层的沉积生长温度为900℃-1100℃,所述超晶格层的沉积生长温度为800℃-1000℃。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1为本发明提供的高效发光二极管外延片结构示意图;
图2为本发明提供的高效发光二极管外延片制备方法流程图。
主要元件符号说明:
衬底 10 缓冲层 20
非掺杂GaN层 30 N型GaN层 40
N型电子阻挡层 50 SiN层 51
AlaSi1-aN层 52 超晶格层 53
Si掺AlbGa1-bN层 531 非掺AlxInyGa1-x-yN层 532
多量子阱层 60 电子阻挡层 70
P型GaN层 80
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了便于理解本发明,下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是,当元件被称为“固设于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
本发明提供一种高效发光二极管外延片及制备方法,在N型GaN层与多量子阱层之间***了一层N型电子阻挡层,其中电子阻挡层包括依次沉积在N型GaN层上的SiN层、AlaSi1-aN层以及超晶格层,超晶格层包括按预设周期依次交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层;通过SiN层和AlaSi1-aN层阻挡位错向外延层延伸,通过交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层,有效的减少N型GaN层的电子穿过多量子阱层与P型GaN层中的空穴发生非辐射复合,提高N型GaN层中的电子与空穴在多量子阱层辐射复合效率。
具体的,参阅图1,本发明实施方式提供的高效发光二极管外延片包括:包括衬底10,以及依次沉积在衬底10上的缓冲层20、非掺杂GaN层30、N型GaN层40、N型电子阻挡层50、多量子阱层60、电子阻挡层70和P型GaN层80;N型电子阻挡层50包括依次沉积在N型GaN层40上的SiN层51、AlaSi1-aN层52以及超晶格层53,超晶格层53包括按预设周期依次交替沉积在AlaSi1-aN层52上的Si掺AlbGa1-bN层531和非掺AlxInyGa1-x-yN层532。
具体的,衬底10可以选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种;蓝宝石衬底是目前发光二极管最常用的衬底之一,蓝宝石衬底具有制备工艺成熟、价格较低、底取材方便、性价比高、易于清洗和处理,高温下有很好的稳定性。然而,蓝宝石衬底表面存在非常大的缺陷,在衬底上直接沉积外延层容易造成失配,形成较大的内应力,因此,在衬底上沉积外延层之前,需要在衬底10上沉积缓冲层20以在一定程度上减小蓝宝石衬底表面的缺陷,具体的,缓冲层20可以为AlN缓冲层,厚度为10nm-15nm。
非掺杂GaN层30的沉积在缓冲层20上,非掺杂GaN层30厚度为1um-5um,非掺杂GaN层30生长温度较高,压力较低,制备的GaN晶体质量较优,同时厚度随着GaN厚度的增加,压应力会通过堆垛层错释放,线缺陷减少,晶体质量提高,反向漏电降低,但同时,GaN层厚度的增加对Ga源材料消耗较大,大大提高了发光二极管(LED)的外延成本,因此,进一步的,为了兼顾发光二极管的质量和生产成本,优选的,非掺杂GaN层30为2um-3um。N型GaN层40在LED中的主要作用是为LED发光提供足够的电子,N型GaN层40的电子与多量子阱层60中的空穴发生辐射复合,进行发光,电子与空穴辐射复合的越多,LED的发光效果越好。具体的,N型GaN层40的厚度为2um-3um,足够厚的N型GaN层可以有效释放应力发光二极管的发光效率。
N型电子阻挡层50包括依次沉积在所述N型GaN层40上的SiN层51、AlaSi1-aN层52以及超晶格层53,具体的,SiN层51的厚度为1nm-100nm,AlaSi1-aN层52的厚度为1nm-100nm,Si掺AlbGa1-bN层531的厚度为1nm-50nm,非掺AlxInyGa1-x-yN层532的厚度为1nm-10nm。进一步的,在AlaSi1-aN层中,Al含量沿所述外延片的生长方向逐渐升高,a的取值为0.01-1,也即在AlaSi1-aN层中Al组分含量为0.01-1且沿外延片的生长方向逐渐升高。
由于GaN基材料外延生长时,虽然在衬底10表面添加了缓冲层20,但是衬底10的缺陷并不能完全消除,因此,在缓冲层上进行GaN基材料外延生长时,还可能会产生异质缺陷,导致晶格失配和热失配,进而沿外延层生长方向容易产生位错,然而在GaN基材料中进行Si掺杂,会使得Si沿位错大量聚集,导致LED漏电;因此,在N型GaN层40上沉积SiN层51和AlaSi1-aN层52,使其在N型GaN层40上形成致密的薄膜,有效的阻挡位错向外延层延伸方向延伸,减少异质缺陷,降低Si掺杂在位错上聚集,防止漏电。
具体的,AlaSi1-aN层52中,Al组分沿外延片的生长方向逐渐升高,使得AlaSi1-aN层52的势垒较高,势垒较高可以降低N型GaN层40中电子流向多量子阱层60的速率。进一步的,在Si掺AlbGa1-bN层531中b的取值为0-0.5,掺杂Si的浓度为1*1016atoms/cm3-1*1018atoms/cm3。非掺AlxInyGa1-x-yN层532中x的取值为0-0.1,y的取值为0-0.1。交替沉积在AlaSi1-aN层52上的Si掺AlbGa1-bN层531和非掺AlxInyGa1-x-yN层532的周期为1-20。交替沉积的Si掺AlbGa1-bN层531和非掺AlxInyGa1-x-yN层532形成的超晶格层53构成交替的势垒层/势阱层;使得超晶格层53形成一个能带高低变化的结构,N型GaN层40中的电子在Si掺AlbGa1-bN层531中,由于其较高的势垒,电子流速降低;在非掺AlxInyGa1-x-yN层532中由于In原子半径较大,具有黏土效应,将电子部分停留在势阱层中,通过交替沉积的势垒层/势阱层,有效的减少电子冲过多量子阱层与P型GaN层的空穴发生非辐射性复合,提高电子在多量子阱层中与空穴复合的效率。
请参阅图2,为本发明实施方式中的高效发光二极管外延片的制备方法,具体的,用于制备上述高效发光二极管外延片,本发明提供的高效发光二极管外延片制备方法包括步骤S10-S90。
步骤S10,提供一衬底;
具体的,衬底可选用蓝宝石衬底、SiO2蓝宝石复合衬底、硅衬底、碳化硅衬底、氮化镓衬底、氧化锌衬底中的一种。蓝宝石是目前最常用的GaN基LED衬底材料,蓝宝石衬底的最大优点是技术成熟,稳定性好,生产成本低。因此,在本实施方式中,选用蓝宝石作为衬底。
步骤S20,在衬底上沉积缓冲层;
具体的,在衬底上沉积缓冲层可以采用物理气相沉积(Physical VaporDeposition,PVD)进行,缓冲层厚度为15nm-20nm,在本实施方式中,采用AlN缓冲层控制衬底晶体缺陷,改善后续生长晶体的质量,缓解衬底与外延层之间由于晶格失配和热失配引起的应力。
步骤S30,对已沉积缓冲层的衬底进行预处理。
具体地,将已沉积完缓冲层的蓝宝石衬底转入中微A7金属有机气相沉积(Metal-organic Chemical Vapor Deposition简称MOCVD)设备中,在MOCVD设备中,可以采用高纯H2(氢气)、高纯N2(氮气)、高纯H2和高纯N2的混合气体中的一种作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,三甲基铝(TMAl)作为铝源,硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂进行外延生长。
具体的,将已沉积完缓冲层的衬底在H2气氛进行处理1min-10min,处理温度为1000℃~1200℃,再对其进行氮化处理,提升缓冲层的晶体质量,并且可以有效提高后续沉积GaN外延层的晶体质量。
步骤S40,在缓冲层上沉积非掺杂GaN层。
对沉积完缓冲层的衬底进行氮化处理后,在MOCVD设备中沉积非掺杂GaN层,采用高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源;非掺杂GaN层生长温度为1050℃-1200℃,压力为100torr-600torr,厚度为1um-5um;可选的,非掺杂GaN层生长温度1100℃,生长压力150torr,非掺杂GaN层生长温度较高,压力较低,制备的到GaN的晶体质量较优,并且随着GaN厚度的增加,非掺杂GaN层中的压应力会通过堆垛层错释放,减少线缺陷,提高晶体质量,降低反向漏电,但提高GaN层厚度对Ga源材料消耗较大,大大提高了LED的外延成本,可选的,非掺杂GaN生长厚度为2um-3um,不仅节约生产成本,而且GaN材料又具有较高的晶体质量。
步骤S50,在非掺杂GaN层上沉积N型GaN层。
具体的,沉积完非掺杂GaN层后,在MOCVD设备中继续沉积N型GaN层,N型GaN层生长温度为1050℃-1200℃,压力100torr-600torr,沉积厚度为2um-3um,采用Si进行掺杂,Si掺杂浓度为1*1019atoms/cm3-5*1019atoms/cm3。可选的,N型GaN层生长温度为1120℃,生长压力100torr,生长厚度为2um-3um,Si掺杂浓度为2.5*1019atoms/cm3。在GaN层掺入杂质Si,可以为LED发光提供充足电子,N型GaN层40的电子与多量子阱层60中的空穴发生辐射复合,进行发光,电子与空穴辐射复合的越多,LED的发光效果越好。另外,N型GaN层的电阻率要比P型GaN层上的透明电极的电阻率高,因此足够的Si掺杂,可以有效的增加N型GaN层中的电子,降低N型GaN的层电阻率,使得更多的电子进入多量子阱层进行复合,另外,N型GaN足够的厚度可以有效减少线缺陷,释放压应力,提高发光二极管的发光效率。
步骤S60,在N型GaN层上沉积N型电子阻挡层。
具体的,依次在N型GaN层沉积SiN层、AlaSi1-aN层以及超晶格层,其中,超晶格层包括按预设周期依次交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层。具体的,SiN层的沉积厚度为1nm-100nm,AlaSi1-aN层的沉积厚度为1nm-100nm,Si掺AlbGa1-bN层的沉积厚度为1nm-50nm,非掺AlxInyGa1-x-yN层的沉积厚度为1nm-10nm。在AlaSi1-aN层中,Al含量沿所述外延片的生长方向逐渐升高,a的取值为0.01-1,在Si掺AlbGa1-bN层中b的取值为0-0.5,掺杂Si的浓度为1*1016atoms/cm3-1*1018atoms/cm3。非掺AlxInyGa1-x-yN层532中x的取值为0-0.1,y的取值为0-0.1;可选的,SiN层的沉积厚度为65nm,AlaSi1-aN层的沉积厚度为50nm,Si掺AlbGa1-bN层的沉积厚度为25nm,非掺AlxInyGa1-x-yN层的沉积厚度为2.5nm,在AlaSi1-aN层中,Al含量沿所述外延片的生长方向逐渐升高至0.6,在Si掺AlbGa1-bN层中b的取值为0.3,掺杂Si的浓度为5*1017atoms/cm3,非掺AlxInyGa1-x-yN层532中x的取值为0.08,y的取值为0.05。
另外,在沉积生长N型电子阻挡层中,SiN层和AlaSi1-aN层的沉积温度为900℃-1100℃,沉积生长Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的温度为800℃-1000℃。N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为1:5-5:1的混合气,生长过程中的生长压力为50torr-300torr。交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为1-20。可选的,SiN层和AlaSi1-aN层的沉积温度为1020℃,沉积生长Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的温度为900℃,SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层沉积生长过程中的生长气氛为N2/NH3成分比例为1:3的混合气,生长过程中的生长压力为150torr。交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为6。
通过在N型GaN层上沉积SiN层和AlaSi1-aN层,使其在N型GaN层上形成致密的薄膜,能够有效的防止N型GaN层上的位错向外延层延伸,减少异质缺陷,进而减少Si掺杂在位错上聚集,防止漏电。进一步的,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层形成的超晶格结构形成势垒层和势阱层,使得超晶格层能带高低变化,N型GaN层中的电子在Si掺AlbGa1-bN层中,由于其较高的势垒,电子流速降低,在非掺AlxInyGa1-x-yN层中由于In原子半径较大,具有黏土效应,将电子停留在势阱层中,因此,通过周期交替变化的势垒层/势阱层,有效的减少N型GaN层中电子冲过多量子阱层到达P型GaN层与空穴发生非辐射复合,提高电子与空穴在量子阱层辐射复合效率。
步骤S70,在N型电子阻挡层上沉积多量子阱层。
具体的,多量子阱层为交替沉积的InGaN量子阱层和AlGaN量子垒层,沉积周期数6-12,其中InGaN量子阱层沉积生长温度为790℃-810℃,厚度为2nm-5nm,生长压力为50torr-300torr,In组分为0.01-0.3。AlGaN量子垒层沉积生长温度为800℃-900℃,厚度为5nm-15nm,生长压力为50torr-300torr,Al组分为0.01-0.1。可选的,多量子阱层为交替沉积的InGaN量子阱层和AlGaN量子垒层,沉积周期数10个,其中InGaN量子阱层沉积生长温度为795℃,厚度为3.5nm,生长压力为200torr,In组分为0.15。AlGaN量子垒层沉积生长温度为855℃,厚度为9.8nm,生长压力为200torr,Al组分为0.05。多量子阱层为电子和空穴辐射复合的区域,合理的结构设计可以显著增加电子和空穴波函数交叠程度,从而提高LED器件发光效率。
步骤S80,在多量子阱层上沉积电子阻挡层。
具体的,电子阻挡层为AlnInmGaN层,厚度为10nm-40nm,生长温度为900℃-1000℃,生长压力100torr-300torr,其中,AlnInmGaN层中n的取值为0.005-0.1,m的取值为0.01-0.2。可选的,电子阻挡层厚度为15nm,生长温度为965℃,生长压力200torr,其中,AlnInmGaN层中Al沿外延层生长方向由0.01逐渐升高为0.05,m取值为0.01。电子阻挡层既可以有效地限制多量子阱层中的电子溢流,又可以减少对P型GaN层中空穴的阻挡,提升空穴向多量子阱的注入效率,减少载流子俄歇复合,提高发光二极管的发光效率。
步骤S90,在电子阻挡层上沉积P型GaN层。
具体的,P型GaN层生长温度900-1050℃,厚度10nm~50nm,生长压力100torr~600torr,Mg掺杂浓度1*1019atoms/cm3~1*1021atoms/cm3。可选的,P型GaN层生长温度985℃,厚度15nm,生长压力200torr,Mg掺杂浓度2*1020atoms/cm3。Mg掺杂浓度过高会破坏晶体质量,而掺杂浓度较低则会影响空穴浓度。另外,对于含V形坑的LED结构来说,P型GaN层较高的生长温度也有利于合并V形坑,得到表面光滑的LED外延片。
实施例1
一种高效发光二级管外延片,在本实施例中,选用蓝宝石衬底,蓝宝石具有热稳定性和化学稳定性好,机械强度高、技术成熟、价格相对便宜等优点。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为1nm/85nm/50nm/5nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为0.01/0.5/0.05,Si掺AlbGa1-bN层中掺杂Si的浓度为1*1016atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为1:5的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为1。
实施例2
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为10nm/50nm/45nm/3nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为0.1/0.01/0,Si掺AlbGa1-bN层中掺杂Si的浓度为1*1017atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0.05,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为1:3的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为12。
实施例3
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为30nm/55nm/30nm/2.5nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为0.6/0/0.1,Si掺AlbGa1-bN层中掺杂Si的浓度为2*1016atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0.1,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为1:4的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为5。
实施例4
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为55nm/100nm/25nm/1nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为0.4/0.2/0.06,Si掺AlbGa1-bN层中掺杂Si的浓度为5*1017atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0.08,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为2:1的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为4。
实施例5
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为65nm/50nm/40nm/6nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为0.8/0.01/0.04,Si掺AlbGa1-bN层中掺杂Si的浓度为2*1017atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0.05,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为1:3的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为6。
实施例6
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为75nm/10nm/1nm/10nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为0.7/0.4/0.08,Si掺AlbGa1-bN层中掺杂Si的浓度为8*1016atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0.02,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为1:1的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为1。
实施例7
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为80nm/50nm/35nm/6nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为1/0.3/0.06,Si掺AlbGa1-bN层中掺杂Si的浓度为1*1018atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0.04,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为5:1的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为20。
实施例8
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为100nm/80nm/35nm/5nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为0.95/0.5/0.03,Si掺AlbGa1-bN层中掺杂Si的浓度为5*1017atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0.05,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为1:2的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为7。
实施例9
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于。SiN层、AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的厚度分别为20nm/1nm/25nm/1nm,AlaSi1-aN层、Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层中Al的组分分别为0.85/0.3/0.1,Si掺AlbGa1-bN层中掺杂Si的浓度为8*1017atoms/cm3,非掺AlxInyGa1-x-yN层中In的组分为0.1,N型电子阻挡层沉积生长过程中的生长气氛为N2/NH3成分比例为1:3的混合气,交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层的沉积周期为15。
对照例
本实施例当中的发光二级管外延片与实施例1中的发光二级管外延片的不同之处在于,在N型GaN层与多量子阱层之间未***了N型电子阻挡层。
请参阅表1,所示为上述各个实施例及对照例的部分参数对比及对应透光率的对比结果。
表1
Figure BDA0004167138360000131
从表1可知,本发明提供的高效发光二极管外延片,与目前量产的制备的发光二极管外延片相比,光电效率提升1%-5%。
需要说明的是,上述的实施过程只是为了说明本申请的可实施性,但这并不代表本申请的高效发光二极管外延片只有上述几种实施流程,相反的,只要能够将本申请的高效发光二极管外延片实施起来,都可以被纳入本申请的可行实施方案。另外,本发明的实施方式中发光二极管外延片的结构部分与本发明制备发光二极管外延片的方法部分是相对应的,其具体实施细节也是相同的,在此不再赘述。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种高效发光二极管外延片,其特征在于,包括衬底,以及依次沉积在所述衬底上的缓冲层、非掺杂GaN层、N型GaN层、N型电子阻挡层、多量子阱层、电子阻挡层和P型GaN层;
所述N型电子阻挡层包括依次沉积在所述N型GaN层上的SiN层、AlaSi1-aN层以及超晶格层,所述超晶格层包括按预设周期依次交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x-yN层。
2.根据权利要求1所述的外延片,其特征在于,在所述AlaSi1-aN层中Al含量沿所述外延片的生长方向逐渐升高,a的取值为0.01-1。
3.根据权利要求1所述的外延片,其特征在于,所述Si掺AlbGa1-bN层中b的取值为0-0.5。
4.根据权利要求1所述的外延片,其特征在于,所述Si掺AlbGa1-bN层中掺杂Si的浓度为1*1016atoms/cm3-1*1018atoms/cm3
5.根据权利要求1所述的外延片,其特征在于,所述非掺AlxInyGa1-x-yN层中x的取值为0-0.1,y的取值为0-0.1。
6.根据权利要求1所述的外延片,其特征在于,所述SiN层的厚度为1nm-100nm,所述AlaSi1-aN层的厚度为1nm-100nm,所述Si掺AlbGa1-bN层的厚度为1nm-50nm,所述非掺AlxInyGa1-x-yN层的厚度为1nm-10nm。
7.根据权利要求1所述的外延片,其特征在于,所述预设周期为1-20。
8.一种制备权利要求1-7任意一项权利要求所述的外延片的制备方法,其特征在于,所述制备方法包括以下步骤:
提供一衬底;
在所述衬底上依次沉积缓冲层、非掺杂GaN层、N型GaN层、N型电子阻挡层、多量子阱层、电子阻挡层和P型GaN层;
其中,所述N型电子阻挡层包括依次沉积在所述N型GaN层上的SiN层、AlaSi1-aN层以及超晶格层,所述超晶格层包括按预设周期依次交替沉积的Si掺AlbGa1-bN层和非掺AlxInyGa1-x- yN层。
9.根据权利要求8所述的制备方法,其特征在于:所述N型电子阻挡层生长过程中的生长气氛为N2/NH3成分比例为1:5-5:1的混合气。
10.根据权利要求8所述的制备方法,其特征在于:所述N型电子阻挡层生长过程中的生长压力为50torr-300torr;
所述SiN层以及所述AlaSi1-aN层的沉积生长温度为900℃-1100℃,所述超晶格层的沉积生长温度为800℃-1000℃。
CN202310366837.7A 2023-04-07 2023-04-07 一种高效发光二极管外延片及制备方法 Pending CN116230823A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310366837.7A CN116230823A (zh) 2023-04-07 2023-04-07 一种高效发光二极管外延片及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310366837.7A CN116230823A (zh) 2023-04-07 2023-04-07 一种高效发光二极管外延片及制备方法

Publications (1)

Publication Number Publication Date
CN116230823A true CN116230823A (zh) 2023-06-06

Family

ID=86582759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310366837.7A Pending CN116230823A (zh) 2023-04-07 2023-04-07 一种高效发光二极管外延片及制备方法

Country Status (1)

Country Link
CN (1) CN116230823A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598395A (zh) * 2023-07-14 2023-08-15 江西兆驰半导体有限公司 一种发光二极管及其制备方法
CN116936701A (zh) * 2023-09-19 2023-10-24 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法、led芯片
CN117153968A (zh) * 2023-10-30 2023-12-01 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、深紫外led

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598395A (zh) * 2023-07-14 2023-08-15 江西兆驰半导体有限公司 一种发光二极管及其制备方法
CN116598395B (zh) * 2023-07-14 2023-09-29 江西兆驰半导体有限公司 一种发光二极管及其制备方法
CN116936701A (zh) * 2023-09-19 2023-10-24 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法、led芯片
CN116936701B (zh) * 2023-09-19 2023-12-01 江西兆驰半导体有限公司 一种发光二极管外延片及制备方法、led芯片
CN117153968A (zh) * 2023-10-30 2023-12-01 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、深紫外led
CN117153968B (zh) * 2023-10-30 2024-01-19 江西兆驰半导体有限公司 深紫外发光二极管外延片及其制备方法、深紫外led

Similar Documents

Publication Publication Date Title
CN108461592B (zh) 一种发光二极管外延片及其制造方法
CN116230823A (zh) 一种高效发光二极管外延片及制备方法
CN116130569B (zh) 一种高效发光二极管及制备方法
CN217641376U (zh) 一种led外延片及led芯片
CN116230825B (zh) 一种氢杂质调控空穴注入层的led外延片及其制备方法
CN116072780B (zh) 发光二极管外延片及其制备方法、发光二极管
CN115986018B (zh) 一种外延片、外延片制备方法及发光二极管
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN115881865A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116454185A (zh) 一种高光效发光二极管外延片及其制备方法、发光二极管
CN116914043A (zh) 发光二极管外延片及其制备方法、发光二极管
CN117476827B (zh) 一种低接触电阻的发光二极管的外延片及其制备方法
CN116344684B (zh) 一种发光二极管制备方法及二极管
CN116487493A (zh) 发光二极管外延片及其制备方法、led芯片
CN116435424A (zh) 一种辐射复合效率高的发光二极管外延片及其制备方法
CN116722083A (zh) 高辐射发光二极管制备方法及发光二极管
CN116014041A (zh) 发光二极管外延片及其制备方法、发光二极管
CN116387426A (zh) 一种发光二极管外延片及制备方法
CN109461802B (zh) 一种GaN基发光二极管外延片及其制备方法
CN117810324B (zh) 发光二极管外延片及其制备方法、发光二极管
CN117727849B (zh) 一种发光二极管外延片及制备方法
CN116544327B (zh) 一种发光二极管及制备方法
CN116230824B (zh) 一种高光效发光二极管外延片及其制备方法、led芯片
CN116344696B (zh) 复合三维成核层及其制备方法、外延片及发光二极管
CN117810325B (zh) 一种高光效的发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination