CN116528614A - 拼接显示面板和拼接显示设备 - Google Patents

Abstract

本公开提供了一种拼接显示面板和拼接显示设备，其中的拼接显示面板包括多块拼接的发光基板，发光基板包括衬底基板和设置在所述衬底基板上的像素定义层，所述像素定义层用于限定出多个像素单元以及位于一个所述像素单元内的至少两组发光单元，一组发光单元包括至少一个红色子像素、至少一个绿色子像素和至少一个蓝色子像素；相邻的所述发光基板之间具有拼缝，至少两个所述像素单元位于所述拼缝的两侧。该发光基板能够缩小拼接显示设备的可视拼缝，提高显示效果。

Description

拼接显示面板和拼接显示设备

技术领域

本申请涉及显示技术领域，尤其涉及一种拼接显示面板和拼接显示设备。

背景技术

拼接屏是由多个显示屏单元拼接组成的具有更大显示区域的显示设备，常用于满足室内大尺寸显示需求。其中的显示屏单元既能单独作为显示器使用，又可以拼接成大尺寸的拼接屏使用。

由于拼接屏是由多块显示屏单元拼接而成，且由于受限于封装工艺，无法实现无缝拼接，故而拼接屏普遍存在肉眼可见的较大拼缝，该拼缝的存在降低了拼接屏的整体显示效果。

发明内容

鉴于上述问题，本公开提供了一种拼接显示面板和拼接显示设备，能够缩小拼接显示设备的可视拼缝，提高显示效果。

第一方面，本公开通过一实施例提供如下的技术方案：

一种拼接显示面板，包括多块拼接的发光基板，所述发光基板包括衬底基板和设置在所述衬底基板上的像素定义层，所述像素定义层用于限定出多个像素单元以及位于一个所述像素单元内的至少两组发光单元，一组发光单元包括至少一个红色子像素、至少一个绿色子像素和至少一个蓝色子像素；相邻的所述发光基板之间具有拼缝，至少两个所述像素单元位于所述拼缝的两侧。

在一些实施例中，所述像素定义层包括凸起部和凹槽部，所述凹槽部用于限定出所述多个像素单元，所述凸起部用于在所述像素单元中限定出所述至少两组发光单元。

在一些实施例中，一个所述像素单元内包括N²组发光单元，N≥2且为整数。

在一些实施例中，一个所述像素单元包括第一像素电路、第二像素电路和第三像素电路；

所述第一像素电路被配置为驱动所述像素单元内的所有红色子像素发光，所述第二像素电路被配置为驱动所述像素单元内的所有绿色子像素发光，所述第三像素电路被配置为驱动所述像素单元内的所有蓝色子像素发光。

在一些实施例中，所述发光单元包括阳极、阴极和设置在所述阳极和所述阴极之间的发光层；

在所述像素单元内，所有红色子像素的阳极短接，所有绿色子像素的阳极短接，所有蓝色子像素的阳极短接。

在一些实施例中，所述第一像素电路包括第一晶体管、第二晶体管、六个第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第一电容；

所述六个第三晶体管并联组成驱动晶体管组；

所述驱动晶体管组的控制极、所述第一电容的负极、所述第四晶体管的第一极和所述第七晶体管的第一极耦接至第一节点；

所述第一晶体管的第二极、所述第五晶体管的第一极和所述驱动晶体管组的第一极耦接至第二节点；

所述驱动晶体管组的第二极、所述第二晶体管的第一极和所述第四晶体管的第二极耦接至第三节点；

所述第二晶体管的第二极、所述第六晶体管的第一极和所有红色子像素的阳极耦接至第四节点；

所述第一晶体管的控制极连接发光控制线，第一极连接第一电源线；

所述第二晶体管的控制极连接所述发光控制线；

所述第四晶体管的控制极连接扫描线；

所述第五晶体管的控制极连接所述扫描线，第二极连接数据线；

所述第六晶体管的控制极连接第二复位控制线，第二极连接初始化信号线；

所述第七晶体管的第二极连接所述初始化信号线，控制极连接第一复位控制线；

所述第一电容的正极连接第一电源线；

所述所有红色子像素的阴极连接第二电源线。

在一些实施例中，一组所述发光单元包括2个第四像素电路、2个第五像素电路和2个第六像素电路；

所述2个第四像素电路被配置为驱动一个红色子像素发光，所述2个第五像素电路被配置为驱动一个绿色子像素发光，所述2个第六像素电路驱动一个蓝色子像素发光。

在一些实施例中，所述第四像素电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管和第二电容；

所述第二电容的负极、所述第十一晶体管的第一极、所述第十四晶体管的第一极和所述第十晶体管的控制极耦接至第五节点；

所述第八晶体管的第二极、所述第十晶体管的第一极和所述第十二晶体管的第一极耦接至第六节点；

所述第九晶体管的第一极、所述第十晶体管的第二极和所述第十一晶体管的第二极耦接至第七节点；

所述第九晶体管的第二极、所述第十三晶体管的第一极和所述红色子像素的阳极耦接至第八节点；

所述第八晶体管的控制极连接发光控制线，第一极连接第一电源线；

所述第九晶体管的控制极连接发光控制线；

所述第十一晶体管的控制极连接扫描线；

所述第十二晶体管的控制极连接所述扫描线，第二极连接数据线；

所述第十三晶体管的控制极连接第二复位控制线，第二极连接初始化信号线；

所述第十四晶体管的第二极连接所述初始化信号线，控制极连接第一复位控制线。

在一些实施例中，在所述像素单元内，与所述红色子像素相连的所述扫描线、所述第一复位控制线、所述第二复位控制线、所述初始化信号线和所述发光控制线分别短接；位于所述像素单元内的数据线短接。

第二方面，基于同一发明构思，本公开通过一实施例提供如下技术方案：

一种拼接显示设备，包括第一方面实施例提供的拼接显示面板。

通过本公开的一个或者多个技术方案，本公开具有以下有益效果或者优点：

本公开提供了一种拼接显示面板，包括多块拼接的发光基板，通过在发光基板中的一个像素单元内设置多组发光单元，一组发光单元中的红色子像素、绿色子像素和蓝色子像素形成一个发光中心，从而在一个像素单元内形成了多个发光中心；在相同的边框设计下，与目前在一个像素单元内设置一组发光单元的方案相比，将原先一个发光中心分解为多个发光中心，一方面使发光中心向像素单元的边缘偏移，如此可缩短位于拼缝两侧的相邻两个发光中心的距离，从而缩小了视觉拼缝，使拼缝在视觉上变窄；另一方面也提高了像素密度，使显示画质更加细腻，从而提高了拼接显示设备的显示效果和观众的观看体验。

上述说明仅是本公开技术方案的概述，为了能够更清楚了解本公开的技术手段，而可依照说明书的内容予以实施，并且为了让本公开的上述和其它目的、特征和优点能够更明显易懂，以下特举本公开的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1示出了一种拼接显示面板的像素排布示意图；

图2示出了图1所示的发光中心示意图；

图3示出了根据本公开实施例的拼接显示面板的像素排布示意图；

图4示出了根据本公开实施例的发光中心排布示意图；

图5示出了根据本公开实施例的像素定义层的剖视图；

图6A示出了本公开实施例像素驱动方案1在衬底基板上形成多晶层的电路版图；

图6B示出了方案1继续形成第一扫描线层的电路版图；

图6C示出了方案1继续形成第二扫描线层的电路版图；

图6D示出了方案1继续形成层间绝缘层的电路版图；

图6E示出了方案1继续形成第一数据线层的电路版图；

图6F示出了方案1继续形成第一钝化层的电路版图；

图6G示出了方案1继续形成第一平坦化层的电路版图；

图6H示出了方案1继续形成第二数据线层的电路版图；

图6I示出了方案1继续形成第二平坦化层的电路版图；

图6J示出了方案1继续形成阳极层的电路版图；

图7示出了根据本公开实施例的第一像素电路的等效电路示意图；

图8A示出了本公开实施例像素驱动方案2的多晶层的电路版图；

图8B示出了方案2继续形成第一扫描线层的电路版图；

图8C示出了方案2继续形成第二扫描线层的电路版图；

图8D示出了方案2继续形成层间绝缘层的电路版图；

图8E示出了方案2继续形成第一数据线层的电路版图；

图8F示出了方案2继续形成第一钝化层的电路版图；

图8G示出了方案2继续形成第一平坦化层的电路版图；

图8H示出了方案2继续形成第二数据线层的电路版图；

图8I示出了方案2继续形成第二平坦化层的电路版图；

图8J示出了方案2继续形成阳极层的电路版图；

图9示出了根据本公开实施例的第四像素电路的等效电路示意图。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。

在本公开的上下文中，如无特别说明，以发光基板的出光侧为“顶侧”或“上侧”，其相反侧为“底侧”或“下侧”，以便于描述相对方向。相应地，与底侧到顶侧的方向为发光基板的厚度方向，与厚度方向垂直的方向则是发光基板的“平面方向”或“延伸方向”。应当理解，这些方向都是相对方向而非绝对方向。

除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

由于封装工艺受限无法无缝拼接，目前在拼接屏的拼缝处存在一列像素宽度的无发光区域，该区域即为封装区域，因此导致存在肉眼可见的较大拼缝。同时，由于拼接屏主要应用于室内的大尺寸显示，考虑到拼接屏更大，人与拼接屏的观看距离较电脑显示器更远，因此目前拼接屏的设计方案通常为高电流和低像素密度(Pixels Per Inch,PPI)。高电流是为了提高拼接屏的显示亮度，低PPI是因为观看距离较远，可以满足观看需求。

图1～图2示出了目前的一种拼接屏的像素排布方案，由于其低PPI的设计，一个像素单元(RGB单元)内设置一组RGB发光单元且发光单元的面积较大，因此像素单元的发光中心或白光中心位于RGB发光单元的中间区域。因此位于拼缝两侧的发光中心具有较大的间隙，形成了较宽的视觉缝隙，如图2所示，图2中的圆形表示发光中心。较宽的视觉缝隙导致拼接屏在拼缝处的显示效果明显下降，同时也影响了拼接屏的整体显示效果，降低了人们的使用体验。

基于上述分析，为了解决拼接屏因为视觉拼缝较大影响观看的问题，第一方面，在一个可选的实施例中，请参阅图3～图5，提供了一种拼接显示面板，包括多块拼接的发光基板，发光基板包括衬底基板和设置在衬底基板上的像素定义层20，像素定义层20用于限定出多个像素单元100以及位于一个像素单元100内的至少两组发光单元110，一组发光单元110包括至少一个红色子像素R、至少一个绿色子像素G和至少一个蓝色子像素B；相邻的发光基板之间具有拼缝，至少两个像素单元100位于拼缝的两侧。

本实施例提供的拼接显示面板，通过在发光基板中的一个像素单元100内设置多组发光单元110，一组发光单元110中的红色子像素R、绿色子像素G和蓝色子像素B形成一个发光中心，从而在一个像素单元100内形成了多个发光中心；在相同的边框设计下，与目前在一个像素单元100内设置一组发光单元110的方案相比，将原先一个发光中心分解为多个发光中心，一方面使发光中心向像素单元100的边缘偏移，如此可缩短位于拼缝两侧的相邻两个发光中心的距离，从而缩小了视觉拼缝，即使拼缝在视觉上变窄，如图4所示；另一方面也提高了像素密度，使显示画质更加细腻，从而提高了拼接显示设备的显示效果和观众的观看体验。

需要说明的是，在一个像素单元100内设置多组发光单元110不需要增加发光基板的掩膜版MASK工艺的道次，因此发光基板或拼接显示面板的成本不会出现明显的增加。

其中，发光单元110中子像素的发光元件可以采用发光二极管(LED，LightEmitting Diode)、有机发光二极管(OLED，Organic Light Emitting Diode)、量子点发光二极管(QLED，Quantum Dot Light Emitting Diodes)、Mini-LED(次毫米发光二极管)或Micro-LED(微发光二极管)等中的任一种发光元件。

在一些实施例中，一组发光单元110可以采用RGB的排布方案，即一组发光单元110包括一个红色子像素R、一个绿色子像素G和一个蓝色子像素B，此时三个子像素可以采用水平并列、竖直并列或品字排列。一组发光单元110也可以采用RGBW的排布方案，即包括一个红色子像素R、一个绿色子像素G、一个蓝色子像素B和一个白色子像素W，此时四个子像素可以采用水平并列、竖直并列或正方形排列，本实施例对此并不限定。但若无特别说明，以RGB子像素采用品字排列的方案进行阐述。

像素单元100、发光单元110和子像素可通过像素定义层20(Pixel Define Layer,PDL)进行限定。在一些可选的实施例中，请参阅图5，像素定义层20包括凸起部21和凹槽部22，凹槽部22用于限定出多个像素单元100，凸起部21用于在像素单元100中限定出至少两组发光单元110。发光单元110包括阳极111、阴极113和设置在阳极111和阴极113之间的发光层112。像素定义层20中设有多个开口，发光层112设置在开口内。通过设置发光层112，可在载流子复合时发出不同颜色的光，从而形成RGB子像素。

与目前像素单元100和发光单元110均通过凸起的像素定义层20限定的方案所不同，像素单元100通过像素定义层20的凹槽部22划分，能够缩小像素定义层20的占据空间，有利于进一步提高发光基板上的像素密度PPI，即可以设置更多的像素单元100，或者在一个像素单元100内定义出更多组的发光单元110。

在一些可选的实施例中，一个像素单元100内包括N²组发光单元110，N≥2且为整数。图3～图5中示出的是一个像素单元100包括4组发光单元110，即4组RGB子像素的情况。N的取值可根据拼接显示设备的画质需求和掩膜版MASK的设计规格具体确定，常用的取值为2～10，即在一个像素单元100中设置4～100组RGB发光单元110。

基于前述实施例提供的像素排布方案，本公开提供了两种对应的像素驱动电路的布线方式，具体如下：

方案1：针对图3所示的像素排布方案进行的一种像素电路设计，一个像素单元100包括形成在衬底基板上的第一像素电路、第二像素电路和第三像素电路；第一像素电路被配置为驱动像素单元100内的所有红色子像素R发光，第二像素电路被配置为驱动像素单元100内的所有绿色子像素G发光，第三像素电路被配置为驱动像素单元100内的所有蓝色子像素B发光。

具体的，像素电路可配置为提供驱动电流以驱动子像素中的发光层112或发光元件发光。像素电路可以包括多个晶体管和至少一个电容，例如，常用的像素电路可以是3T1C结构、4T1C结构、7T1C结构或8T1C结构等。其中的T表示晶体管，C表示电容，T前面的数字代表像素电路中晶体管的数量，C前面的数字代表像素电路中的电容数量。

在方案1中，一个像素单元100内设有3个像素电路，第一像素电路同时驱动红色子像素R1、R2、R3和R4，第二像素电路同时驱动绿色子像素G1、G2、G3和G4，第三像素电路同时驱动蓝色子像素B1、B2、B3和B4。通过一个像素电路驱动一个像素单元中的全部相同颜色的子像素，可以减少像素电路的数量，从而在增加发光单元110的同时不增加像素电路的布线密度。

可选的，在像素单元100内，所有红色子像素R的阳极111短接，所有绿色子像素G的阳极111短接，所有蓝色子像素B的阳极111短接。通过将相同颜色子像素的阳极111进行短接，能够提高驱动像素的电流信号的一致性。

图6A～图6I示出了在一个像素单元100内，形成方案1的像素驱动电路的电路版图示意，包括在衬底基板上顺序形成的多晶层(Poly)、第一扫描线层(Gate1)、第二扫描线层(Gate2)、层间绝缘层(ILD)的、第一数据线层(SD1)、第一钝化层(PVX1)、第一平坦化层(PLN1)、第二数据线层(SD2)和第二平坦化层(PLN2)，然后再形成与像素驱动电路连接的各个子像素的阳极层(Anode)，如图6J所示。

图7示出了一种可选的驱动红色子像素R1、R2、R3和R4的第一像素电路的等效电路示意图，包括第一晶体管T1、第二晶体管T2、六个第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和第一电容C1；

六个第三晶体管T3并联组成驱动晶体管组；

驱动晶体管组的控制极、第一电容C1的负极、第四晶体管T4的第一极和第七晶体管T7的第一极耦接至第一节点N1；

第一晶体管T1的第二极、第五晶体管T5的第一极和驱动晶体管组的第一极耦接至第二节点N2；

驱动晶体管组的第二极、第二晶体管T2的第一极和第四晶体管T4的第二极耦接至第三节点N3；

第二晶体管T2的第二极、第六晶体管T6的第一极和所有红色子像素R1、R2、R3、R4的阳极耦接至第四节点N4；

第一晶体管T1的控制极连接发光控制线，第一极连接第一电源线；

第二晶体管T2的控制极连接发光控制线；

第四晶体管T4的控制极连接扫描线；

第五晶体管T5的控制极连接扫描线，第二极连接数据线；

第六晶体管T6的控制极连接第二复位控制线，第二极连接初始化信号线；

第七晶体管T7的第二极连接初始化信号线，控制极连接第一复位控制线；

第一电容C1的正极连接第一电源线；

所有红色子像素R1、R2、R3、R4的阴极连接第二电源线。

其中，第一电源线被配置为向第一像素电路提供恒定的第一电压信号VDD，第二电源线被配置为向第一像素电路提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。扫描线被配置为向第一像素电路提供扫描信号Gate。数据线Data被配置为向第一像素电路提供数据信号Vdata。发光控制线被配置为向第一像素电路提供发光控制信号EM。第一复位控制线被配置为向第一像素电路提供第一复位控制信号RESET1，第二复位控制线被配置为向第一像素电路提供第二复位控制信号RESET2。初始化信号线被配置为向第一像素电路提供初始化信号Vinit。

本方案中的第一像素电路，通过将六个第三晶体管T3并联成驱动晶体管组作为驱动红色子像素R的驱动子电路，能够保证驱动电流信号输出的稳定性和一致性，以解决拼接显示设备由于具有大尺寸的显示面积，在通过一个像素电路驱动多个相同颜色的子像素时容易产生的显示区域内的驱动电流信号不统一或一致性较差的问题。

方案2：针对图3所示的像素排布方案进行的另一种像素电路设计，一组发光单元110包括2个第四像素电路、2个第五像素电路和2个第六像素电路；2个第四像素电路被配置为驱动一个红色子像素R发光，2个第五像素电路被配置为驱动一个绿色子像素G发光，2个第六像素电路驱动一个蓝色子像素B发光。

具体的，图3中的一个像素单元100包括4组发光单元110，因此在一个像素单元100中形成了四个像素电路岛，每个像素电路岛用于驱动一组发光单元110，每一个像素电路岛包括6个像素电路：2个第四像素电路驱动一个红色子像素R，2个第五像素电路驱动一个绿色子像素G，2个第六像素电路驱动一个蓝色子像素B，故而一个像素单元100中总共设置了24个像素电路。可选的，第四像素电路、第五像素电路和第六像素电路可以采用相同的电路结构。

图8A～图8I示出了在一个像素单元100内，形成方案2的四个像素电路岛的电路版图示意，包括在衬底基板上顺序形成的多晶层(Poly)、第一扫描线层(Gate1)、第二扫描线层(Gate2)、层间绝缘层(ILD)的、第一数据线层(SD1)、第一钝化层(PVX1)、第一平坦化层(PLN1)、第二数据线层(SD2)和第二平坦化层(PLN2)，然后再形成与像素驱动电路连接的各个子像素的阳极层(Anode)，如图8J所示。

以驱动红色子像素R1的第四像素电路为例，请参阅图9的等效电路示意图，一个第四像素电路70包括：第八晶体管T8、第九晶体管T9、第十晶体管T10、第十一晶体管T11、第十二晶体管T12、第十三晶体管T13、第十四晶体管T14和第二电容C2；

第二电容C2的负极、第十一晶体管T11的第一极、第十四晶体管T14的第一极和第十晶体管T10的控制极耦接至第五节点N5；

第八晶体管T8的第二极、第十晶体管T10的第一极和第十二晶体管T12的第一极耦接至第六节点N6；

第九晶体管T9的第一极、第十晶体管T10的第二极和第十一晶体管T11的第二极耦接至第七节点N7；

第九晶体管T9的第二极、第十三晶体管T13的第一极和红色子像素R的阳极耦接至第八节点N8；

第八晶体管T8的控制极连接发光控制线，第一极连接第一电源线；

第九晶体管T9的控制极连接发光控制线；

第十一晶体管T11的控制极连接扫描线；

第十二晶体管T12的控制极连接扫描线，第二极连接数据线；

第十三晶体管T13的控制极连接第二复位控制线，第二极连接初始化信号线；

第十四晶体管T14的第二极连接初始化信号线，控制极连接第一复位控制线。

其中，第一电源线被配置为向第四像素电路提供恒定的第一电压信号VDD，第二电源线被配置为向第四像素电路提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。扫描线被配置为向第四像素电路提供扫描信号Gate。数据线Data被配置为向第四像素电路提供数据信号Vdata。发光控制线被配置为向第四像素电路提供发光控制信号EM。第一复位控制线被配置为向第四像素电路提供第一复位控制信号RESET1，第二复位控制线被配置为向第四像素电路提供第二复位控制信号RESET2。初始化信号线被配置为向第四像素电路提供初始化信号Vinit。

方案2采用两个像素电路共同驱动一个子像素的方案，如此能够提高驱动电流输出信号的稳定性和一致性，以解决拼接显示设备因为大尺寸的显示面积所导致的显示区域内的驱动电流信号不统一或一致性较差的问题。

可选的，以红色子像素R为例，在一个像素单元100内，所有红色子像素R的阳极111短接，所有绿色子像素G的阳极111短接，所有蓝色子像素B的阳极111短接。

可选的，与红色子像素R相连的所有信号线，包括：扫描线、第一复位控制线、第二复位控制线、初始化信号线、和发光控制线分别短接，短接位置可以是上述信号线在像素单元100第一方向方向上的两端。可选的，位于像素单元100内的数据线短接，短接位置可以是数据线在第二方向上的第二端。

在像素单元100中，多条栅线(如扫描线、复位控制线、发光控制线和初始化信号线)是沿第一方向排布延伸的，多条数据线和电源线是沿第二方向排布延伸的。第一方向和第二方向可以位于同一平面内，且第一方向与第二方向交叉并垂直。例如，第一方向可以是像素单元100的水平方向X，第二方向可以是像素单元100的竖直方向Y。因此如图8所示，所有红色子像素R的横向排布的栅线可在整个像素单元100的左右两侧进行短接，纵向排布的数据线可在像素单元100的正下方处进行短接。

通过将所有红色子像素R的阳极111短接，所有蓝色子像素B和所有绿色子像素G的阳极111也分别短接，以及将所有红色子像素R的栅线和数据线进行短接，能够进一步提高在采用两个像素电路驱动一个子像素时，像素单元100内的驱动电流信号的稳定性和一致性，从而进一步提高显示效果。

可选的，方案1和方案2的像素电路中使用的晶体管可以是聚合物薄膜晶体管PTFT。对于薄膜晶体管，控制极为薄膜晶体管的栅极，第一极为薄膜晶体管的源极和漏极中的一种，第二极为源极和漏极中的另一种。由于薄膜晶体管的源极、漏极在结构上可以是对称的，所以源极、漏极在结构上可以是无区别的。例如，在薄膜晶体管为P型晶体管时，第一极为源极，第二极为漏极；在在薄膜晶体管为N型晶体管时，第一极为漏极，第二极为源极。

第二方面，基于相同的发明构思，在另一个可选的实施例中，提供了一种拼接显示设备，包括第一方面实施例提供的拼接显示面板。拼接显示面板由多块显示面板拼接组成。显示面板可切割成常见的46寸、55寸、65寸、75寸，也可以根据产品需求进行调整，如切割成10cm×10cm尺寸的显示面板。一块显示面板可以单独作为显示设备使用，也可以拼接成超大显示屏使用。拼接显示面板的数量和拼接方式可根据拼接显示设备的需求显示面积以及拼接显示面板的制造尺寸具体确定，此处不对其进行具体限制。

第二方面实施例提供的拼接显示设备的有益效果与第一方面实施例提供的拼接显示面板相同，此处不再进行赘述。

尽管已描述了本申请的优选实施例，但本领域内的普通技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种拼接显示面板，其特征在于，包括多块拼接的发光基板，所述发光基板包括衬底基板和设置在所述衬底基板上的像素定义层，所述像素定义层用于限定出多个像素单元以及位于一个所述像素单元内的至少两组发光单元，一组发光单元包括至少一个红色子像素、至少一个绿色子像素和至少一个蓝色子像素；相邻的所述发光基板之间具有拼缝，至少两个所述像素单元位于所述拼缝的两侧。

2.如权利要求1所述的拼接显示面板，其特征在于，所述像素定义层包括凸起部和凹槽部，所述凹槽部用于限定出所述多个像素单元，所述凸起部用于在所述像素单元中限定出所述至少两组发光单元。

3.如权利要求1所述的拼接显示面板，其特征在于，一个所述像素单元内包括N²组发光单元，N≥2且为整数。

4.如权利要求1所述的拼接显示面板，其特征在于，一个所述像素单元包括第一像素电路、第二像素电路和第三像素电路；

所述第一像素电路被配置为驱动所述像素单元内的所有红色子像素发光，所述第二像素电路被配置为驱动所述像素单元内的所有绿色子像素发光，所述第三像素电路被配置为驱动所述像素单元内的所有蓝色子像素发光。

5.如权利要求4所述的拼接显示面板，其特征在于，所述发光单元包括阳极、阴极和设置在所述阳极和所述阴极之间的发光层；

在所述像素单元内，所有红色子像素的阳极短接，所有绿色子像素的阳极短接，所有蓝色子像素的阳极短接。

6.如权利要求4所述的拼接显示面板，其特征在于，所述第一像素电路包括第一晶体管、第二晶体管、六个第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第一电容；

所述六个第三晶体管并联组成驱动晶体管组；

所述驱动晶体管组的控制极、所述第一电容的负极、所述第四晶体管的第一极和所述第七晶体管的第一极耦接至第一节点；

所述第一晶体管的第二极、所述第五晶体管的第一极和所述驱动晶体管组的第一极耦接至第二节点；

所述驱动晶体管组的第二极、所述第二晶体管的第一极和所述第四晶体管的第二极耦接至第三节点；

所述第二晶体管的第二极、所述第六晶体管的第一极和所有红色子像素的阳极耦接至第四节点；

所述第一晶体管的控制极连接发光控制线，第一极连接第一电源线；

所述第二晶体管的控制极连接所述发光控制线；

所述第四晶体管的控制极连接扫描线；

所述第五晶体管的控制极连接所述扫描线，第二极连接数据线；

所述第六晶体管的控制极连接第二复位控制线，第二极连接初始化信号线；

所述第七晶体管的第二极连接所述初始化信号线，控制极连接第一复位控制线；

所述第一电容的正极连接第一电源线；

所述所有红色子像素的阴极连接第二电源线。

7.如权利要求1所述的拼接显示面板，其特征在于，一组所述发光单元包括2个第四像素电路、2个第五像素电路和2个第六像素电路；

所述2个第四像素电路被配置为驱动一个红色子像素发光，所述2个第五像素电路被配置为驱动一个绿色子像素发光，所述2个第六像素电路驱动一个蓝色子像素发光。

8.如权利要求7所述的拼接显示面板，其特征在于，所述第四像素电路包括：第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第十四晶体管和第二电容；

所述第二电容的负极、所述第十一晶体管的第一极、所述第十四晶体管的第一极和所述第十晶体管的控制极耦接至第五节点；

所述第八晶体管的第二极、所述第十晶体管的第一极和所述第十二晶体管的第一极耦接至第六节点；

所述第九晶体管的第一极、所述第十晶体管的第二极和所述第十一晶体管的第二极耦接至第七节点；

所述第九晶体管的第二极、所述第十三晶体管的第一极和所述红色子像素的阳极耦接至第八节点；

所述第八晶体管的控制极连接发光控制线，第一极连接第一电源线；

所述第九晶体管的控制极连接发光控制线；

所述第十一晶体管的控制极连接扫描线；

所述第十二晶体管的控制极连接所述扫描线，第二极连接数据线；

所述第十三晶体管的控制极连接第二复位控制线，第二极连接初始化信号线；

所述第十四晶体管的第二极连接所述初始化信号线，控制极连接第一复位控制线。

9.如权利要求8所述的拼接显示面板，其特征在于，在所述像素单元内，与所述红色子像素相连的所述扫描线、所述第一复位控制线、所述第二复位控制线、所述初始化信号线和所述发光控制线分别短接；位于所述像素单元内的数据线短接。

10.一种拼接显示设备，其特征在于，所述拼接显示设备包括如权利要求1～9任一项所述的拼接显示面板。