CN116487276B - 一种芯片及其制作方法、半导体器件 - Google Patents
一种芯片及其制作方法、半导体器件 Download PDFInfo
- Publication number
- CN116487276B CN116487276B CN202310465733.1A CN202310465733A CN116487276B CN 116487276 B CN116487276 B CN 116487276B CN 202310465733 A CN202310465733 A CN 202310465733A CN 116487276 B CN116487276 B CN 116487276B
- Authority
- CN
- China
- Prior art keywords
- chip
- substrate
- glue
- sub
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 108
- 239000003292 glue Substances 0.000 claims abstract description 76
- 238000003466 welding Methods 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 50
- 230000008569 process Effects 0.000 claims abstract description 38
- 239000011265 semifinished product Substances 0.000 claims abstract description 37
- 229910000679 solder Inorganic materials 0.000 claims abstract description 23
- 238000007639 printing Methods 0.000 claims abstract description 22
- 239000004033 plastic Substances 0.000 claims abstract description 20
- 229920003023 plastic Polymers 0.000 claims abstract description 20
- 238000012858 packaging process Methods 0.000 claims abstract description 16
- 238000005520 cutting process Methods 0.000 claims abstract description 8
- 229910000831 Steel Inorganic materials 0.000 claims description 14
- 239000010959 steel Substances 0.000 claims description 14
- 230000001680 brushing effect Effects 0.000 claims description 9
- 238000005476 soldering Methods 0.000 claims description 8
- 238000004382 potting Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 229920001296 polysiloxane Polymers 0.000 claims description 3
- 229920002635 polyurethane Polymers 0.000 claims description 3
- 239000004814 polyurethane Substances 0.000 claims description 3
- 230000004907 flux Effects 0.000 claims description 2
- 239000004593 Epoxy Substances 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000006467 substitution reaction Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000012945 sealing adhesive Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本申请公开了一种芯片制作方法、***、装置和存储介质，其中方法包括以下步骤：准备一基板以及若干个子芯片；所述基板包括第一面以及第二面；所述第一面包括焊接区以及非焊接区；在所述焊接区印刷锡膏以及在所述非焊接区印刷第一胶水，得到第一半成品；所述第一胶水用于填满所述子芯片与所述基板之间的间隙；将所述第一半成品通过焊接工艺、固化工艺以及塑封工艺，得到第二半成品；在所述第一基板的第二面焊接锡球，得到第三半成品；所述第一面与所述第二面沿着垂直于基板放置方向相对设置；将所述第三半成品进行切割，得到目标芯片。本方法可以提高芯片的气密性，改善芯片的质量。本申请可广泛应用于芯片制作技术领域内。
Description
技术领域
本申请涉及芯片制作技术领域，尤其是一种芯片及其制作方法、半导体器件。
背景技术
现有技术中，芯片往往通过子芯片以及对应的基板进行封装而得到，在常规的芯片制作技术中，为了简化芯片制作流程，在芯片的焊接工艺之前，往往只会在子芯片与基板之间印刷一层用于固定子芯片的胶水，在后续的工艺中再进行灌胶塑封的工艺，而这种灌胶塑封工艺由于胶水固化较快，在胶水渗入子芯片与基板之间的间隙之前已经固化，导致子芯片与基板之间的间隙没有被胶水填满，导致芯片的密封性降低，影响芯片品质。因此，亟需一种新的芯片制作方法。
发明内容
本申请的目的在于至少一定程度上解决现有技术中存在的技术问题之一。
为此，本申请实施例的一个目的在于提供一种芯片及其制作方法、半导体器件，该方法可以提高芯片密封性，提高芯片品质。
为了达到上述技术目的，本申请实施例所采取的技术方案包括：一种芯片制作方法，包括以下步骤：准备一基板以及若干个子芯片；所述基板包括第一面以及与第一面相对设置的第二面；所述第一面包括焊接区以及非焊接区；在所述焊接区印刷锡膏以及在所述非焊接区印刷第一胶水，得到第一半成品；所述第一胶水用于填满所述子芯片与所述基板之间的间隙；将所述第一半成品通过焊接工艺、固化工艺以及塑封工艺，得到第二半成品；在所述第一基板的第二面焊接锡球，得到第三半成品；所述第一面与所述第二面沿着垂直于基板放置方向相对设置；将所述第三半成品进行切割，得到目标芯片。
另外，根据本发明中上述实施例的一种芯片制作的方法，还可以有以下附加的技术特征：
进一步地，本申请实施例中，所述将所述第一半成品通过焊接工艺、固化工艺以及塑封工艺，得到第二半成品这一步骤，具体包括：通过倒装贴片将所述基板与所述子芯片贴合；通过回流焊将所述子芯片与所述基板焊接；进行芯片固化工艺以及塑封工艺，得到第二半成品。
进一步地，本申请实施例中，所述在所述非焊接区印刷第一胶水这一步骤，包括：通过刷胶钢网在所述非焊接区印刷第一胶水，其中所述刷胶钢网包括多个凹槽，每个凹槽的宽度为0.8-1.2mm，每个凹槽的长度为3-4mm，每个凹槽的深度为0.09-0.11mm。
进一步地，本申请实施例中，每个子芯片对应的所述第一胶水的用量为1.7-4.2μL。
进一步地，本申请实施例中，所述第一胶水包括环氧树脂、聚氨酯灌封胶或者有机硅灌封胶中的一种。
进一步地，本申请实施例中，所述制作方法还包括：在所述焊接区印刷助焊剂。
另一方面，本申请实施例还提供一种芯片，由上述任一项实施例所述的芯片制作方法制作得到包括第一胶水、基板以及若干个子芯片；其中，所述第一胶水设置于所述基板的第一面，所述第一胶水用于填满每个所述子芯片与所述基板连接后的间隙，所述第一胶水在子芯片的焊接工艺之前印刷至所述基板的第一面。
进一步地，本申请实施例中，所述芯片还包括锡球；所述锡球设置于第二面；所述第二面与所述第一面相对设置；所述锡球用于连接所述芯片与外部电路。
所述基板包括焊接区和非焊接区，所述第一胶水用于填满每个所述子芯片与所述非焊接区之间的间隙。
此外，本申请还提供一种半导体器件，包括上述实施例任一项所述的一种芯片。
本申请的优点和有益效果将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到：
本申请通过在子芯片与基板进行焊接工艺前印刷第一胶水，使子芯片与基板之间的空隙经过后续的焊接、固化以及塑封工艺后可以被胶水所填满，避免子芯片与基板之间存在空气、水汽或者静电物质，可以提高芯片的气密性，改善芯片的质量。
附图说明
图1为现有技术中一种芯片的结构示意图；
图2为本发明中一种具体实施例中一种芯片制作方法的步骤示意图；
图3为本发明中一种具体实施例中一种芯片的结构示意图；
图4为本发明中一种具体实施例中基板涂胶后的示意图。
具体实施方式
下面结合附图详细描述本发明的实施例对本发明实施例中的芯片制作方法、***、装置和存储介质的原理和过程作以下说明。
首先对现有技术存在的缺陷进行说明：
现有技术中，芯片往往通过子芯片以及对应的基板进行封装而得到，在常规的芯片制作技术中，为了简化芯片制作流程，在焊接工艺之前，往往只会在子芯片与基板之间印刷一层用于固定子芯片的胶水，在后续的工艺中再进行灌胶塑封的工艺，而这种灌胶塑封工艺由于胶水固化较快，在胶水渗入子芯片与基板之间的间隙之前已经固化，或者是胶水未完全渗入填满子芯片与基板的间隙就已经完全固化，导致子芯片与基板之间的间隙没有被胶水填满，存在一定空隙。参照图1，在图1中可以看出，现有的封装技术胶水没法将芯片11与基板12之间的空隙完全填满，芯片11与基板12之间存在一定空隙13，空隙13中会存在的静电、水汽、空气等可以影响芯片质量的物质，导致芯片的质量下降。因此现有的技术仍存在一定的缺陷。
针对上述缺陷，参照图2，本发明一种芯片制作方法，包括以下步骤：
S1、准备一基板以及若干个子芯片；
在本步骤中，可以先准备一个封装基板以及若干个子芯片，封装基板包括多个子基板。其中子芯片为已经经过叠层封装的芯片，子芯片可以包括锡球，锡球可以用于封装基板与子芯片的电气连接，封装基板包括第一面以及与所述第一面沿着垂直于基板放置方向相对设置的第二面，第一面以及第二面上有与锡球对应焊接的焊盘，焊盘所在区域为焊接区，焊接区靠近子基板中心的一侧边界与基板边缘的最短距离为预设的距离，该预设距离的具体数值可以根据子芯片的锡球位置决定。具体地，参照图2，图2为封装基板的一个子基板的示意图，封装基板可以由多个子基板组合而成，在子基板上有多个用于焊接的焊盘a,多个焊盘a形成的区域为焊接区b,焊接区的靠近子基板中心的一侧边界与基板边缘的最短距离为c,c为焊接区的宽度，焊接区的宽度为1.51-2.03mm。
S2、在所述焊接区印刷锡膏以及在所述非焊接区印刷第一胶水，得到第一半成品；所述第一胶水用于填满所述子芯片与所述基板之间的间隙；
在本步骤中，子芯片与基板的间隙可以是子芯片与基板在装贴时产生的间隙，间隙的位置可以是芯片在垂直于基板方向上与子基板的非焊接区的投影重合的部分间隙，本步骤可以在基板的第一面印刷用于填满子芯片与基板之间间隙的胶水，第一面可以是垂直于基板放置方向的任意一面，以基板放置方向为水平放置为例，第一面可以是朝上的一面也可以是朝下的一面。第一胶水可以是具有电气绝缘，防水防静电功能的胶水，印刷时可以先在焊接区上印刷锡膏，然后可以将胶水印刷至基板第一面的非焊接区，胶水的印刷方式可以是直接点胶或者是通过钢网进行印刷的方式进行。本步骤在焊接工艺前印刷胶水，可以使胶水在后续的焊接工艺时充分渗透至子芯片与基板之间的间隙，使在后续的固化工艺前胶水充分渗透至子芯片与基板之间的间隙，提高子芯片的密闭性。本步骤采用钢网图形刷胶，当前用的图形为“米”字形，印刷完成后为钢网固定形状，胶量也可以根据钢网尺寸所对应的体积一致。胶水可以选择低模量、低流量、低翘曲、低吸湿性材料。
S3、将所述第一半成品通过焊接工艺、固化工艺以及塑封工艺，得到第二半成品；
在本步骤中，可以通过将已经在非焊接区印刷好胶水的第一半成品上进行焊接工艺、固化工艺以及塑封工艺，最终得到第二半成品，第二半成品为子芯片与基板实现焊接以及塑封之后的半成品，其中焊接工艺可以固化工艺可以采用现有的固化工艺。塑封工艺可以采用常用的塑封工艺对焊接好的子芯片进行封装，实现子芯片与外接环境的电气绝缘以及物理隔绝，提高芯片的寿命，本步骤将印刷好胶水的第一半成品通过焊接工艺焊接，通过固化工艺固化芯片内部的胶水，可以实现胶水完全填充满子芯片与基板非焊接区之间的间隙，提高芯片的密闭性，延长芯片的寿命，
S4、在所述第一基板的第二面焊接锡球，得到第三半成品；所述第一面与所述第二面沿着垂直于基板放置方向相对设置；
在本步骤中，第二面为与第一面相对设置的面，具体地，第一面为水平放置的基板的垂直向上的面，则第二面为水平放置的基板的垂直向下的面；本步骤中完成子芯片的塑封后，可以在第二面焊接锡球，基板的第二面与第一面相同，均存在焊盘，且两面的焊盘相互实现电气连接，通过在第二面的焊盘上焊接锡球，可以得到第三半成品，第三半成品为一个基板上由多个子基板拼接而成的半成品，第三半成品在基板的第二面设置锡球，可以便于塑封后的子芯片与外部电路实现电气连接，以实现芯片的存储功能。
S5、将所述第三半成品进行切割，得到目标芯片。
在本步骤中，通过上述实施例得到第三半成品后，可以将第三半成品进行切割，切割时可以通过现有设备沿着每个子基板的边缘进行切割，切割时，切割轨迹可以沿着子基板的边缘，子基板的边缘可以与焊接区边缘相差预设距离。完成切割后最终可以得到多个目标芯片。
进一步地，在本申请的一些实施例中，所述将所述第一半成品通过焊接工艺、固化工艺以及塑封工艺，得到第二半成品这一步骤，具体包括：
S21、通过倒装贴片将所述基板与所述子芯片贴合；
S22、通过回流焊将所述子芯片与基板焊接；
S23、进行芯片固化工艺以及塑封工艺，得到第二半成品；
在本实施例中，由于上述步骤已经先在印刷完第一胶水的第一半成品的基板的焊盘上印刷了锡膏，本实施例可以通过倒装贴片将子芯片的引脚与基板的焊盘贴合，然后通过回流焊设备将子芯片与基板进行焊接，焊接后的基板以及子芯片可以进行后续的胶水固化工艺，使胶水完全填充至子芯片与基板之间的间隙，最后通过塑封将子芯片与封装好，实现子芯片与外界环境的物理隔离，可以避免空气中的水汽以及静电对子芯片的损伤。
进一步地，在本申请的一些实施例中，在所述基板的第一面印刷第一胶水这一步骤，包括：
所述基板包括焊接区以及非焊接区；通过刷胶钢网在所述基板的第一面的非焊接区印刷第一胶水，其中所述刷胶钢网包括多个凹槽，每个凹槽的宽度为0.8-1.2mm，每个凹槽的长度为3-4mm，每个凹槽的深度为0.09-0.11mm。
具体地，基板可以包括焊接区以及非焊接区，本步骤可以通过刷胶钢网在基板的非焊接去印刷胶水，其中钢网包括多个凹槽，凹槽的宽度可以是0.8-1.2mm,每个凹槽的长度为3-4mm，每个凹槽的深度为0.09-0.11mm,该长度、宽度以及深度的凹槽可以将印刷的胶水的用量限制在预设的水平，可以使胶水完全填充至基板与芯片之间的间隙，而且可以避免胶水溢出，增加芯片与基板焊接不良的风险。
进一步地，在本申请的一些实施例中，每个子芯片对应的所述第一胶水的用量为1.7-4.2μL。具体地，可以控制胶水的用量在1.7-4.2μL，该用量下的胶水可以完全填充芯片与基板之间的间隙，而胶水不会溢出至基板的焊接区。
进一步地，在本申请的一些实施例中，第一胶水可以使用环氧树脂、聚氨酯灌封胶或者有机硅灌封胶中的一种，有关人员可以根据实际应用选用具体的封胶。
进一步地，在本申请的一些实施例中，制作方法还可以包括：在所述焊接区印刷助焊剂，在本实施例中，在焊接工艺中，通过助焊剂可以使芯片与基板的焊盘焊接质量更好，较少虚焊、连焊等不良，提高产品品质。
此外、参照图3以及图4，与图2的方法相对应，本申请的实施例中还提供一种芯片，由上述任一项实施例所述的芯片制作方法制作得到，包括第一胶水101、基板102以及若干个子芯片103。其中，第一胶水101设置于基板102的第一面，第一胶水101用于填满每个子芯片103与基板102连接后的间隙，第一胶水101在子芯片103的焊接工艺之前印刷至基板102的第一面。
进一步地，在本申请的一些实施例中，芯片还可以包括锡球104；锡球104设置在基板102的第二面；基板102的第二面与基板102的第一面相对设置；锡球104用于连接整个芯片与外部电路。
进一步地，在本申请的一些实施例中，基板可以包括焊接区和非焊接区，第一胶水101用于填满每个所述子芯片103与基板102的非焊接区之间的间隙。
上述的芯片制作方法实施例中的内容均适用于本芯片实施例中，本芯片实施例所具体实现的功能与上述的芯片制作方法实施例相同，并且达到的有益效果与上述的芯片制作方法实施例所达到的有益效果也相同。
与图2的方法相对应，本申请实施例还提供了一种半导体器件，可以包括上述任一项实施例所述的一种芯片。
上述芯片实施例中的内容均适用于本半导体器件实施例中，本半导体器件实施例所具体实现的功能与上述芯片实施例相同，并且达到的有益效果与上述芯片实施例所达到的有益效果也相同。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本申请的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本申请的实施方式，本领域的普通技术人员可以理解：在不脱离本申请的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本申请的范围由权利要求及其等同物限定。
以上是对本申请的较佳实施进行了具体说明，但本申请并不限于所述实施例，熟悉本领域的技术人员在不违背本申请精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (8)
1.一种芯片制作方法，其特征在于，包括以下步骤：
准备一基板以及若干个子芯片；所述基板包括第一面以及与第一面相对设置的第二面；所述第一面包括焊接区以及非焊接区；
在所述焊接区印刷锡膏以及在所述非焊接区印刷第一胶水，得到第一半成品；所述第一胶水用于填满所述子芯片与所述基板之间的间隙；每个所述子芯片对应的所述第一胶水的用量为1.7-4.2μL；
将所述第一半成品通过焊接工艺、固化工艺以及塑封工艺，得到第二半成品；
在所述基板的第二面焊接锡球，得到第三半成品；所述第一面与所述第二面沿着垂直于基板放置方向相对设置；
将所述第三半成品进行切割，得到目标芯片；所述在所述非焊接区印刷第一胶水这一步骤，包括：通过刷胶钢网在所述非焊接区印刷第一胶水，其中所述刷胶钢网包括多个凹槽，每个凹槽的宽度为0.8-1.2mm，每个凹槽的长度为3-4mm，每个凹槽的深度为0.09-0.11mm。
2.根据权利要求1所述一种芯片制作方法，其特征在于，所述将所述第一半成品通过焊接工艺、固化工艺以及塑封工艺，得到第二半成品这一步骤，具体包括：
通过倒装贴片将所述基板与所述子芯片贴合；
通过回流焊将所述子芯片与所述基板焊接；
进行芯片固化工艺以及塑封工艺，得到第二半成品。
3.根据权利要求1所述一种芯片制作方法，其特征在于，所述第一胶水包括环氧树脂、聚氨酯灌封胶或者有机硅灌封胶中的一种。
4.根据权利要求1所述一种芯片制作方法，其特征在于，所述制作方法还包括：在所述焊接区印刷助焊剂。
5.一种芯片，其特征在于，由上述权利要求1-4任一项所述的芯片制作方法制作得到，包括第一胶水、基板以及若干个子芯片；
其中，所述第一胶水设置于所述基板的第一面，所述第一胶水用于填满每个所述子芯片与所述基板连接后的间隙，所述第一胶水在子芯片的焊接工艺之前印刷至所述基板的第一面；每个所述子芯片对应的所述第一胶水的用量为1.7-4.2μL；通过刷胶钢网在所述基板的第一面的非焊接区印刷第一胶水，其中所述刷胶钢网包括多个凹槽，每个凹槽的宽度为0.8-1.2mm，每个凹槽的长度为3-4mm，每个凹槽的深度为0.09-0.11mm。
6.根据权利要求5所述一种芯片，其特征在于，所述芯片还包括锡球；所述锡球设置于第二面；所述第二面与所述第一面相对设置；所述锡球用于连接所述芯片与外部电路。
7.根据权利要求5所述一种芯片，其特征在于，所述基板包括焊接区和非焊接区，所述第一胶水用于填满每个所述子芯片与所述非焊接区之间的间隙。
8.一种半导体器件，其特征在于，包括上述权利要求5-7任一项所述的一种芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310465733.1A CN116487276B (zh) | 2023-04-26 | 2023-04-26 | 一种芯片及其制作方法、半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310465733.1A CN116487276B (zh) | 2023-04-26 | 2023-04-26 | 一种芯片及其制作方法、半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116487276A CN116487276A (zh) | 2023-07-25 |
| CN116487276B true CN116487276B (zh) | 2024-02-23 |
Family
ID=87215336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310465733.1A Active CN116487276B (zh) | 2023-04-26 | 2023-04-26 | 一种芯片及其制作方法、半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116487276B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106684051A (zh) * | 2017-01-25 | 2017-05-17 | 江苏长电科技股份有限公司 | 一种金属柱导通芯片级封装结构及其工艺方法 |
| CN112310008A (zh) * | 2020-10-29 | 2021-02-02 | 华天科技(南京)有限公司 | 一种设置有基板预刷胶的封装结构及其制作方法 |
| CN112331619A (zh) * | 2020-11-04 | 2021-02-05 | 华天科技(南京)有限公司 | 一种重力磁感应芯片侧装结构及提升侧装良率的方法 |
| CN113707621A (zh) * | 2021-10-29 | 2021-11-26 | 甬矽电子(宁波)股份有限公司 | 半导体封装结构和半导体封装结构的制备方法 |
| CN114759139A (zh) * | 2021-01-08 | 2022-07-15 | 苏州固锝电子股份有限公司 | 滤波器低成本封装工艺 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102014207074A1 (de) * | 2014-04-11 | 2015-10-15 | Tesa Se | Klebeband für die Kapselung einer organischen elektronischen Anordnung |
-
2023
- 2023-04-26 CN CN202310465733.1A patent/CN116487276B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106684051A (zh) * | 2017-01-25 | 2017-05-17 | 江苏长电科技股份有限公司 | 一种金属柱导通芯片级封装结构及其工艺方法 |
| CN112310008A (zh) * | 2020-10-29 | 2021-02-02 | 华天科技(南京)有限公司 | 一种设置有基板预刷胶的封装结构及其制作方法 |
| CN112331619A (zh) * | 2020-11-04 | 2021-02-05 | 华天科技(南京)有限公司 | 一种重力磁感应芯片侧装结构及提升侧装良率的方法 |
| CN114759139A (zh) * | 2021-01-08 | 2022-07-15 | 苏州固锝电子股份有限公司 | 滤波器低成本封装工艺 |
| CN113707621A (zh) * | 2021-10-29 | 2021-11-26 | 甬矽电子(宁波)股份有限公司 | 半导体封装结构和半导体封装结构的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116487276A (zh) | 2023-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8021932B2 (en) | Semiconductor device, and manufacturing method therefor | |
| KR100570514B1 (ko) | 웨이퍼 레벨 칩 스택 패키지 제조 방법 | |
| US6373142B1 (en) | Method of adding filler into a non-filled underfill system by using a highly filled fillet | |
| US20110057327A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN100568498C (zh) | 半导体器件及其制造方法 | |
| CN105762084B (zh) | 倒装芯片的封装方法及封装装置 | |
| KR101894125B1 (ko) | 반도체 장치의 제조 방법 | |
| US9443823B2 (en) | Semiconductor device including filling material provided in space defined by three semiconductor chips | |
| JP2005064362A (ja) | 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法 | |
| TWI627689B (zh) | 半導體裝置 | |
| CN103400812A (zh) | 一种底填料填充的fcqfn封装件及其制作工艺 | |
| JPH08153830A (ja) | 半導体装置およびその製造方法 | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| CN116487276B (zh) | 一种芯片及其制作方法、半导体器件 | |
| JP5022756B2 (ja) | 半導体チップの実装方法 | |
| JP2010147225A (ja) | 半導体装置及びその製造方法 | |
| JP2000260817A (ja) | 半導体装置およびその製造方法 | |
| JP4324773B2 (ja) | 半導体装置の製造方法 | |
| CN203339142U (zh) | 一种底填料填充的fcqfn封装件 | |
| CN113257772A (zh) | 半导体装置及其制造方法 | |
| TW201705311A (zh) | 晶片封裝基板、晶片封裝結構及其製作方法 | |
| JP2004014871A (ja) | 回路モジュール及びその製造方法 | |
| CN218810344U (zh) | Mems模组封装结构 | |
| TWI239609B (en) | Method for manufacturing multi package module | |
| CN100592506C (zh) | 非平面基板条以及使用于半导体封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |