CN116417507A - 一种集成肖特基接触的igbt器件结构及其制备方法 - Google Patents

一种集成肖特基接触的igbt器件结构及其制备方法 Download PDF

Info

Publication number
CN116417507A
CN116417507A CN202310342649.0A CN202310342649A CN116417507A CN 116417507 A CN116417507 A CN 116417507A CN 202310342649 A CN202310342649 A CN 202310342649A CN 116417507 A CN116417507 A CN 116417507A
Authority
CN
China
Prior art keywords
contact hole
region
igbt device
grid
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310342649.0A
Other languages
English (en)
Other versions
CN116417507B (zh
Inventor
徐涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaoxin Microelectronics Technology Shanghai Co ltd
Original Assignee
Yaoxin Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaoxin Microelectronics Technology Shanghai Co ltd filed Critical Yaoxin Microelectronics Technology Shanghai Co ltd
Priority to CN202310342649.0A priority Critical patent/CN116417507B/zh
Publication of CN116417507A publication Critical patent/CN116417507A/zh
Application granted granted Critical
Publication of CN116417507B publication Critical patent/CN116417507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明的IGBT器件结构中，通过顶层金属层与具有不同掺杂浓度的P体区之间的接触，从而形成肖特基接触即肖特基二极管，由于肖特基二极管具有较高的开启压降，其可以提高空穴的费米势能以形成空穴势垒，从而增强了IGBT器件在正向导通时N型漂移区的电导调制，进而降低了IGBT器件的正向导通压降，最终达到改善IGBT器件正向导通压降和关断损耗的折中关系，提升了IGBT器件的性能，此外，相对于现有技术中利用浮空P柱来增强载流子的工艺，本发明在一定程度上避免了IGBT器件在关断时对空穴的抽取速度慢的问题且相比于增加载流子存储层来增强载流子的工艺，还能降低IGBT器件的制造成本。

Description

一种集成肖特基接触的IGBT器件结构及其制备方法
技术领域
本发明涉及功率半导体器件制备技术领域，特别是涉及一种集成肖特基接触的IGBT器件结构及其制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)是由双极型三极管和绝缘栅型场效应管组成的复合全控型电压驱动式功率半导体器件，其兼具有金属-氧化物半导体场效应晶体管(MOSFET)的低阻抗易驱动以及双极结型晶体管(BJT)的大电流低导通压降等特点，从而被广泛应用于汽车、铁路、家电、通信及航空航天各个领域。IGBT的使用极大地提高了电力电子***的性能，但其一直在致力于优化其导通压降Vce(on)与关断损耗Eoff之间的折中关系。
IGBT在实际使用过程中，为了改善IGBT器件结构的正向导通压降和关断损耗的折中关系，一般使用载流子增强技术，目前常见的载流子增强技术包括增加载流子存储层或制备具有浮空P柱的IGBT结构，上述两种方法虽然增强了IGBT器件导通时的电导调制效应，降低导通电阻与导通损耗，且改善了IGBT器件结构的正向导通压降和关断损耗的折中关系。但是，增加载流子存储层会使得表面电场增强，导致器件耐压降低，同时还需要增加一道光刻版，从而会增加成本，而制备具有浮空P柱在IGBT器件关断时也会影响对空穴的抽取。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种集成肖特基接触的IGBT器件结构及其制备方法，用于解决现有技术中如何在不增加器件耐压且在器件关断时不影响对空穴的抽取并不增加成本的前提下，又能够改善IGBT器件的正向导通压降和关断损耗的折中关系的问题。
为实现上述目的及其他相关目的，本发明提供一种集成肖特基接触的IGBT器件结构，包括：
P+集电极以及形成于所述P+集电极上的N型缓冲层；
N型漂移区，所述N型漂移区设置在所述N型缓冲层上且远离所述P+集电极；
P体区，所述P体区位于所述N型漂移区的顶部，且所述P体区上至少形成第一接触孔和第二接触孔，其中，所述第一接触孔显露的P体区的掺杂浓度大于所述第二接触孔显露的P体区的掺杂浓度；
栅极结构，所述栅极结构与所述N型漂移区接触设置；
源区，所述源区位于所述P体区内并与所述栅极结构电隔离设置，且所述源区的深度不大于所述第一接触孔和所述第二接触孔的深度；
顶层金属层，位于所述源区上并填充所述第一接触孔和所述第二接触孔，其中，位于所述第一接触孔内的所述顶层金属层与所述P体区电连接形成欧姆接触，位于所述第二接触孔内的所述顶层金属层与所述P体区电连接形成肖特基接触。
可选地，所述栅极结构为沟槽栅，包括沟槽、形成于所述沟槽内侧表面的栅氧层以及填充于所述沟槽中的栅极，所述沟槽栅的深度大于所述P体区的深度且小于所述N型漂移区的深度。
可选地，所述源区与所述顶层金属层之间还设有层间介质层，且所述层间介质层完全覆盖所述源区和所述沟槽栅。
可选地，所述栅极结构为平面栅，包括形成于所述N型漂移区顶部表面上的栅极以及包裹所述栅极的栅氧层，且所述平面栅与所述P体区通过所述栅氧层电隔离。
可选地，所述第一接触孔的宽度不大于所述第二接触孔的宽度。
可选地，所述顶层金属层采用钛、镍或铂中的一种或组合。
本发明还提供一种集成肖特基接触的IGBT器件结构的制备方法，所述制备方法包括以下步骤：
提供一半导体衬底，于所述衬底的正面形成N型漂移区；
于所述N型漂移区的正面进行离子注入形成P体区，并对所述P体区进行刻蚀形成第一接触孔和第二接触孔，并形成栅极结构，所述栅极结构与所述N型漂移区接触设置；
于所述P体区的顶部进行离子注入形成源区，且所述源区的深度小于所述第一接触孔和所述第二接触孔的深度；
于所述第一接触孔内显露的所述P体区进行离子注入以使得所述第一接触孔内显露的所述P体区的掺杂浓度大于所述第二接触孔内显露的所述P体区；
于所述源区上方形成顶层金属层，所述顶层金属层填充所述第一接触孔和所述第二接触孔，并与所述第一接触孔内显露的所述P体区电连接形成欧姆接触，且与所述第二接触孔内显露的所述P体区电连接形成肖特基接触；
对所述衬底的背面进行减薄显露所述N型漂移区，并对所述N型漂移区进行N+离子注入形成N型缓冲层；
对所述N型缓冲层进行P+离子注入形成P+集电极，并于所述P+集电极的下方形成金属化集电极。
可选地，所述栅极结构为沟槽栅，所述沟槽栅的形成步骤为对所述N型漂移区的顶部进行刻蚀以形成沟槽，并在所述沟槽内侧表面形成栅氧层以及填充所述沟槽中的栅极，其中，所述沟槽栅的深度大于所述P体区的深度且小于所述N型漂移区的深度。
可选地，形成所述顶层金属层之前还包括形成层间介质层的步骤，其中，所述层间介质层位于所述源区上方且所述层间介质层完全覆盖所述源区和所述沟槽栅。
可选地，所述栅极结构为平面栅，所述平面栅的形成步骤为于所述N型漂移区的顶部形成栅极和包裹所述栅极的栅氧层，其中，所述平面栅覆盖所述P体区并显露所述第一接触孔和所述第二接触孔。
如上所述，本发明的集成肖特基接触的IGBT器件结构及其制备方法，具有以下有益效果：通过顶层金属层与P体区的接触形成肖特基接触即肖特基二极管，由于肖特基二极管具有较高的开启压降，其可以提高空穴的费米势能以形成空穴势垒，从而增强了IGBT器件在正向导通时漂移区的电导调制，进而降低了IGBT器件的正向导通压降，最终达到改善IGBT器件正向导通压降和关断损耗的折中关系，提升了IGBT器件的性能，此外，相对于现有技术中利用浮空P柱来增强载流子的工艺，本发明在一定程度上避免了IGBT器件在关断时对空穴的抽取速度慢的问题且相比于增加载流子存储层来增强载流子的工艺，还能降低IGBT器件的制造成本。
附图说明
图1显示为本发明的集成肖特基接触的IGBT器件结构的制备方法的流程示意图。
图2显示为本发明的IGBT器件结构中形成N型漂移区的剖面结构示意图。
图3显示为本发明的IGBT器件结构中形成P体区和接触通孔的剖面结构示意图。
图4显示为本发明的IGBT器件结构中形成沟槽栅的剖面结构示意图。
图5显示为本发明的IGBT器件结构中形成平面栅的剖面结构示意图。
图6显示为本发明的形成沟槽栅的IGBT器件结构中形成源区的剖面结构示意图。
图7显示为本发明的形成平面栅的IGBT器件结构中形成源区的剖面结构示意图。
图8显示为本发明的IGBT器件结构中对第一接触孔显露的P体区进行重掺杂的剖面结构示意图。
图9显示为本发明的形成沟槽栅的IGBT器件结构中形成层间介质层的剖面结构示意图。
图10显示为本发明的形成沟槽栅的IGBT器件结构中形成顶层金属层和肖特基接触的剖视结构示意图。
图11显示为本发明的形成平面栅的IGBT器件结构中形成顶层金属层和肖特基接触的剖面结构示意图。
图12显示为本发明的形成沟槽栅的IGBT器件结构中形成N型缓冲层的剖面结构示意图。
图13显示为本发明的形成沟槽栅的IGBT器件结构中形成P+集电极以及金属化集电极的剖面结构示意图。
元件标号说明
100、衬底；101、P+集电极；102、N型缓冲层；103、N型漂移区；104、P体区；1051、第一接触孔；1052、第二接触孔；106、沟槽栅；1061、栅极；1062、栅氧层；107、源区；108、层间介质层；109、顶层金属层；110、肖特基接触；111、欧姆接触；112、平面栅；1121、栅极；1122、栅氧层；113、金属化集电极；S1-S7、步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。此外，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
请参阅图1至图13。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图1所示，本实施例中提供一种集成肖特基接触的IGBT器件结构的制备方法，该方法包括以下步骤：
S1：提供一半导体衬底100，于所述衬底100的正面形成N型漂移区103；
S2：于所述N型漂移区的正面进行离子注入形成P体区，并对所述P体区进行刻蚀形成第一接触孔和第二接触孔，并形成栅极结构，所述栅极结构与所述N型漂移区接触设置；
S3：于所述P体区104的顶部进行离子注入形成源区107，且所述源区107的深度小于所述第一接触孔1051和所述第二接触孔1052的深度；
S4：于所述第一接触孔1051内显露的所述P体区104进行离子注入以使得所述第一接触孔1051内显露的所述P体区104的掺杂浓度大于所述第二接触孔1052内显露的所述P体区104；
S5：于所述源区107上方形成顶层金属层109，所述顶层金属层109填充所述第一接触孔1051和所述第二接触孔1052，并与所述第一接触孔1051内显露的所述P体区104电连接形成欧姆接触111，且与所述第二接触孔1052内显露的所述P体区104电连接形成肖特基接触110；
S6：对所述衬底100的背面进行减薄显露所述N型漂移区103，并对所述N型漂移区103进行N+离子注入形成N型缓冲层102；
S7：对所述N型缓冲层102进行P+离子注入形成P+集电极101，并于所述P+集电极101的下方形成金属化集电极113。
以下结合附图对有关集成肖特基接触的IGBT器件结构的制备方法做进一步的介绍，具体如下：
在步骤S1中，请参阅图1和图2，提供一半导体衬底100，于衬底100的正面形成N型漂移区103。
作为示例，半导体衬底100可以是诸如硅衬底100，半导体衬底100还可以包括其他类型，例如锗、碳化硅(SiC)、或硅锗(SiGe)等。半导体衬底100还可以包括化合物半导体和/或合金半导体，如氮化镓、砷化镓等。在本实施例中，半导体衬底100选用N型重掺杂碳化硅衬底并在碳化硅衬底上形成N型漂移区103。需要说明的是，重掺杂以及后续的轻掺杂均为相对概念，具体的掺杂剂量可以根据需要进行调整。
在本实施例中，在半导体衬底100上方通过多层外延生长工艺形成N型漂移区103，且N型漂移区103的掺杂浓度类型为轻掺杂。
在步骤S2中，请参阅图1以及图3至图5，于N型漂移区103的正面进行离子注入形成P体区104，并对P体区104进行刻蚀形成第一接触孔1051和第二接触孔1052，并形成栅极结构，所述栅极结构与N型漂移区103接触设置。
具体的，如图3所示，在N型漂移区103的正面进行离子注入以形成P体区104，具体的，在N型漂移区103的正面制作光刻胶掩蔽层通过离子注入的方式进行P+离子注入，对其进行推进扩散形成P体区104。在本实施例中，P体区104的结深可以通过控制离子注入工艺中的注入能量、注入时间以及温度等参数控制，此工艺为业内技术人员所熟知，此处不再赘述。
如图3所示，在本实施例中，在形成P体区104后，再对P体区104进行刻蚀以形成第一接触孔1051和第二接触孔1052作为后续的金属填充孔。具体的，在P体区104的顶部形成光刻胶掩蔽层(图中未示出)，并预留出第一接触孔1051和第二接触孔1052的刻蚀区域，在形成第一接触孔1051和第二接触孔1052之后该光刻胶掩蔽层还要去除，通过刻蚀工艺在P体区104形成至少一个第一接触孔1051和第二接触孔1052。其中，第一接触孔1051和第二接触孔1052的深度小于P体区104的深度。
作为示例，栅极结构为沟槽栅106，沟槽栅106的形成步骤为对N型漂移区103的顶部进行刻蚀以形成沟槽，并在沟槽内侧表面形成栅氧层1062以及填充沟槽中的栅极1061，其中，沟槽栅106的深度大于P体区104的深度且小于N型漂移区103的深度。
具体的，如图4所示，在本实施例中，在形成P体区104和第一接触孔1051和第二接触孔1052之后，在P体区104的顶部再次形成光刻胶掩蔽层，预留部分P体区104并对其进行刻蚀以形成沟槽，其中，沟槽的深度大于P体区104的深度且小于N型漂移区103的深度从而保证后续形成的沟槽栅106的深度大于P体区104的深度且小于N型漂移区103的深度。
进一步的，如图4所示，在沟槽的内侧表面上先形成栅氧层1062，然后使用多晶硅填充沟槽以形成栅极1061，栅氧层1062和栅极1061共同构成沟槽栅106，此外，在形成栅极1061之后还需要通过CMP工艺去除表面多余的多晶硅，最终使得栅极1061与P体区104的顶部齐平。
作为示例，栅极结构为平面栅112，包括形成于N型漂移区103顶部表面上的栅极1121以及包裹栅极1121的栅氧层1122，且平面栅112与P体区104通过栅氧层1122电隔离。
具体的，如图5所示，在另一实施例中，在形成P体区104和第一接触孔1051和第二接触孔1052之后，在N型漂移区103的顶部形成平面栅112，其中，平面栅112包括栅极1121以及包裹栅极1121的栅氧层1122，平面栅112与N型漂移区103和P体区104互相接触且通过栅氧层1122实现电隔离，平面栅112完全覆盖P体区104且不覆盖第一接触孔1051和第二接触孔1052。
在步骤S3中，请参阅图1和图6，于P体区104的顶部进行离子注入形成源区107，且源区107的深度不大于第一接触孔1051和第二接触孔1052的深度。
如图6所示，以形成沟槽栅106为例，在本实施例中，形成沟槽栅106之后，继续在P体区104的顶部进行离子注入从而形成源区107。具体的，在沟槽栅106间的P体区104表面再次形成光刻胶掩蔽层，并预留出源区107注入区域，进行N+离子注入，N+源区107的注入杂质一般为砷。注入结束后，去掉光刻胶掩蔽层后推进扩散形成源区107。其中，源区107位于接触通孔的两侧且与临近的栅极1061通过栅氧层1062实现电隔离，并且源区107的深度不大于第一接触孔1051和第二接触孔1052的深度。
在另一实施例中，如图7所示，当栅极结构为平面栅112时，需要先对P体区104的顶部进行离子注入形成源区107，然后在源区107和P体区104的顶部形成平面栅112，且最终平面栅112完全覆盖P体区104和源区107且不覆盖第一接触孔1051和第二接触孔1052。
在步骤S4中，请参阅图1和图8，于第一接触孔1051内显露的P体区104进行离子注入以使得第一接触孔1051内显露的P体区104的掺杂浓度大于第二接触孔1052内显露的P体区104。
如图8所示，在本实施例中，在形成第一接触孔1051和第二接触孔1052之后，第一接触孔1051和第二接触孔1052分别显露P体区104，还需要对第一接触孔1051的底部进行重掺杂离子注入，从而使得第一接触孔1051显露的P体区104的掺杂浓度大于第二接触孔1052显露的P体区104的掺杂浓度，以确保在第一接触孔1051内填充金属后，P体区104能够与第一接触孔1051内的填充金属形成欧姆接触111111，从而减小接触电阻，而与第二接触孔1052内的填充金属形成肖特基接触110110，使得器件的正向压降进一步降低，进一步减小反向恢复电流。
在步骤S5中，请参阅图1和图10，于源区107上方形成顶层金属层109，顶层金属层109填充第一接触孔1051和第二接触孔1052，并与第一接触孔1051内显露的P体区104电连接形成欧姆接触111，且与第二接触孔1052内显露的P体区104电连接形成肖特基接触110。
作为示例，形成顶层金属层109之前还包括形成层间介质层108的步骤S1-S7，层间介质层108位于源区107上方，且层间介质层108完全覆盖源区107和沟槽栅106。
具体的，如图9所示，在本实施例中，形成顶层金属层109之前，在N型漂移区103的顶部形成层间介质层108，层间介质层108完全覆盖源区107和沟槽栅106而不覆盖第一接触孔1051和第二接触孔1052，层间介质层108可以保护沟槽栅106不与顶层金属层109接触，此外还能进一步保护源区107。
作为示例，顶层金属层109可以采用钛、镍或铂或其它导电性良好的金属，此处不作限制。
具体的，如图10所示，在本实施例中，形成层间介质层108之后，在层间介质层108上方沉积金属以形成顶层金属层109，其中，顶层金属层109填充第一接触孔1051和第二接触孔1052以与P体区104和源区107电连接，由于第一接触孔1051显露的P体区104的掺杂浓度为高掺杂，从而使得第一接触孔1051显露的P体区104能够与第一接触孔1051内的顶层金属层109电连接形成欧姆接触111，而第二接触孔1052显露的P体区104的掺杂浓度为低掺杂，从而使得第二接触孔1052显露的P体区104能够与第二接触孔1052内的顶层金属层109电连接形成肖特基接触110，由于第一接触孔1051的宽度不大于第二接触孔1052的宽度，从而使得沿横向的方向，形成的肖特基接触110的长度不小于形成的欧姆接触111的长度，利用形成的肖特基二极管具有的较高开启压降来提高空穴的费米势能，形成空穴势垒，从而增强器件正向导通时N型漂移区103的电导调制，最终降低器件的正向导通压降，以改善器件正向导通压降和关断损耗的折中关系。
在另一实施例中，如图11所示，当栅极结构为平面栅112时，无需形成层间介质层108而是直接在平面栅112上方沉积金属以形成顶层金属层109，其中，顶层金属层109填充第一接触孔1051和第二接触孔1052以与P体区104和源区107电连接，由于第一接触孔1051显露的P体区104的掺杂浓度为高掺杂，从而使得第一接触孔1051显露的P体区104能够与第一接触孔1051内的顶层金属层109电连接形成欧姆接触111，而第二接触孔1052显露的P体区104的掺杂浓度为低掺杂，从而使得第二接触孔1052显露的P体区104能够与第二接触孔1052内的顶层金属层109电连接形成肖特基接触110。
在步骤S6中，请参阅图1和图12，对衬底100的背面进行减薄显露N型漂移区103，并对N型漂移区103的背面进行N+离子注入形成N型缓冲层102。
具体的，如图12所示，在本实施例中，在形成肖特基接触110后，对衬底100的背面进行减薄工艺以显露N型漂移区103的背面，在N型漂移区103的背面进行N+离子注入以形成N型缓冲层102，N型缓冲层102的掺杂浓度大于N型漂移区103的掺杂浓度，并且N型缓冲层102可以降低N型漂移区103的厚度，从而可以减小器件的饱和压降并缩短开关时间。
在步骤S7中，请参阅图1和图13，对N型缓冲层102进行P+离子注入形成P+集电极101，并于P+集电极101的下方形成金属化集电极113。
具体的，如图13所示，在本实施例中，对N型缓冲层102的背面进行进行P+离子注入以形成P+集电极101，并在P+集电极101的背面沉积金属形成金属化集电极113。
实施例二
如图13所示，本实施例提供一种IGBT器件结构，包括：P+集电极101以及形成于P+集电极101上的N型缓冲层102；N型漂移区103，N型漂移区103设置在N型缓冲层102上且远离所述P+集电极101；P体区104，P体区104位于N型漂移区103的顶部，且P体区104上至少形成第一接触孔1051和第二接触孔1052，其中，第一接触孔1051显露的P体区104的掺杂浓度大于所述第二接触孔1052显露的P体区104的掺杂浓度；栅极结构，栅极结构与N型漂移区103接触设置；源区107，源区107位于P体区104内并与栅极结构电隔离设置，且源区107的深度不大于第一接触孔1051和第二接触孔1052的深度；顶层金属层109，位于源区107上并填充第一接触孔1051和第二接触孔1052，其中，位于第一接触孔1051内的顶层金属层109与P体区104电连接形成欧姆接触111，位于第二接触孔1052内的顶层金属层109与P体区104电连接形成肖特基接触110。
作为示例，栅极结构为沟槽栅106，包括沟槽、形成于沟槽内侧表面的栅氧层1062以及填充于沟槽中的栅极1061，沟槽栅106的深度大于P体区104的深度且小于N型漂移区103的深度。
作为示例，源区107与顶层金属层109之间还设有层间介质层108，且层间介质层108完全覆盖源区107和沟槽栅106。
作为示例，栅极结构为平面栅112，包括形成于N型漂移区103顶部表面上的栅极1121以及包裹栅极1121的栅氧层1122，且平面栅112与P体区104通过栅氧层1122电隔离。
作为示例，第一接触孔1051的宽度不大于第二接触孔1052的宽度。
作为示例，顶层金属层109采用钛、镍或铂中的一种或组合。
可以理解的是，上述各实施例中相同或相似部分可以相互参考，在一些实施例中未详细说明的内容可以参见其他实施例中相同或相似的内容。
综上所述，本发明的IGBT器件结构中，通过顶层金属层与低掺杂浓度的P体区之间的接触，从而形成肖特基接触即肖特基二极管，由于肖特基二极管具有较高的开启压降，其可以提高空穴的费米势能以形成空穴势垒，从而增强了IGBT器件在正向导通时N型漂移区的电导调制，进而降低了IGBT器件的正向导通压降，最终达到改善IGBT器件正向导通压降和关断损耗的折中关系，提升了IGBT器件的性能，此外，相对于现有技术中利用浮空P柱来增强载流子的工艺，本发明在一定程度上避免了IGBT器件在关断时对空穴的抽取速度慢的问题且相比于增加载流子存储层来增强载流子的工艺，还能降低IGBT器件的制造成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种集成肖特基接触的IGBT器件结构，其特征在于，至少包括：
P+集电极以及形成于所述P+集电极上的N型缓冲层；
N型漂移区，所述N型漂移区设置在所述N型缓冲层上且远离所述P+集电极；
P体区，所述P体区位于所述N型漂移区的顶部，且所述P体区上至少形成第一接触孔和第二接触孔，其中，所述第一接触孔显露的P体区的掺杂浓度大于所述第二接触孔显露的P体区的掺杂浓度；
栅极结构，所述栅极结构与所述N型漂移区接触设置；
源区，所述源区位于所述P体区内并与所述栅极结构电隔离设置，且所述源区的深度不大于所述第一接触孔和所述第二接触孔的深度；
顶层金属层，位于所述源区上并填充所述第一接触孔和所述第二接触孔，其中，位于所述第一接触孔内的所述顶层金属层与所述P体区电连接形成欧姆接触，位于所述第二接触孔内的所述顶层金属层与所述P体区电连接形成肖特基接触。
2.根据权利要求1所述的IGBT器件结构，其特征在于：所述栅极结构为沟槽栅，包括沟槽、形成于所述沟槽内侧表面的栅氧层以及填充于所述沟槽中的栅极，所述沟槽栅的深度大于所述P体区的深度且小于所述N型漂移区的深度。
3.根据权利要求2所述的IGBT器件结构，其特征在于：所述源区与所述顶层金属层之间还设有层间介质层，且所述层间介质层完全覆盖所述源区和所述沟槽栅。
4.根据权利要求1所述的IGBT器件结构，其特征在于：所述栅极结构为平面栅，包括形成于所述N型漂移区顶部表面上的栅极以及包裹所述栅极的栅氧层，且所述平面栅与所述P体区通过所述栅氧层电隔离。
5.根据权利要求1所述的IGBT器件结构，其特征在于：所述第一接触孔的宽度不大于所述第二接触孔的宽度。
6.根据权利要求1所述的IGBT器件结构，其特征在于：所述顶层金属层采用钛、镍或铂中的一种或组合。
7.一种集成肖特基接触的IGBT器件结构的制备方法，其特征在于：包括以下步骤：
提供一半导体衬底，于所述衬底的正面形成N型漂移区；
于所述N型漂移区的正面进行离子注入形成P体区，并对所述P体区进行刻蚀形成第一接触孔和第二接触孔，并形成栅极结构，所述栅极结构与所述N型漂移区接触设置；
于所述P体区的顶部进行离子注入形成源区，且所述源区的深度不大于所述第一接触孔和所述第二接触孔的深度；
于所述第一接触孔内显露的所述P体区进行离子注入以使得所述第一接触孔内显露的所述P体区的掺杂浓度大于所述第二接触孔内显露的所述P体区；
于所述源区上方形成顶层金属层，所述顶层金属层填充所述第一接触孔和所述第二接触孔，并与所述第一接触孔内显露的所述P体区电连接形成欧姆接触，且与所述第二接触孔内显露的所述P体区电连接形成肖特基接触；
对所述衬底的背面进行减薄显露所述N型漂移区，并对所述N型漂移区进行N+离子注入形成N型缓冲层；
对所述N型缓冲层进行P+离子注入形成P+集电极，并于所述P+集电极的下方形成金属化集电极。
8.根据权利要求7所述的IGBT器件结构的制备方法，其特征在于：所述栅极结构为沟槽栅，所述沟槽栅的形成步骤为对所述N型漂移区的顶部进行刻蚀以形成沟槽，并在所述沟槽内侧表面形成栅氧层以及填充所述沟槽中的栅极，其中，所述沟槽栅的深度大于所述P体区的深度且小于所述N型漂移区的深度。
9.根据权利要求8所述的IGBT器件结构的制备方法，其特征在于：形成所述顶层金属层之前还包括形成层间介质层的步骤，其中，所述层间介质层位于所述源区上方且所述层间介质层完全覆盖所述源区和所述沟槽栅。
10.根据权利要求7所述的IGBT器件结构的制备方法，其特征在于：所述栅极结构为平面栅，所述平面栅的形成步骤为于所述N型漂移区的顶部形成栅极和包裹所述栅极的栅氧层，其中，所述平面栅覆盖所述P体区并显露所述第一接触孔和所述第二接触孔。
CN202310342649.0A 2023-03-31 2023-03-31 一种集成肖特基接触的igbt器件结构及其制备方法 Active CN116417507B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310342649.0A CN116417507B (zh) 2023-03-31 2023-03-31 一种集成肖特基接触的igbt器件结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310342649.0A CN116417507B (zh) 2023-03-31 2023-03-31 一种集成肖特基接触的igbt器件结构及其制备方法

Publications (2)

Publication Number Publication Date
CN116417507A true CN116417507A (zh) 2023-07-11
CN116417507B CN116417507B (zh) 2024-01-12

Family

ID=87059142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310342649.0A Active CN116417507B (zh) 2023-03-31 2023-03-31 一种集成肖特基接触的igbt器件结构及其制备方法

Country Status (1)

Country Link
CN (1) CN116417507B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078231A (ja) * 2006-09-19 2008-04-03 Toshiba Corp 半導体装置の製造方法
JP2010171057A (ja) * 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
CN107452624A (zh) * 2017-06-19 2017-12-08 西安电子科技大学 肖特基接触SiC IGBT及其制备方法
CN109166917A (zh) * 2018-08-29 2019-01-08 电子科技大学 一种平面型绝缘栅双极晶体管及其制备方法
CN110518058A (zh) * 2019-08-29 2019-11-29 电子科技大学 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110767753A (zh) * 2019-11-13 2020-02-07 电子科技大学 一种SiC功率器件
CN111370464A (zh) * 2018-12-26 2020-07-03 深圳尚阳通科技有限公司 沟槽栅功率器件及其制造方法
US20210273083A1 (en) * 2018-08-02 2021-09-02 Mitsubishi Electric Corporation Wide band gap semiconductor device and power conversion apparatus
CN114843339A (zh) * 2022-03-01 2022-08-02 中国科学院微电子研究所 一种非对称沟槽栅igbt器件及其制备方法
CN115425065A (zh) * 2022-09-16 2022-12-02 电子科技大学 一种碳化硅igbt器件及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078231A (ja) * 2006-09-19 2008-04-03 Toshiba Corp 半導体装置の製造方法
JP2010171057A (ja) * 2009-01-20 2010-08-05 Denso Corp 半導体装置およびその製造方法
CN107452624A (zh) * 2017-06-19 2017-12-08 西安电子科技大学 肖特基接触SiC IGBT及其制备方法
US20210273083A1 (en) * 2018-08-02 2021-09-02 Mitsubishi Electric Corporation Wide band gap semiconductor device and power conversion apparatus
CN109166917A (zh) * 2018-08-29 2019-01-08 电子科技大学 一种平面型绝缘栅双极晶体管及其制备方法
CN111370464A (zh) * 2018-12-26 2020-07-03 深圳尚阳通科技有限公司 沟槽栅功率器件及其制造方法
CN110518058A (zh) * 2019-08-29 2019-11-29 电子科技大学 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN110767753A (zh) * 2019-11-13 2020-02-07 电子科技大学 一种SiC功率器件
CN114843339A (zh) * 2022-03-01 2022-08-02 中国科学院微电子研究所 一种非对称沟槽栅igbt器件及其制备方法
CN115425065A (zh) * 2022-09-16 2022-12-02 电子科技大学 一种碳化硅igbt器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张金平等: "IGBT新技术及发展趋势", 《大功率变流技术》, no. 5, pages 21 - 27 *

Also Published As

Publication number Publication date
CN116417507B (zh) 2024-01-12

Similar Documents

Publication Publication Date Title
JP4456013B2 (ja) 半導体装置
US20200235230A1 (en) Super-junction igbt device and method for manufacturing same
CN109065621B (zh) 一种绝缘栅双极晶体管及其制备方法
CN103681866A (zh) 场效应半导体器件及其制造方法
CN109166917B (zh) 一种平面型绝缘栅双极晶体管及其制备方法
CN110943124A (zh) Igbt芯片及其制造方法
US11967631B1 (en) Power semiconductor device and manufacturing method thereof
CN107910268B (zh) 功率半导体器件及其制造方法
EP4336561A1 (en) Insulated gate bipolar transistor with super junction structure, and preparation method therefor
CN110504313B (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
US8324062B2 (en) Method for manufacturing a power semiconductor device
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN116417507B (zh) 一种集成肖特基接触的igbt器件结构及其制备方法
CN107634094B (zh) 一种绝缘栅双极性晶体管结构及其制造方法
CN111370464A (zh) 沟槽栅功率器件及其制造方法
CN116153989A (zh) Iegt结构及其制作方法
CN101512738B (zh) 半导体器件和形成半导体器件的方法
CN113725282A (zh) 一种超结rb-igbt器件结构及其制造方法
CN113964197A (zh) 一种低泄漏电流的igbt器件及其制备方法
CN112366227A (zh) 一种绝缘栅双极晶体管及其制备方法
CN215183978U (zh) 一种功率开关器件结构
CN115714138B (zh) Igbt器件及其制备方法
CN218769542U (zh) 半导体器件
CN116190420B (zh) 一种快恢复二极管结构及其制备方法
JPH10335630A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant