CN116386703B - 多级nand闪存存储器的优化方法、装置、设备及介质 - Google Patents
多级nand闪存存储器的优化方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN116386703B CN116386703B CN202310247185.5A CN202310247185A CN116386703B CN 116386703 B CN116386703 B CN 116386703B CN 202310247185 A CN202310247185 A CN 202310247185A CN 116386703 B CN116386703 B CN 116386703B
- Authority
- CN
- China
- Prior art keywords
- value
- voltage
- preset
- calculating
- weight coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 94
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000005457 optimization Methods 0.000 title claims abstract description 40
- 238000004364 calculation method Methods 0.000 claims abstract description 58
- 238000012795 verification Methods 0.000 claims abstract description 58
- 238000012360 testing method Methods 0.000 claims abstract description 30
- 210000000352 storage cell Anatomy 0.000 claims abstract description 7
- 210000004027 cell Anatomy 0.000 claims description 23
- 238000004590 computer program Methods 0.000 claims description 8
- 238000005299 abrasion Methods 0.000 claims description 7
- 238000013178 mathematical model Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 8
- 238000004422 calculation algorithm Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000005236 sound signal Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- KLDZYURQCUYZBL-UHFFFAOYSA-N 2-[3-[(2-hydroxyphenyl)methylideneamino]propyliminomethyl]phenol Chemical compound OC1=CC=CC=C1C=NCCCN=CC1=CC=CC=C1O KLDZYURQCUYZBL-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 201000001098 delayed sleep phase syndrome Diseases 0.000 description 1
- 208000033921 delayed sleep phase type circadian rhythm sleep disease Diseases 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/12—Programming voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明提供了一种多级NAND闪存存储器的优化方法、装置、设备及介质，涉及闪存存储器领域，包括：获取当前擦除次数值和每个存储胞元中的页数；根据页数，计算得到初始权重系数；根据初始权重系数和第一预设公式，计算得到验证电压值；根据当前擦除次数值与预设擦除次数基数值进行计算，得到判断值；当判断值等于预设标准值时，根据预设测试数据的电压信息，计算得到电压偏移量均值；对初始权重系数进行优化计算，得到优化权重系数；根据优化权重系数和第一预设公式，计算得到验证电压优化值。本方法一方面建立了验证电压与原始用户信息之间的关系，另一方面根据闪存磨损程度，能够自适应地优化验证电压。
Description
技术领域
本发明涉及闪存存储器领域，具体而言，涉及一种多级NAND闪存存储器的优化方法、装置、设备及介质。
背景技术
在现有NAND闪存存储器中，通常会在出厂时将步进脉冲编程过所需要的验证电压固定，该验证电压对闪存胞元中阈值电压分布有着直接的影响。在现有方案中验证电压与存储信息之间不存在逻辑关系，是一种没有理论依据的选择；此外，现有方案中的验证电压在NAND闪存存储器使用的整个过程中始终固定，不具备根据闪存磨损程度而自适应调整验证电压的功能。因此，亟需一种多级NAND闪存存储器的优化方法，一方面需建立验证电压与用户信息之间的关系，另一方面需根据闪存磨损程度，自适应地优化验证电压，以达到最优的存储效率。
发明内容
本发明的目的在于提供一种多级NAND闪存存储器的优化方法、装置、设备及介质，以改善上述问题。为了实现上述目的，本发明采取的技术方案如下：
第一方面，本申请提供了一种多级NAND闪存存储器的优化方法，包括：
获取当前擦除次数值和每个存储胞元中的页数；
根据所述页数，计算得到初始权重系数；
根据所述初始权重系数和第一预设公式，计算得到验证电压值，所述验证电压值用于对用户数据进行存储；
根据所述当前擦除次数值与预设擦除次数基数值进行计算，得到判断值；
根据所述判断值与预设标准值进行比对：当所述判断值等于所述预设标准值时，根据预设测试数据的电压信息，计算得到电压偏移量均值，所述电压偏移量均值用于与预设电压偏移量进行信道磨损程度判定；
当所述电压偏移量均值大于预设电压偏移量时，对所述初始权重系数进行优化计算，得到优化权重系数；
根据所述优化权重系数和所述第一预设公式，计算得到验证电压优化值，所述验证电压优化值用于对用户数据进行优化存储。
第二方面，本申请还提供了一种多级NAND闪存存储器的优化装置，包括：
获取模块，用于获取当前擦除次数值和每个存储胞元中的页数；
第一计算模块，用于根据所述页数，计算得到初始权重系数；
第二计算模块，用于根据所述初始权重系数和第一预设公式，计算得到验证电压值，所述验证电压值用于对用户数据进行存储；
第三计算模块，用于根据所述当前擦除次数值与预设擦除次数基数值进行计算，得到判断值；
第四计算模块，用于根据所述判断值与预设标准值进行比对：当所述判断值等于所述预设标准值时，根据预设测试数据的电压信息，计算得到电压偏移量均值，所述电压偏移量均值用于与预设电压偏移量进行信道磨损程度判定；
第五计算模块，用于当所述电压偏移量均值大于预设电压偏移量时，对所述初始权重系数进行优化计算，得到优化权重系数；
第六计算模块，用于根据所述优化权重系数和所述第一预设公式，计算得到验证电压优化值，所述验证电压优化值用于对用户数据进行优化存储。
第三方面，本申请还提供了一种多级NAND闪存存储器的优化设备，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时，实现所述多级NAND闪存存储器的优化方法的步骤。
第四方面，本申请还提供了一种介质，所述介质上存储有计算机程序，所述计算机程序被处理器执行时，实现上述基于多级NAND闪存存储器的优化方法的步骤。
本发明的有益效果为：
本发明采用非正交多用户中星座图的设计思想，根据叠加调制的方法构建NAND闪存的验证电压与原始信息的线性映射关系，通过数值优化算法，找到使得信道输入输出互信息最大化的权重系数，从根本上有效地提升了存储容量；本方法在使用过程中，可根据信道磨损程度，对闪存的验证电压进行自适应地调整，使得在闪存的整个生命周期内始终保持高水平的存储容量。本方法通用性好，实现过程不涉及硬件电路的改变，因此可用于现有任意多级NAND闪存存储器。
本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例中所述的多级NAND闪存存储器的优化方法流程示意图；
图2为本发明实施例中所述的多级NAND闪存存储器的优化装置结构示意图；
图3为本发明实施例中所述第五计算模块的结构示意图；
图4为本发明实施例中所述的多级NAND闪存存储器的优化设备结构示意图；
图中标记：
901、获取模块；902、第一计算模块；903、第二计算模块；9031、第一获取单元；9032、第一计算单元；9033、第二计算单元；904、第三计算模块；905、第四计算模块；9051、第二获取单元；9052、收集单元；9053、第三计算单元；906、第五计算模块；9061、第三获取单元；9062、第四计算单元；90621、第一计算子单元；90622、第二计算子单元；90623、第三计算子单元；9063、第五计算单元；90631、第四计算子单元；90632、第五计算子单元；907、第六计算模块；800、多级NAND闪存存储器的优化设备；801、处理器；802、存储器；803、多媒体组件；804、I/O接口；805、通信组件。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
实施例1：
本实施例提供了一种多级NAND闪存存储器的优化方法。
参见图1，图中示出了本方法包括步骤S1至S7，具体有：
S1:获取当前擦除次数值和每个存储胞元中的页数；
S2:根据所述页数，计算得到初始权重系数；
在NAND闪存存储器使用初期，本方法采用结构简单的PAM星座点的取值。在PAM中，初始权重系数只与每个存储胞元中的页数有关，其中第i页的权重系数为2i-1，其中
则根据存储胞元中的页数，依次计算得到初始权重系数α＝(1，2，…，2i-1)，其中N表示存储胞元中的页数。
S3:根据所述初始权重系数和第一预设公式，计算得到验证电压值，所述验证电压值用于对用户数据进行存储；
所述第一预设公式为：
上式中，Vverify表示验证电压值，N表示存储胞元中的页数，i表示第i页，αi为第i页的初始权重系数，Xi为多比特NAND闪存中待存储的数字比特序列，X′i为Xi所对应的符号序列，其中X′i∈{-1，+1}。
举例说明：当存储胞元中的页数为2时，Vverify＝X′1+2X′2，Vverify的取值有{-3，-1，+1，+3}，初始权重系数α＝(1，2)。
步骤S3包括S31-S33，具体有：
S31:获取在NAND闪存中的待存储的数字比特序列；
S32:根据所述待存储的数字比特序列，确定得到第一预设公式中的待存储数据的符号序列；
在本领域中，根据二进制相移键控方式，将数字比特序列确定得到第一预设公式中的待存储数据的符号序列。
S33:根据所述待存储数据的符号序列和所述初始权重系数计算得到验证电压值，所述验证电压值用于对用户数据进行存储。
S4:根据所述当前擦除次数值与预设擦除次数基数值进行计算，得到判断值；
在步骤S4中，具体计算公式有：
A＝PE％PEbase；
上式中，A表示判断值，PE表示当前擦除次数值，PEbase表示预设擦除次数基数值，％表示取余符号。
在本发明中，预设标准值为0。
S5:根据所述判断值与预设标准值进行比对：当所述判断值等于所述预设标准值时，根据预设测试数据的电压信息，计算得到电压偏移量均值，所述电压偏移量均值用于与预设电压偏移量进行信道磨损程度判定；
步骤S5包括S51-S53，具体有：
S51:获取预设测试数据中的胞元总数；
S52:根据所述胞元总数，分别收集第二预设公式中每个胞元所输入数据的验证电压和每个胞元所读取的实际电压；
所述第二预设公式为：
上式中，表示电压偏移量均值，其含义为所有胞元的偏移量均值，M表示胞元总数，j表示第j个胞元，且/> 表示第j个胞元所输入数据的验证电压，/>表示第j个胞元所读取的实际电压。
S53:根据每个所述胞元所输入数据的验证电压和所读取的实际电压，计算得到电压偏移量均值。
当所述判断值不等于所述预设标准值时，则继续使用当前初始权重系数所计算的验证电压值对用户数据进行存储。
S6:当所述电压偏移量均值大于预设电压偏移量时，对所述初始权重系数进行优化计算，得到优化权重系数；
步骤S6包括S61-S63，具体有：
S61:获取存储预设测试数据时的输入电压和在预设时间内对NAND闪存中的预设测试数据进行读取的输出电压；
S62:根据所述输入电压和所述输出电压，计算得到输入电压与输出电压的互信息值；
步骤S62包括S621-S623，具体有：
S621:根据所述输入电压和预设第三公式，计算得到测试数据所输入电压对应的熵值；
所述预设第三公式为：
上式中，H(X)表示随机变量为X的熵，p(xk)表示随机变量X＝xk的概率，表示随机变量X的所有取值，xk表示随机变量X的具体取值。
当随机变量X为输入电压时，则熵值的计算公式为：
上式中，H(V′verify)表示测试数据所输入电压对应的熵值，表示输入电压为V′verify的概率，/>为V′verify的所有可能取值的集合，/>表示输入电压的具体取值。
S622:根据所述输入电压、输出电压和预设第四公式，计算得到测试数据在已知输出电压的条件下输入电压的条件熵值；
所述预设第四公式为：
上式中，H(X|Y)表示在已知随机变量Y下X的条件熵；p(yj)表示随机变量Y＝yi的概率；p(xi|yj)表示当Y＝yi时，X＝xi的概率；和/>分别表示随机变量X和Y的所有取值,xi和yi分别表示随机变量X和Y的具体取值。
当随机变量X为输入电压，Y为输出电压时，则条件熵值的计算公式为：
上式中，H(V′verify|V′f)表示测试数据在已知输出电压的条件下，输入电压所对应的条件熵值；表示当输出电压为/>时，输入电压为/>时的条件概率，/>为V′verify的所有可能取值的集合，/>表示输入电压的具体取值，为V′f的所有可能取值的集合，Vf′(j)表示输出电压的具体取值。
S623:根据所述熵值和所述条件熵值，计算得到输入电压与输出电压的互信息值。
所述互信息值的计算公式为：
I(V′verify；V′f)＝H(V′verify)-H(V′verify|V′f)；
上式中，I(V′verify；V′f)表示输入电压与输出电压的互信息值，H(V′verify)表示熵值，H(V′verify|V′f)表示条件熵值。
S63:根据所述互信息值，对所述初始权重系数进行优化计算，得到优化权重系数。
步骤S63包括S631-S632，具体有：
S631:通过数值优化算法构建优化数学模型，所述优化数学模型为利用预设测试数据的输出电压和互信息值寻优初始权重系数的数学模型；
数值优化算法可采用遗传算法、梯度下降算法等。
S632:根据所述优化数学模型得到优化权重系数；其中，所述优化权重系数为输入电压与输出电压的互信息值最大时所对应的初始权重系数。
所述优化数学模型为：
α′＝arg maxI(V′verify(X′，α)；V′f)
上式中，X′表示预设测试数据，当通过数值优化算法改变不同的初始权重系数α后得到：I(V′verify(X′，α)；V′f)；之后通过数学关系arg maxI(V′verify(X′，α)；V′f)进行寻优，得到优化权重系数α′。
当所述电压偏移量均值小于或等于预设电压偏移量时，则继续使用当前初始权重系数所计算的验证电压值对用户数据进行存储。
S7:根据所述优化权重系数和所述第一预设公式，计算得到验证电压优化值，所述验证电压优化值用于对用户数据进行优化存储。
在步骤S7中，将所述优化权重系数代入所述第一预设公式中，并替换初始权重系数，从而计算得到验证电压优化值。本方法能够不断优化验证电压值，以实现自适应的优化存储效率。
在本方法中，由于验证电压与原始存储信息之间存在一定关系，可通过非正交多用户中的多阶段译码方案进行数据的恢复，进而提高存储效率。
实施例2：
如图2所示，本实施例提供了一种多级NAND闪存存储器的优化装置，所述装置包括：
获取模块901，用于获取当前擦除次数值和每个存储胞元中的页数；
第一计算模块902，用于根据所述页数，计算得到初始权重系数；
第二计算模块903，用于根据所述初始权重系数和第一预设公式，计算得到验证电压值，所述验证电压值用于对用户数据进行存储；
在本发明所公开的一种实施方式中，所述第二计算模块903包括：第一获取单元9031、第一计算单元9032和第二计算单元9033，具体有：
第一获取单元9031，用于获取在NAND闪存中的待存储的数字比特序列；
第一计算单元9032，用于根据所述待存储的数字比特序列，确定得到第一预设公式中的待存储数据的符号序列；
第二计算单元9033，用于根据所述待存储数据的符号序列和所述初始权重系数计算得到验证电压值，所述验证电压值用于对用户数据进行存储。
第三计算模块904，用于根据所述当前擦除次数值与预设擦除次数基数值进行计算，得到判断值；
第四计算模块905，用于根据所述判断值与预设标准值进行比对：当所述判断值等于所述预设标准值时，根据预设测试数据的电压信息，计算得到电压偏移量均值，所述电压偏移量均值用于与预设电压偏移量进行信道磨损程度判定；
在本发明所公开的一种实施方式中，所述第四计算模块905包括：第二获取单元9051、收集单元9052和第三计算单元9053，具体有：
第二获取单元9051，用于获取预设测试数据中的胞元总数；
收集单元9052，用于根据所述胞元总数，分别收集第二预设公式中每个胞元所输入数据的验证电压和每个胞元所读取的实际电压；
第三计算单元9053，用于根据每个所述胞元所输入数据的验证电压和所读取的实际电压，计算得到电压偏移量均值。
第五计算模块906，用于当所述电压偏移量均值大于预设电压偏移量时，对所述初始权重系数进行优化计算，得到优化权重系数；
如图3所示，在本发明所公开的一种实施方式中，所述第五计算模块906包括：第三获取单元9061、第四计算单元9062和第五计算单元9063，具体有：
第三获取单元9061，用于获取存储预设测试数据时的输入电压和在预设时间内对NAND闪存中的预设测试数据进行读取的输出电压；
第四计算单元9062，用于根据所述输入电压和所述输出电压，计算得到输入电压与输出电压的互信息值；
在本发明所公开的一种实施方式中，所述第四计算单元9062包括：第一计算子单元90621、第二计算子单元90622和第三计算子单元90623，具体有：
第一计算子单元90621，用于根据所述输入电压和预设第三公式，计算得到测试数据所输入电压对应的熵值；
第二计算子单元90622，用于根据所述输入电压、输出电压和预设第四公式，计算得到测试数据在已知输出电压的条件下输入电压的条件熵值；
第三计算子单元90623，用于根据所述熵值和所述条件熵值，计算得到输入电压与输出电压的互信息值。
第五计算单元9063，用于根据所述互信息值，对所述初始权重系数进行优化计算，得到优化权重系数。
在本发明所公开的一种实施方式中，所述第五计算单元9063包括：第四计算子单元90631和第五计算子单元90632，具体有：
第四计算子单元90631，用于通过数值优化算法构建优化数学模型，所述优化数学模型为利用预设测试数据的输出电压和互信息值寻优初始权重系数的数学模型；
第五计算子单元90632，用于根据所述优化数学模型得到优化权重系数；其中，所述优化权重系数为输入电压与输出电压的互信息值最大时所对应的初始权重系数。
第六计算模块907，用于根据所述优化权重系数和所述第一预设公式，计算得到验证电压优化值，所述验证电压优化值用于对用户数据进行优化存储。
需要说明的是，关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
实施例3：
相应于上面的方法实施例，本实施例中还提供了一种多级NAND闪存存储器的优化设备，下文描述的一种多级NAND闪存存储器的优化设备与上文描述的一种多级NAND闪存存储器的优化方法可相互对应参照。
图4是根据示例性实施例示出的一种多级NAND闪存存储器的优化设备800的框图。如图4所示，该多级NAND闪存存储器的优化设备800可以包括：处理器801，存储器802。该多级NAND闪存存储器的优化设备800还可以包括多媒体组件803，I/O接口804，以及通信组件805中的一者或多者。
其中，处理器801用于控制该多级NAND闪存存储器的优化设备800的整体操作，以完成上述的多级NAND闪存存储器的优化方法中的全部或部分步骤。存储器802用于存储各种类型的数据以支持在该多级NAND闪存存储器的优化设备800的操作，这些数据例如可以包括用于在该多级NAND闪存存储器的优化设备800上操作的任何应用程序或方法的指令，以及应用程序相关的数据，例如联系人数据、收发的消息、图片、音频、视频等等。该存储器802可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，例如静态随机存取存储器(Static Random Access Memory，简称SRAM)，电可擦除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，简称EEPROM)，可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，简称EPROM)，可编程只读存储器(Programmable Read-Only Memory，简称PROM)，只读存储器(Read-Only Memory，简称ROM)，磁存储器，快闪存储器，磁盘或光盘。多媒体组件803可以包括屏幕和音频组件。其中屏幕例如可以是触摸屏，音频组件用于输出和/或输入音频信号。例如，音频组件可以包括一个麦克风，麦克风用于接收外部音频信号。所接收的音频信号可以被进一步存储在存储器802或通过通信组件805发送。音频组件还包括至少一个扬声器，用于输出音频信号。I/O接口804为处理器801和其他接口模块之间提供接口，上述其他接口模块可以是键盘，鼠标，按钮等。这些按钮可以是虚拟按钮或者实体按钮。通信组件805用于该多级NAND闪存存储器的优化设备800与其他设备之间进行有线或无线通信。无线通信，例如Wi-Fi，蓝牙，近场通信(Near FieldCommunication，简称NFC)，2G、3G或4G，或它们中的一种或几种的组合，因此相应的该通信组件805可以包括：Wi-Fi模块，蓝牙模块，NFC模块。
在一示例性实施例中，多级NAND闪存存储器的优化设备800可以被一个或多个应用专用集成电路(Appl ication Specific Integrated Circuit，简称ASIC)、数字信号处理器(DigitalSignal Processor，简称DSP)、数字信号处理设备(Digital SignalProcessing Device，简称DSPD)、可编程逻辑器件(Programmable Logic Device，简称PLD)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述的多级NAND闪存存储器的优化方法。
在另一示例性实施例中，还提供了一种包括程序指令的计算机可读存储介质，该程序指令被处理器执行时实现上述的多级NAND闪存存储器的优化方法的步骤。例如，该计算机可读存储介质可以为上述包括程序指令的存储器802，上述程序指令可由多级NAND闪存存储器的优化设备800的处理器801执行以完成上述的多级NAND闪存存储器的优化方法。
实施例4：
相应于上面的方法实施例，本实施例中还提供了一种介质，下文描述的一种介质与上文描述的一种多级NAND闪存存储器的优化方法可相互对应参照。
一种介质，所述介质上存储有计算机程序，计算机程序被处理器执行时实现上述方法实施例的多级NAND闪存存储器的优化方法的步骤。
该介质具体可以为U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可存储程序代码的可读存储介质。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.多级NAND闪存存储器的优化方法，其特征在于，包括：
获取当前擦除次数值和每个存储胞元中的页数；
根据所述页数，计算得到初始权重系数；
根据所述初始权重系数和第一预设公式，计算得到验证电压值，所述验证电压值用于对用户数据进行存储；其中所述第一预设公式为：
上式中，Vverify表示验证电压值，N表示存储胞元中的页数，i表示第i页，αi为第i页的初始权重系数，Xi为多比特NAND闪存中待存储的数字比特序列，X′i为Xi所对应的符号序列，其中X′i∈{-1，+1}；
根据所述当前擦除次数值与预设擦除次数基数值进行计算，得到判断值；在本步骤中，判断值的计算公式为：
A＝PE％PEbase；
上式中，A表示判断值，PE表示当前擦除次数值，PEbase表示预设擦除次数基数值，％表示取余符号；
根据所述判断值与预设标准值进行比对：当所述判断值等于所述预设标准值时，根据预设测试数据的电压信息，计算得到电压偏移量均值，所述电压偏移量均值用于与预设电压偏移量进行信道磨损程度判定；在本步骤中，预设标准值为0；
当所述电压偏移量均值大于预设电压偏移量时，对所述初始权重系数进行优化计算，得到优化权重系数；
根据所述优化权重系数和所述第一预设公式，计算得到验证电压优化值，所述验证电压优化值用于对用户数据进行优化存储。
2.根据权利要求1所述的多级NAND闪存存储器的优化方法，其特征在于，当所述电压偏移量均值大于预设电压偏移量时，对所述初始权重系数进行优化计算，得到优化权重系数，包括：
获取存储预设测试数据时的输入电压和在预设时间内对NAND闪存中的预设测试数据进行读取的输出电压；
根据所述输入电压和所述输出电压，计算得到输入电压与输出电压的互信息值；其中，所述互信息值的计算公式为：
I(V′verify；V′f)＝H(V′verify)-H(V′verify|V′f)；
上式中，I(V′verify；V′f)表示输入电压与输出电压的互信息值，H(V′verify)表示熵值，H(V′verify|V′f)表示条件熵值；
根据所述互信息值，对所述初始权重系数进行优化计算，得到优化权重系数。
3.根据权利要求2所述的多级NAND闪存存储器的优化方法，其特征在于，根据所述输入电压和所述输出电压，计算得到输入电压与输出电压的互信息值，包括：
根据所述输入电压和预设第三公式，计算得到测试数据所输入电压对应的熵值；
根据所述输入电压、输出电压和预设第四公式，计算得到测试数据在已知输出电压的条件下输入电压的条件熵值；
根据所述熵值和所述条件熵值，计算得到输入电压与输出电压的互信息值。
4.根据权利要求1所述的多级NAND闪存存储器的优化方法，其特征在于，根据所述初始权重系数和第一预设公式，计算得到验证电压值，所述验证电压值用于对用户数据进行存储，包括：
获取在NAND闪存中的待存储的数字比特序列；
根据所述待存储的数字比特序列，确定得到第一预设公式中的待存储数据的符号序列；
根据所述待存储数据的符号序列和所述初始权重系数计算得到验证电压值，所述验证电压值用于对用户数据进行存储。
5.一种多级NAND闪存存储器的优化装置，其特征在于，包括：
获取模块，用于获取当前擦除次数值和每个存储胞元中的页数；
第一计算模块，用于根据所述页数，计算得到初始权重系数；
第二计算模块，用于根据所述初始权重系数和第一预设公式，计算得到验证电压值，所述验证电压值用于对用户数据进行存储；其中所述第一预设公式为：
上式中，Vverify表示验证电压值，N表示存储胞元中的页数，i表示第i页，αi为第i页的初始权重系数，Xi为多比特NAND闪存中待存储的数字比特序列，X′i为Xi所对应的符号序列，其中X′i∈{-1，+1}；
第三计算模块，用于根据所述当前擦除次数值与预设擦除次数基数值进行计算，得到判断值；在本步骤中，判断值的计算公式为：
A＝PE％PEbase；
上式中，A表示判断值，PE表示当前擦除次数值，PEbase表示预设擦除次数基数值，％表示取余符号；
第四计算模块，用于根据所述判断值与预设标准值进行比对：当所述判断值等于所述预设标准值时，根据预设测试数据的电压信息，计算得到电压偏移量均值，所述电压偏移量均值用于与预设电压偏移量进行信道磨损程度判定；在本步骤中，预设标准值为0；
第五计算模块，用于当所述电压偏移量均值大于预设电压偏移量时，对所述初始权重系数进行优化计算，得到优化权重系数；
第六计算模块，用于根据所述优化权重系数和所述第一预设公式，计算得到验证电压优化值，所述验证电压优化值用于对用户数据进行优化存储。
6.根据权利要求5所述的多级NAND闪存存储器的优化装置，其特征在于，所述第五计算模块包括：
第三获取单元，用于获取存储预设测试数据时的输入电压和在预设时间内对NAND闪存中的预设测试数据进行读取的输出电压；
第四计算单元，用于根据所述输入电压和所述输出电压，计算得到输入电压与输出电压的互信息值；其中，所述互信息值的计算公式为：
I(V′verify；V′f)＝H(V′verify)-H(V′verify|V′f)；
上式中，I(V′verify；V′f)表示输入电压与输出电压的互信息值，H(V′verify)表示熵值，H(V′verify|V′f)表示条件熵值；
第五计算单元，用于根据所述互信息值，对所述初始权重系数进行优化计算，得到优化权重系数。
7.根据权利要求6所述的多级NAND闪存存储器的优化装置，其特征在于，所述第四计算单元包括：
第一计算子单元，用于根据所述输入电压和预设第三公式，计算得到测试数据所输入电压对应的熵值；
第二计算子单元，用于根据所述输入电压、输出电压和预设第四公式，计算得到测试数据在已知输出电压的条件下输入电压的条件熵值；
第三计算子单元，用于根据所述熵值和所述条件熵值，计算得到输入电压与输出电压的互信息值。
8.根据权利要求5所述的多级NAND闪存存储器的优化装置，其特征在于，所述第二计算模块包括：
第一获取单元，用于获取在NAND闪存中的待存储的数字比特序列；
第一计算单元，用于根据所述待存储的数字比特序列，确定得到第一预设公式中的待存储数据的符号序列；
第二计算单元，用于根据所述待存储数据的符号序列和所述初始权重系数计算得到验证电压值，所述验证电压值用于对用户数据进行存储。
9.一种多级NAND闪存存储器的优化设备，其特征在于，包括：
存储器，用于存储计算机程序；
处理器，用于执行所述计算机程序时，实现如权利要求1至4任一项所述多级NAND闪存存储器的优化方法的步骤。
10.一种介质，其特征在于：所述介质上存储有计算机程序，所述计算机程序被处理器执行时，实现如权利要求1至4任一项所述多级NAND闪存存储器的优化方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310247185.5A CN116386703B (zh) | 2023-03-15 | 2023-03-15 | 多级nand闪存存储器的优化方法、装置、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310247185.5A CN116386703B (zh) | 2023-03-15 | 2023-03-15 | 多级nand闪存存储器的优化方法、装置、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116386703A CN116386703A (zh) | 2023-07-04 |
| CN116386703B true CN116386703B (zh) | 2023-11-07 |
Family
ID=86963933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310247185.5A Active CN116386703B (zh) | 2023-03-15 | 2023-03-15 | 多级nand闪存存储器的优化方法、装置、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116386703B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109960468A (zh) * | 2019-01-29 | 2019-07-02 | 华中科技大学 | 一种具备验证功能的非易失性存储单元擦除方法及*** |
| WO2022213410A1 (zh) * | 2021-04-08 | 2022-10-13 | 置富科技（深圳）股份有限公司 | 一种闪存的有效性预测方法、装置及存储介质 |
-
2023
- 2023-03-15 CN CN202310247185.5A patent/CN116386703B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109960468A (zh) * | 2019-01-29 | 2019-07-02 | 华中科技大学 | 一种具备验证功能的非易失性存储单元擦除方法及*** |
| WO2022213410A1 (zh) * | 2021-04-08 | 2022-10-13 | 置富科技（深圳）股份有限公司 | 一种闪存的有效性预测方法、装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116386703A (zh) | 2023-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101981355B1 (ko) | 메모리 시스템들을 위한 소프트 정보 생성 | |
| CN109637576B (zh) | 一种基于支持向量回归的闪存寿命预测方法 | |
| US8972472B2 (en) | Apparatus and methods for hardware-efficient unbiased rounding | |
| JP5502064B2 (ja) | メモリ装置およびデータ判定方法 | |
| JP6250299B2 (ja) | 極符号化された符号語を不揮発性メモリ装置のマルチビットデータにマッピングするマッピングパターン選択方法 | |
| JP4551217B2 (ja) | データ格納システムにおけるシンボル頻度の同レベル化 | |
| US8429501B2 (en) | Memory storage device, memory controller thereof, and method thereof for generating log likelihood ratio | |
| US20090323419A1 (en) | Read-time wear-leveling method in storage system using flash memory device | |
| US10176041B2 (en) | Deterministic read retry method for soft LDPC decoding in flash memories | |
| CN112929033B (zh) | 基于深度学习的MLC型NAND闪存Polar-RNNA量化器的优化方法 | |
| US8345477B1 (en) | Non-volatile memory devices having uniform error distributions among pages | |
| CN108986867A (zh) | 半导体存储器***及其操作方法 | |
| KR20160024247A (ko) | 에러 정정 디코더를 포함하는 스토리지 장치 및 에러 정정 디코더의 동작 방법 | |
| CN109065092A (zh) | Nvm芯片的读阈值设置方法及其装置 | |
| TW201212029A (en) | Method for performing data shaping, and associated memory device and controller thereof | |
| US20220027721A1 (en) | Read threshold estimation systems and methods using deep learning | |
| CN116386703B (zh) | 多级nand闪存存储器的优化方法、装置、设备及介质 | |
| US9954559B2 (en) | Fixed point conversion of LLR values based on correlation | |
| US7672161B2 (en) | Adaptive detection of threshold levels in memory | |
| CN108257642B (zh) | 读阈值设置方法与装置 | |
| US11467938B2 (en) | Read retry threshold optimization systems and methods conditioned on previous reads | |
| KR20090059872A (ko) | 최상위 비트 프로그램 판정방법을 개선한 플래시 메모리장치 | |
| CN108628695A (zh) | 互信息计算方法与装置 | |
| CN111245441B (zh) | 纠错码的判决信息的产生方法和装置 | |
| KR101685354B1 (ko) | 모듈러 연산기와 이를 포함하는 장치들 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |