CN116386530A - 栅极驱动器电路、显示面板和包括其的显示设备 - Google Patents

栅极驱动器电路、显示面板和包括其的显示设备 Download PDF

Info

Publication number
CN116386530A
CN116386530A CN202211683016.8A CN202211683016A CN116386530A CN 116386530 A CN116386530 A CN 116386530A CN 202211683016 A CN202211683016 A CN 202211683016A CN 116386530 A CN116386530 A CN 116386530A
Authority
CN
China
Prior art keywords
node
gate
electrode
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211683016.8A
Other languages
English (en)
Inventor
安淳晟
吴忠玩
朴敏洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116386530A publication Critical patent/CN116386530A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开内容涉及显示面板、显示设备和栅极驱动器电路。根据本公开内容的一个实施例，显示面板包括栅极驱动器电路，其中当显示设备长时间以低速操作时，栅极驱动器电路(GIP)中的栅极移位寄存器的输入与输出之间的Q节点的电压不会上升，而是保持在特定电压以下的值。为此，电位保持装置连接至Q节点、Q2节点或栅极移位寄存器的输入单元与输出单元之间的弱节点。在用于显示的发光操作期间，电位保持装置将Q节点的电位保持在预定义水平以下的值。因此，防止了由于输出节点处的泄漏和噪声导致的对输出电压的损坏而引起的图像质量缺陷。

Description

栅极驱动器电路、显示面板和包括其的显示设备
背景
技术领域
本发明涉及栅极驱动器电路、显示面板以及包括栅极驱动器电路的显示设备，其中当显示面板发光进行显示时，用于将扫描信号施加至显示设备的显示面板的栅极驱动器电路的栅极移位寄存器中的Q节点的电压不上升，并且以稳定的方式保持。
背景技术
显示设备可以包括像素，每个像素具有发光元件和用于操作发光元件的像素电路。
例如，像素电路包括控制流过发光元件的驱动电流的驱动晶体管，以及基于栅极信号(扫描信号)来对驱动晶体管的栅极-源极电压进行控制(或编程)的至少一个开关晶体管。
可以基于从设置在显示面板的基板上的栅极驱动器电路(例如，GIP(面板内栅极)驱动器电路)输出的栅极信号来切换像素电路的开关晶体管。
在显示设备中，栅极驱动器电路包括多个级电路。每个级电路包括用于生成栅极信号(扫描信号)的多个移位寄存器。
发明内容
在诸如液晶显示器(LCD)或有机发光显示器(OLED)的显示设备中，使用输出Q节点结构的GIP电路通过传输晶体管在结构上控制Q节点的电压。
传输晶体管与输出端之间的连接点是Q节点，并且传输晶体管与输入端之间的连接点是Q2节点。低水平电压从输入端输入至Q2节点，并且然后通过Q节点传送至输出端。
然而，当显示面板长时间以低速操作时，Q节点的电压在跳帧期间上升，并且输出节点处的输出电压由于泄漏和噪声而被损坏，从而导致图像质量缺陷。
因此，为了解决上述问题，本公开内容的申请人发明了这样的栅极驱动器电路，其中栅极驱动器电路中的栅极移位寄存器的输入端与输出端之间的Q节点的电压不上升，而是保持在某个电压以下的值。
此外，本公开内容的申请人发明了这样的包括栅极驱动器电路的显示设备，其中电位保持装置连接至Q节点或Q2节点或者栅极移位寄存器的输入端与输出端之间的弱节点，并且电位保持装置在进行显示的发光操作期间将Q节点的电压保持在预定义水平以下的电压值，从而防止由于因输出节点处的泄漏和噪声导致的输出电压的损坏而产生的图像质量缺陷。
根据本公开内容的目的不限于上面提及的目的。根据本公开内容的未提及的其他目的和优点可以基于下面的描述来理解，并且可以根据根据本公开内容的实施方式来更清楚地理解。此外，将容易理解，可以使用权利要求中示出的手段及其组合来实现根据本公开内容的目的和优点。
可以提供根据本公开内容的实施方式的栅极驱动器电路。在栅极驱动器电路中，电位保持装置连接至每个栅极移位寄存器的输入单元与输出单元之间的Q节点，并且该电位保持装置基于驱动信号Vr来操作以将Q节点的电位保持在预定义水平以下的值。
此外，可以提供根据本公开内容的实施方式的显示设备。显示设备可以包括显示面板，该显示面板包括多个栅极线；栅极驱动器电路，其中电位保持装置连接至栅极移位寄存器的输入单元与输出单元之间的Q节点，并且电位保持装置基于驱动信号Vr进行操作，以将Q节点的电位保持在预定义水平以下的值；数据驱动器电路，其用于将数据信号施加至显示面板；以及定时控制器，其用于控制栅极驱动器电路和数据驱动器电路。
根据本公开内容的实施方式，在显示设备中，栅极驱动器电路被设置在显示面板的一侧，或者多个栅极驱动器电路被分别设置在显示面板的相对两侧，并且用于保持Q节点电压的电位保持装置被设置在栅极驱动器电路的移位寄存器的输入与移位寄存器的输出之间。
此外，根据本公开内容的实施方式，可以通过设置在移位寄存器的输入与输出之间的电位保持装置提供附加电荷，使得Q节点具有与逻辑电压的电压范围相比更宽的电压范围。
此外，根据本公开内容的实施方式，即使当可以长时间保持低速操作时，电位保持装置也可以将Q节点的电压保持在预定义水平以下的值。
此外，根据本公开内容的实施方式，电位保持装置可以连接至Q节点，从而将Q节点的电压保持在预定义水平以下的值，从而补偿泄漏放电并提高低速操作的可靠性。
此外，根据本公开内容的实施方式，当电位保持装置连接至QB节点时，可以进一步降低薄膜晶体管的栅极电压，从而实现高电压输出的鲁棒性。
此外，根据本公开内容的实施方式，电位保持装置连接至QB节点，从而在不额外增加TR大小的情况下增强用于高电压输出的驱动力。
此外，根据本公开内容的实施方式，可以通过电位保持装置将适当极性的电荷另外提供给已经长时间处于浮置状态的节点。
此外，根据本公开内容的实施方式，当显示面板长时间以低速操作时，Q节点的电压不会上升，并且在跳帧期间保持在预定义水平以下的值，从而防止由输出节点处的泄漏和噪声引起的对输出电压的损坏和图像质量缺陷。
此外，根据本公开内容的实施方式，栅极驱动器电路的每个移位寄存器具有电位保持装置，从而实现了提高的可靠性并因此实现了成本降低，并且实现了高电压输出的鲁棒性并增强了驱动力并因此减小了GIP面积。
根据本公开内容的一个实施例，一种用于显示面板的栅极驱动器电路，包括栅极移位寄存器；其中，栅极移位寄存器被配置成基于从显示面板的定时控制器提供的多个栅极控制信号将栅极信号提供给显示面板的多个栅极线；栅极移位寄存器包括以依赖方式彼此连接的多个级；多个级中的每一个包括：输入单元，输入单元连接至起始信号线和时钟信号线中的每一个；Q节点控制器，Q节点控制器通过Q2节点连接至输入单元；输出单元，输出单元通过Q节点连接至Q节点控制器；电位保持装置，电位保持装置连接至Q节点；以及QB节点控制器，QB节点控制器的一侧通过QB节点连接至输出单元，并且另一侧通过栅极关断信号线连接至输出单元，其中，电位保持装置被配置成基于驱动信号进行操作，以将Q节点的电位保持在预定义水平以下的值。
本公开内容的效果不限于上面提及的效果，并且本领域技术人员将根据下面的描述清楚地理解未提及的其他效果。
除了上述效果之外，下面将在描述用于实施本公开内容的具体细节的同时一起描述本公开内容的具体效果。
附图说明
图1是示出根据本公开内容的具有栅极移位寄存器的显示设备的整体配置的示意图。
图2是构成如图1所示的栅极驱动器电路的栅极移位寄存器的框图。
图3是根据本公开内容的第一实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
图4是根据本公开内容的第二实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
图5是根据本公开内容的第三实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
图6是根据本公开内容的第四实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
图7是根据本公开内容的第五实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
图8是根据本公开内容的第六实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
图9是根据本公开内容的第七实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
图10是根据本公开内容的第八实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
图11是示出根据本公开内容的实施方式的栅极驱动器电路的栅极移位寄存器中的输出节点和Q节点中的每一个的电压改变的曲线图。
图12是示出根据本公开内容的第九实施方式的用于提供负电荷的电位保持装置的各种结构的图。
图13是示出根据本公开内容的第十实施方式的用于提供正电荷的电位保持装置的各种结构的图。
具体实施方式
为了说明的简洁和清楚，图中的元件不一定按比例绘制。不同图中的相同附图标记表示相同或相似的元件，并且因此执行相似的功能。此外，为了简化描述，省略了公知的步骤和元件的描述和细节。此外，在本公开内容的以下详细描述中，阐述了许多具体细节以提供对本公开内容的透彻理解。然而，将理解，可以在没有这些具体细节的情况下实践本公开内容。在其他情况下，没有详细描述公知的方法、过程、部件和电路，以免不必要地模糊本公开内容的各方面。下面进一步示出和描述各种实施方式的示例。将理解，本文中的描述并不旨在将权利要求限制为所描述的特定实施方式。相反，旨在涵盖可能在由所附权利要求限定的本公开内容的精神和范围内的替选方案、修改和等同物。
在用于描述本公开内容的实施方式的图中公开的形状、大小、比例、角度、数目等是示例性的，并且本公开内容不限于此。相同的附图标记在本文中表示相同的元件。此外，为了简化描述，省略了公知的步骤和元件的描述和细节。此外，在本公开内容的以下详细描述中，阐述了许多具体细节以提供对本公开内容的透彻理解。然而，将理解，可以在没有这些具体细节的情况下实践本公开内容。在其他情况下，没有详细描述公知的方法、过程、部件和电路，以免不必要地模糊本公开内容的各方面。
本文中使用的术语仅用于描述特定实施方式的目的，而并不旨在限制本公开内容。如本文中所使用的，除非上下文另有明确指示，否则单数可以构成“一”和“一个”旨在也包括复数可以构成“一”和“一个”。还将理解，当在本说明书中使用时，术语“包括”、“包含”、“具有”和“包括……在内”指定所述的特征、整数、操作、元件和/或部件的存在，但是不排除一个或更多个其他特征、整数、操作、元件、部件和/或其部分的存在或添加。如本文中所使用的，术语“和/或”包括关联的所列项中的一个或更多个的任何和所有组合。诸如“至少之一”的表达在元件的列表之前时可以修饰元件的整个列表而可以不修饰该列表中的单个元件。当提到“C至D”时，这意指C包含在内至D包含在内，除非另有说明。
将理解，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应当受这些术语的限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，在不脱离本公开内容的精神和范围的情况下，下面描述的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分。
将理解，当元件或层被称为“连接至”或“耦接至”另一元件或层时，该元件或层可以直接在另一元件或层上、直接连接至或耦接至另一元件或层，或者可以存在一个或更多个中间元件或层。另外，还将理解，当元件或层被称为在两个元件或层“之间”时，该元件或层可以是两个元件或层之间的唯一元件或层，或者也可以存在一个或更多个中间元件或层。
除非另有定义，否则本文中使用的包括技术术语和科学术语的所有术语具有与本发明构思所属领域的普通技术人员通常理解的相同的含义。还将理解，术语——诸如在通常使用的词典中定义的那些术语——应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且将不会在理想化或过于正式的意义上被解释，除非本文中明确地如此定义。
本公开内容的各种实施方式的特征可以部分地或全部地彼此组合，并且可以在技术上彼此相关联或者彼此操作。实施方式可以彼此独立地实现，并且可以以关联关系一起实现。
在解释本公开内容中的数值时，即使没有其单独的明确描述，误差范围也可以是固有的。
在对信号流关系的描述中，例如，当信号从节点A发送至节点B时，该信号可以从节点A通过节点C发送至节点B，除非说明了信号是从节点A直接发送至节点B的指示。
根据本公开内容，形成在显示面板的基板上的子像素电路和栅极驱动器电路中的每一个可以实施为n型MOSFET结构的晶体管。然而，本公开内容不限于此。形成在显示面板的基板上的子像素电路和栅极驱动器电路中的每一个可以实施为p型MOSFET结构的晶体管。晶体管可以包括栅极、源极和漏极。在晶体管中，载流子可以从源极流向漏极。在n型晶体管中，载流子是电子，并且因此源极电压可以低于漏极电压，使得电子可以从源极流向漏极。在n型晶体管中，电子从源极流向漏极。电流方向是从漏极到源极的方向。在p型晶体管中，载流子是空穴。因此，源极电压可以高于漏极电压，使得空穴可以从源极流向漏极。在p型晶体管中，空穴从源极流向漏极。因此，电流的方向是从源极到漏极的方向。在MOSFET结构的晶体管中，源极和漏极可以不是固定的，而是可以基于施加的电压而改变。因此，在本发明内容中，源极和漏极中之一被称为第一源/漏电极，并且源极和漏极中的另一个被称为第二源/漏电极。
在下文中，将参照附图详细描述根据本公开内容的栅极驱动器电路和包括栅极驱动器电路的显示设备的优选示例。跨不同的图，相同的元件可以具有相同的附图标记。此外，为了便于描述，附图中示出的部件的比例中的每一个都与实际比例不同。因此，部件的比例中的每一个不限于图中示出的比例。
在下文中，将描述根据本公开内容的实施方式的栅极驱动器电路和包括栅极驱动器电路的显示设备。
图1是示意性地示出本公开内容的具有栅极移位寄存器的显示设备的整体配置的配置图，以及图2是构成如图1所示的栅极驱动器电路的栅极移位寄存器的配置图。
参照图1，根据本公开内容的实施方式的显示设备100可以包括显示面板120、栅极驱动器电路140、数据驱动器电路160和定时控制器180。
显示面板120可以包括通过有机发光二极管(OLED)元件发光以显示图像的OLED面板或通过液晶(LCD)元件显示图像的液晶面板。
在显示面板120中，多个栅极线GL和多个数据线DL可以以矩阵形式交叉，并且可以布置在由玻璃制成的基板上，并且可以将多个像素P中的每一个限定在多个栅极线GL与多个数据线DL之间的交叉点中的每一个处。
每个像素P响应于从栅极线GL提供的扫描信号，基于从数据线DL提供的图像信号(数据电压)来显示图像。
每个像素可以包括薄膜晶体管TFT和存储电容器Cst。所有像素可以构成单个显示区域A/A。没有限定像素的区域可以是非显示区域N/A。
显示面板120可以包括分别限定在栅极线GL与数据线DL之间的交叉点处的多个像素P。根据一个示例的多个像素P中的每一个可以是红色像素、绿色像素或蓝色像素。在这种情况下，彼此相邻的红色像素、绿色像素和蓝色像素可以构成一个单位像素。根据另一示例，多个像素P中的每一个可以是红色像素、绿色像素、蓝色像素或白色像素。在这种情况下，彼此相邻的红色像素、绿色像素、蓝色像素和白色像素可以构成用于显示单个彩色图像的单个单位像素。
此外，显示面板120可以包括显示区域A/A、非显示区域N/A和弯曲区域。
显示区域A/A可以包括多个栅极线GL、多个数据线DL、多个参考线(未示出)和多个像素P。
显示面板120的显示模式可以在多个水平线上顺序地显示其间具有预定时间差的输入图像和黑图像。根据一个示例的显示模式可以包括：用于显示输入图像的图像显示时段(或发光显示时段)；以及用于显示黑图像的黑色显示时段(或脉冲非发光时段)。
显示面板120的感测模式(或实时感测模式)可以在一帧内的图像显示时段之后感测在多个水平线中的单个水平线中布置的像素P中的每一个的操作特性。
然后，感测模式可以基于感测的值来更新用于补偿对应的像素P的操作特性的变化的基于像素的补偿值。
根据一个示例的感测模式可以在每帧的垂直空白时段内根据不规则序列感测布置在多个水平线中的单个水平线中的像素P中的每一个的操作特性。根据显示模式发光的像素P在感测模式中不发光。因此，当在感测模式中顺序地感测水平线时，由于其不发光，在被感测的水平线中可能发生线暗淡。相反，当在感测模式中以不规则或随机序列感测水平线时，由于视觉扩散效应，可以最小化或防止线暗淡。
栅极驱动器电路140可以实现为例如GIP(面板内栅极型)栅极驱动器。栅极驱动器电路140可以被设置在显示面板120的非显示区域中。
栅极驱动器电路140包括栅极移位寄存器，该栅极移位寄存器基于从定时控制器180提供的多个栅极控制信号GCS将扫描信号(栅极信号)提供给多个栅极线GL。
多个栅极控制信号GCS包括具有不同相位的多个时钟信号CLK1至CLK4以及指示栅极驱动器电路140的操作的起始的栅极起始信号VST。稍后将参照图2详细描述栅极移位寄存器。
数据驱动器电路160使用参考伽马电压将从定时控制器180输入的数字图像数据RGB转换成数据电压，并且将转换的数据电压提供给多个数据线DL。该数据驱动器电路160基于从定时控制器180提供的多个数据控制信号DCS来进行控制。
即，数据驱动器电路160可以基于参考电压Vref，选择性地将响应于从定时控制器180输入的数据控制信号DCS而输入其中的数字形式的调制图像数据RGBv转换成模拟形式的数据电压VDATA，并且可以将转换的数据电压提供给多个数据线DL。数据电压VDATA可以在一个水平线的基础上锁存，并且可以在一个水平时段1H期间通过所有数据线DL同时输入至显示面板120。
定时控制器180可以接收从外部***发送的图像信号RGB，以及诸如时钟信号CLK、水平同步信号Hsync、垂直同步信号Vsync和数据使能信号DE的定时信号，并且可以基于接收的信号来生成用于控制数据驱动器电路160和栅极驱动器电路140的控制信号。
在这点上，水平同步信号Hsync是指表示显示画面的一个水平线所花费的时间的信号，并且垂直同步信号Vsync是指表示显示一帧的画面所花费的时间的信号。此外，数据使能信号DE是指指示将数据电压提供给显示面板120中限定的像素P的时段的信号。
此外，定时控制器180可以与输入定时信号同步地生成用于控制栅极驱动器电路140的栅极控制信号GCS以及用于控制数据驱动器电路160的数据控制信号DCS。
另外，定时控制器180可以生成确定栅极驱动器电路140的每一级的操作定时的多个时钟信号CLK1至CLK4，并且可以将多个时钟信号CLK1至CLK4提供给栅极驱动器电路140。在这点上，第一时钟信号CLK1至第四时钟信号CLK4中的每一个均具有持续两个水平时段(2H)的高时段。第一时钟信号CLK1至第四时钟信号CLK4中的临时相邻的时钟信号可以彼此交叠一个水平时段(1H)。
此外，定时控制器180可以将接收的图像数据RGB DATA对准和调制成数据驱动器电路160可以处理的形式并且输出调制的数据。在这点上，对准的图像数据RGBv可以具有应用了用于图像质量改进的颜色坐标校正算法的形式。
栅极驱动器电路140可以将扫描信号提供给栅极线GL中的每一个。
栅极驱动器电路140可以包括分别设置在显示面板120的左侧和右侧的第一栅极驱动器和第二栅极驱动器。
栅极驱动器电路140可以包括两个栅极驱动器，即，可以分别设置在显示面板120的两个相对侧并且在非显示区域N/A中的第一栅极驱动器和第二栅极驱动器。
在一个示例中，第一栅极驱动器可以被设置在显示面板120的一侧(左侧)，并且第二栅极驱动器可以被设置在显示面板120的相对侧(右侧)。
在这点上，在栅极驱动器电路140中，第一栅极驱动器的奇数输出线可以连接至第二栅极驱动器140b的偶数输出线，而第一栅极驱动器的偶数输出线可以连接至第二栅极驱动器的奇数输出线。
第一栅极驱动器和第二栅极驱动器中的每一个可以包括至少一级、优选地多个级，每一级包括移位寄存器。在显示面板120的基板的制造过程中，栅极驱动器电路140可以以薄膜图案的形式和面板内栅极(GIP)方式嵌入在非显示区域中。
栅极驱动器电路140可以响应于从定时控制器180输入的栅极控制信号GCS，通过形成在显示面板120上的多个栅极线GL每两个水平时段(2H)交替地输出栅极高电压VGH。在这点上，栅极高电压VGH的输出可以保持两个水平时段(2H)。临时相邻的栅极高电压VGH可以彼此交叠一个水平时段(1H)。这是为了对栅极线GL进行预充电。因此，可以在施加数据电压时执行更稳定的像素充电。
为此，可以将各自具有两个水平时段(2H)的第一时钟信号CLK1和第三时钟信号CLK3施加至第一栅极驱动器，而可以将各自具有两个水平时段(2H)的具有2个的第二时钟信号CLK2和第四时钟信号CLK4施加至第二栅极驱动器。在这点上，第二时钟信号CLK2和第四时钟信号CLK4可以分别与第一时钟信号CLK1和第三时钟信号CLK3交叠一个水平时段(1H)。
在一个示例中，第一栅极驱动器可以将栅极高电压VGH输出至第n栅极线GLn。然后，在一个水平时段(1H)之后，第二栅极驱动器可以将栅极高电压VGH输出至第(n+1)栅极线GLn+1。
接下来，在一个水平时段(1H)之后，第一栅极驱动器可以将栅极高电压VGH输出至第(n+2)栅极线GLn+2。同时，第一栅极驱动器可以将栅极低电压VGL输出至第n栅极线GLn以关断薄膜晶体管TFT，使得在一帧中保持存储电容器Cst中充入的数据电压。
特别地，在本公开内容的实施方式中，可以在栅极线GL的电压从栅极高电压VGH切换为低电压VGL的时间点激活放电电路，以使栅极线GL的放电延迟最小化。
在这点上，每个放电电路可以连接至栅极线GL中的每一个的远端。因此，分别连接至第奇数栅极线的R(右)放电电路可以与第二栅极驱动器相邻地设置。分别连接至第偶数栅极线的L(左)放电电路可以与第一栅极驱动器相邻地设置。
在这点上，放电电路中的每一个可以连接至单个栅极线GL之后第二的栅极线，并且可以将栅极低电压VGL施加至对应的栅极线GL。
这些放电电路中的每一个可以实施为构成栅极驱动器电路140的级中的相邻级之间的薄膜晶体管。因此，可以实现窄边框，其中设置有第一栅极驱动器和第二栅极驱动器中的每一个的显示面板120的非显示区域N/A的一部分的大小。
参照图2，根据本公开内容的实施方式的栅极驱动器电路140包括栅极移位寄存器。栅极移位寄存器可以包括以依赖方式彼此连接的多个级ST1、ST2、…、STn。
多个级ST可以选择性地连接至被提供有多个时钟信号CLK1至CLK4的线，并且可以顺序地输出扫描脉冲G：G1、G2、G3、…作为其栅极信号。
具体地，多个级ST中的每一个可以接收选自多个时钟信号CLK1至CLK4、栅极导通电压VGL、栅极关断电压VGH和空白信号BS中的至少之一。
多个时钟信号CLK1至CLK4可以包括移位一定时段并输出的4相时钟信号，即第一时钟信号CLK1至第四时钟信号CLK4。三个时钟信号可以选自第一时钟信号CLK1至第四时钟信号CLK4，并且可以被提供给每一级ST。例如，第一时钟信号CLK1、第三时钟信号CLK3和第四时钟信号CLK4被提供给第(4k-3)级ST1、ST5、ST9、…中的每一个，其中k是自然数。第二时钟信号CLK2、第四时钟信号CLK4和第一时钟信号CLK1被提供给第(4k-2)级ST2、ST6、ST10、…中的每一个。第三时钟信号CLK3、第一时钟信号CLK1和第二时钟信号CLK2被提供给第(4k-1)级ST3、ST7、ST11、…第四时钟信号CLK4、第二时钟信号CLK2和第三时钟信号CLK3被提供给第4k级ST4、ST8、ST12、…。
空白信号BS可以被提供用于空白时段并且可以是从定时控制器180提供的源极输出使能信号SOE。在这点上，空白时段是指在扫描脉冲G从多个级ST输出一次的扫描时段之后设置的时段。
具体地，根据本公开内容的栅极移位寄存器使用在空白时段提供的空白信号BS将设置在每一级ST中的下拉晶体管的栅电极连接至的QB节点的电压充电至栅极关断电压VGH。因此，根据本公开内容的栅极移位寄存器可以防止由于QB节点的漏电流和由此产生的多输出而导致的下拉晶体管PD的故障，从而提高操作可靠性。
在一个示例中，根据本公开内容的实施方式的栅极移位寄存器可以包括在第一级ST1前面的前虚拟级电路***(图2中未示出)以及在第n级STn后面的后虚拟级电路***(图2中未示出)。
栅极驱动器电路140可以通过栅极控制信号线接收栅极控制信号GCS。即，栅极控制信号线接收从定时控制器180提供的栅极控制信号GCS。根据示例的栅极控制信号线可以包括栅极起始信号线、第一复位信号线、第二复位信号线、多个栅极驱动时钟线、显示面板导通信号线和感测准备信号线。
栅极起始信号线可以接收从定时控制器180提供的栅极起始信号VST。例如，栅极起始信号线可以连接至前虚拟级电路***。
第一复位信号线可以接收从定时控制器180提供的第一复位信号。第二复位信号线可以接收从定时控制器180提供的第二复位信号。例如，第一复位信号和第二复位信号线中的每一个可以共同连接至前虚拟级电路***、第一级电路ST1至第m级电路STm、以及后虚拟级电路***。
多个栅极驱动时钟线可以包括分别接收从定时控制器180提供的多个进位移位时钟、多个扫描移位时钟和多个感测移位时钟的多个进位时钟线、多个扫描时钟线和多个感测时钟线。多个栅极驱动时钟线可以选择性地连接至前虚拟级电路***、第一级电路ST1至第m级电路STm和后虚拟级电路***。
显示面板导通信号线可以接收从定时控制器180提供的显示面板导通信号。例如，显示面板导通信号线可以通常连接至前虚拟级电路***和第一级电路ST1至第m级电路STm。
感测准备信号线可以接收从定时控制器180提供的线感测准备信号。例如，感测准备信号线可以通常连接至第一级电路ST1至第m级电路STm。可选地，感测准备信号线可以另外连接至前虚拟级电路***。
栅极驱动电压线可以包括用于分别从电源电路接收具有不同电压水平的第一栅极高电位电压至第四栅极高电位电压的第一栅极高电位电压线至第四栅极高电位电压线，以及用于首先分别从电源电路接收具有不同电压水平的第一栅极低电位电压至第三栅极低电位电压的第一栅极低电位电压线至第三栅极低电位电压线。
根据示例，第一栅极高电位电压可以具有与第二栅极高电位电压的电压水平相比更高的电压水平。第三栅极高电位电压和第四栅极高电位电压可以在高电压(或TFT导通电压或第一电压)与低电压(或TFT关断电压或第二电压)之间在相反方向上摆动，或者可以彼此反转以用于交流(AC)操作。例如，当第三栅极高电位电压(或奇数栅极高电位电压)具有高电压时，第四栅极高电位电压(或偶数栅极高电位电压)可以具有低电压。于是，当第三栅极高电位电压具有低电压时，第四栅极高电位电压可以具有高电压。
第一栅极高电位电压线和第二栅极高电位电压线中的每一个可以共同连接至第一级电路ST1至第m级电路STm、前虚拟级电路***和后虚拟级电路***。
第三栅极高电位电压线可以共同连接至第一级电路ST1至第m级电路STm中的奇数级电路，并且可以共同连接至前虚拟级电路***和后虚拟级电路***中的每一个的奇数虚拟级电路。
第四栅极高电位电压线可以共同连接至第一级电路ST1至第m级电路STm中的偶数级电路，并且可以共同连接至前虚拟级电路***和后虚拟级电路***中的每一个的偶数虚拟级电路。
根据示例，第一栅极低电位电压和第二栅极低电位电压可以具有基本上相同的电压水平。第三栅极低电位电压可以具有TFT关断电压水平。第一栅极低电位电压可以具有与第三栅极低电位电压的电压水平相比更高的电压水平。根据本公开内容的示例，第一栅极低电位电压可以被设置为具有与第三栅极低电位电压的电压水平相比更高的电压水平，从而可靠地阻断具有稍后要描述的连接至级电路的控制节点的栅电极的TFT的关断电流。因此，可以确保对应TFT的操作的稳定性和可靠性。
第一栅极低电位电压线至第三栅极低电位电压线中的每一个可以共同连接至第一级电路ST1至第m级电路STm。
前虚拟级电路***可以响应于从定时控制器180提供的栅极起始信号VST顺序地生成多个前进位信号，并且将生成的信号作为前进位信号或栅极起始信号提供给其后面的级之一。
后虚拟级电路***可以顺序地生成多个后进位信号并且将生成的信号作为后进位信号(或级复位信号)提供给其前面的级之一。
第一级电路ST1至第m级电路STm可以以依赖方式彼此连接。第一级电路ST1至第m级电路STm可以分别生成第一扫描信号SC1至第m扫描信号SCm和第一感测信号SE1至第m感测信号SEm，并且将生成的信号分别输出至设置在显示面板120中的对应的栅极线GL。此外，第一级电路ST1至第m级电路STm中的每一个可以生成第一进位信号CS1至第m进位信号CSm中的每一个并且将生成的信号作为前进位信号(或栅极起始信号)提供给其后面的级之一，并且同时将生成的信号作为后进位信号(或级复位信号)提供给其前面的级之一。
第一级电路ST1至第m级电路STm的两个相邻级可以彼此共享感测控制电路的一部分和控制节点。因此，可以简化栅极驱动器电路140的电路配置，并且可以减小栅极驱动器电路140在显示面板120中所占的面积。
图3是根据本公开内容的第一实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
参照图3，在根据本公开内容的实施方式的栅极移位寄存器中，第k级STk可以包括输入单元310、Q节点控制器320、输出单元330、第一电位保持装置340和第一QB节点控制器350。
输入单元310连接至起始信号(GVST)线和时钟信号(GCLK)线中的每一个。
Q节点控制器320通过Q2节点连接至输入单元310。
输出单元330通过Q节点连接至Q节点控制器320。
第一电位保持装置340连接至Q节点。
第一QB节点控制器350的一侧通过QB节点连接至输出单元330，并且其另一侧通过栅极关断信号(VGH)线连接至输出单元330。
第一电位保持装置340基于驱动信号Vr进行操作，以将Q节点的电位保持在预定义水平以下的值。
输入单元310包括第三薄膜晶体管T3。第三薄膜晶体管T3的栅电极连接至时钟信号(GCLK)线，其第一电极连接至起始信号(GVST)线，并且其第二电极连接至Q2节点。
输入单元310可以基于多个时钟信号CLK1至CLK4中的一个时钟信号GCLK进行操作，以将高水平或低水平的起始信号GVST输入至第二节点Q2。
Q节点控制器320包括TFT主动防回流(TA)薄膜晶体管TA。TA薄膜晶体管TA的栅电极连接至栅极导通信号(VGL)线，其第一电极连接至Q节点，并且其第二电极连接至Q2节点。TA薄膜晶体管TA如以下表1中所示进行操作。
表1
Figure BDA0004019777420000151
当栅极导通信号(VGL)被施加至TA薄膜晶体管TA的栅电极时，Q节点控制器320导通。因此，第二电极的Q2节点电压通过TA薄膜晶体管TA传送至第一电极的Q节点，使得控制Q节点的电压。
输出单元330包括上拉晶体管和下拉晶体管。上拉晶体管基于Q节点的电压水平将扫描信号输出至输出端子Output。下拉晶体管基于QB节点的电压水平将栅极关断信号(VGH)提供给输出端子Output。
上拉晶体管可以包括第一薄膜晶体管T1，其中其栅电极连接至Q节点，其第一电极连接至第一栅极导通信号(VGL)线，并且其第二电极连接至输出端子Output。
下拉晶体管可以包括第二薄膜晶体管T2，其中其栅电极连接至QB节点，其第一电极连接至输出端子Output，并且其第二电极连接至栅极关断信号(VGH)线。
在这点上，第一电容器CQ可以连接并设置在第一薄膜晶体管T1的栅电极连接至的Q节点与第一薄膜晶体管T1的第二电极连接至的输出端子Output之间。
第一电位保持装置340可以包括第七薄膜晶体管T7。第七薄膜晶体管T7的栅电极连接至驱动信号(Vr)线，其第一电极连接至低信号(VL)线，并且其第二电极连接至Q节点与第一电容器CQ之间的接触点。此外，第一电位保持装置340还包括连接并设置在Q节点与第一电容器CQ之间的接触点与第七薄膜晶体管T7的第二电极之间的二极管D，以及连接至第七薄膜晶体管T7的第二电极的第二电容器C。施加信号(Vp)线通过第二电容器C连接至第七薄膜晶体管T7的第二电极。
第一QB节点控制器350可以包括第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6。
第四薄膜晶体管T4的栅电极连接至起始信号(GVST)线，其第一电极连接至第五薄膜晶体管T5的栅电极，并且其第二电极通过栅极关断信号(VGH)线连接至输出单元330。
第五薄膜晶体管T5的第一电极连接至时钟信号(GCLK)线，其栅电极通过第三电容器C_ON连接至时钟信号(GCLK)线，并且其第二电极连接至QB节点。
第六薄膜晶体管T6的栅电极连接至Q2节点，其第一电极连接至QB节点，并且其第二极通过栅极关断信号(VGH)线连接至输出单元330。
TA晶体管TA和第一薄膜晶体管T1至第七薄膜晶体管T7中的每一个可以具有P型MOS结构。
TA晶体管TA和第一薄膜晶体管T1至第七薄膜晶体管T7中的每一个可以实施为氧化物薄膜晶体管(Oxide TFT)或低温多晶硅薄膜晶体管(LTPS TFT)。
图4是根据本公开内容的第二实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
参照图4，在根据本公开内容的第二实施方式的栅极移位寄存器中，第k级STk可以包括输入单元310、Q节点控制器320、输出单元330、第二电位保持装置340b和第一QB节点控制器350。
即，在根据本公开内容的第二实施方式的栅极移位寄存器中的第k级STk中，用第二电位保持装置340b代替第一电位保持装置340。
第二电位保持装置340b包括第七薄膜晶体管T7和第八薄膜晶体管T8。
第八薄膜晶体管T8的第一电极连接至Q节点，其第二电极通过第二电容器C连接至施加信号(Vp)线，并且其栅电极连接至第二电极。
第七薄膜晶体管T7的第一电极连接至第八薄膜晶体管T8的第二电极，其第二电极连接至栅极导通信号(VGL)线，并且其栅电极连接至输出端子Output。
图5是根据本公开内容的第三实施方式的栅极移位寄存器中的任何第k级STk的配置电路图。
参照图5，根据本公开内容的第三实施方式的栅极移位寄存器中的第k级STk可以包括输入单元310、Q节点控制器320、输出单元330、第一电位保持装置340和第二QB节点控制器350b。
即，在根据本公开内容的第三实施方式的栅极移位寄存器中的第k级STk中，用第二QB节点控制器350b代替第一QB节点控制器350。
第二QB节点控制器350b可以包括第四薄膜晶体管T4和第五薄膜晶体管T5。
第四薄膜晶体管T4的第一电极连接至栅极导通信号(VGL)线，其第二电极连接至QB节点，并且其栅电极连接至Q节点。
第五薄膜晶体管T5的第一极连接至QB节点，其第二电极通过栅极关断信号(VGH)线连接至输出端子Output，并且其栅电极连接至Q2节点。
图6是根据本公开内容的第四实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
参照图6，根据本公开内容的第四实施方式的栅极移位寄存器中的第k级STk可以包括输入单元310、Q节点控制器320、输出单元330、第三电位保持装置340c和第二QB节点控制器350b。
即，根据本公开内容的第四实施方式的栅极移位寄存器中的第k级STk具有用第三电位保持装置340c代替第一电位保持装置340并且用第二QB节点控制器350b代替第一QB节点控制器350的结构。
第三电位保持装置340c连接至Q2节点。
第一电位保持装置340和第二电位保持装置340b中的每一个均连接至Q节点，而根据本公开内容的第四实施方式的第三电位保持装置340c连接至Q2节点。
在这点上，第三电位保持装置340c可以包括薄膜晶体管、二极管和电容器。
此外，第三电位保持装置340c可以连接至驱动信号(Vr)线和施加信号(Vp)线。
图7是根据本公开内容的第五实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
参照图7，根据本公开内容的第五实施方式的栅极移位寄存器中的第k级STk可以包括输入单元310、Q节点控制器320、输出单元330、第四电位保持装置340d和第二QB节点控制器350b。
即，根据本公开内容的第五实施方式的栅极移位寄存器中的第k级STk具有用第四电位保持装置340d代替第一电位保持装置340并且用第二QB节点控制器350b代替第一QB节点控制器350的结构。
第四电位保持装置340d连接至QB节点。
第四电位保持装置340d基于驱动信号Vr进行操作，以将QB节点的电位保持在预定义水平以下的值。
在这点上，第二QB节点控制器350b具有其一侧通过QB节点连接至输出单元330并且其另一侧通过栅极关断信号(VGH)线连接至输出单元330的结构。
图8是根据本公开内容的第六实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
参照图8，根据本公开内容的第六实施方式的栅极移位寄存器中的第k级STk可以包括输入单元310、Q节点控制器320、输出单元330、第五电位保持装置340e和第二QB节点控制器350b。
即，根据本公开内容的第六实施方式的栅极移位寄存器中的第k级STk具有用第五电位保持装置340e代替第一电位保持装置340并且用第二QB节点控制器350b代替第一QB节点控制器350的结构。
第五电位保持装置340e的一侧连接至Q节点，并且其另一侧连接至输出单元330的输出端子Output。
第五电位保持装置340e基于发光信号EM(N)进行操作，以将Q节点的电位保持在预定义水平以下的值。
第五电位保持装置340e可以包括第六薄膜晶体管T6和第七薄膜晶体管T7。
第六薄膜晶体管T6的第一电极连接至Q节点，其第二电极通过第二电容器C连接至发光信号(EM(N))线，并且其栅电极连接至第二电极。
第七薄膜晶体管T7被配置成使得其第一电极连接至第六薄膜晶体管T6的第二电极，其第二电极连接至栅极导通信号(VGL)线，并且其栅电极连接至输出端子Output。
在这点上，第二QB节点控制器350b具有其一侧通过QB节点连接至输出单元330并且其另一侧通过栅极关断信号(VGH)线连接至输出单元330的结构。
图9是根据本公开内容的第七实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
参照图9，根据本公开内容的第七实施方式的栅极移位寄存器中的第k级STk可以包括输入单元310、Q节点控制器320、输出单元330、第六电位保持装置340f和第三QB节点控制器350c。
即，根据本公开内容的第七实施方式的栅极移位寄存器中的第k级STk具有用第六电位保持装置340f代替第一电位保持装置340并且用第三QB节点控制器350c代替第一QB节点控制器350的结构。
在这点上，第六电位保持装置340f被配置成使得其一侧连接至Q节点，其另一侧连接至QB节点，并且其又一侧连接至输入单元310。
第六电位保持装置340f基于Q节点的电压水平进行操作，以将Q节点的电位保持在预定义水平以下的值。
第六电位保持装置340f可以包括第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6。
第四薄膜晶体管T4被配置成使得其第一电极连接至栅极导通信号(VGL)线，其栅电极连接至Q节点，并且其第二电极连接至第五薄膜晶体管T5。
第五薄膜晶体管T5被配置成使得其第一电极连接至第四薄膜晶体管T4的第二点电极，其栅电极连接至第一电极，并且其第二电极通过第二电容器C连接至输入单元310。
第六薄膜晶体管T6被配置成使得其第一电极连接至第五薄膜晶体管T5的第二电极，其第二电极连接至QB节点，并且其栅电极连接至第一电极。
第三QB节点控制器350c具有其一侧通过QB节点连接至输出单元330并且其另一侧通过栅极关断信号(VGH)线连接至输出单元330的结构。
第三QB节点控制器350c可以包括第七薄膜晶体管T7。
即，第七薄膜晶体管T7被配置成使得其第一电极连接至QB节点，其第二电极通过栅极关断信号(VGH)线连接至输出单元330，并且其栅电极连接至Q2节点。
图10是根据本公开内容的第八实施方式的栅极驱动器电路的栅极移位寄存器中的任何第k级STk的配置电路图。
参照图10，根据本公开内容的第八实施方式的栅极移位寄存器中的第k级STk可以包括输入单元310、Q节点控制器320、输出单元330、第七电位保持装置340g、第三QB节点控制器350c和Q2节点控制器360。
即，根据本公开内容的第八实施方式的栅极移位寄存器中的第k级STk具有用第七电位保持装置340g代替第一电位保持装置340、用第三QB节点控制器350c代替第一QB节点控制器350并且还增加Q2节点控制器360的结构。
在这点上，第七电位保持装置340g可以连接至Q节点，并且可以连接并设置在Q节点与第三QB节点控制器350c之间。此外，驱动信号(Vr)线和施加信号(Vp)线可以连接至第七电位保持装置340g。此外，第七电位保持装置340g通过第一电容器CQ连接至Q节点。
第三QB节点控制器350c可以连接至第七电位保持装置340g并且可以通过QB节点连接至输出单元330的第二薄膜晶体管T2的栅电极，并且可以通过栅极高电压(VGH)线连接至输出单元330的第二薄膜晶体管T2的第二电极。
第三QB节点控制器350c可以包括第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7、第八薄膜晶体管T8、第九薄膜晶体管T9、第十薄膜晶体管T10和第十一薄膜晶体管T11。
第四薄膜晶体管T4被配置成使得其栅电极连接至CQ节点，其第一电极连接至第一时钟信号(GCLK1)线，并且其第二电极连接至第五薄膜晶体管T5的第一电极。
第五薄膜晶体管T5被配置成使得其第一电极连接至第四薄膜晶体管T4的第二电极，其栅电极连接至第一时钟信号(GCLK1)线，并且其第二电极连接至QB节点。
在这点上，第四薄膜晶体管T4的第二电极与第五薄膜晶体管T5的第一电极之间的连接点通过第二电容器CC连接至CQ节点。
第六薄膜晶体管T6被配置成使得其栅电极连接至Q2节点，其第一电极连接至QB节点，并且其第二电极通过栅极关断信号(VGH)线连接至输出单元330。
第七薄膜晶体管T7被配置成使得其栅电极连接至Q节点，其第一电极连接至第一时钟信号(GCLK1)线，并且其第二电极连接至第七电位保持装置340g和第八薄膜晶体管T8的第一电极。
第八薄膜晶体管T8被配置成使得其第一电极连接至第七薄膜晶体管T7的第二电极和第七电位保持装置340g，其栅电极连接至CQ节点，并且其第二电极连接至栅极关断信号(VGH)线。
第九薄膜晶体管T9被配置成使得其第一电极连接至栅极导通信号(VGL)线，其栅电极连接至第二时钟信号(GCLK2)线，并且其第二电极连接至CQ节点和第十薄膜晶体管T10的第一电极。
第十薄膜晶体管T10被配置成使得其第一电极连接至第九薄膜晶体管T9的第二电极，其栅电极连接至栅极导通信号(VGL)线，并且其第二电极连接至第十一薄膜晶体管T11的第一电极。
第十一薄膜晶体管T11被配置成使得其第一电极连接至第十薄膜晶体管T10的第二电极，其栅电极连接至Q2节点，并且其第二电极连接至第二时钟信号(GCLK2)线。
Q2节点控制器360可以包括第十二薄膜晶体管T12。第十二薄膜晶体管T12具有连接至复位信号(RST)线的栅电极、连接至Q2节点的第一电极、以及连接至栅极关断信号(VGH)线的第二电极。
图11是示出根据本公开内容的实施方式的栅极驱动器电路的栅极移位寄存器中的输出节点和Q节点中的每一个的电压的改变的曲线图。
参照图11，关于根据本公开内容的实施方式的栅极驱动器电路140的栅极移位寄存器中的任何第k级STk，在电位保持装置340没有连接至Q节点或Q2节点的传统情况下，在Q节点中生成导致输出上升的电压(b)，并且因此在输出节点Output的电压中出现输出误差(a)。
然而，在根据本公开内容的实施方式的栅极移位寄存器中的任何第k级STk中，其中电位保持装置340连接至Q节点或Q2节点，在Q节点中生成的导致输出上升的电压低于预定义水平(b)，并且因此在输出节点Output的电压中不出现输出误差(a)。
图12是示出根据本公开内容的第九实施方式的用于提供负电荷的电位保持装置的各种结构的图。
参照图12，在根据本公开内容的第九实施方式的电位保持装置中，如(a)所示，第一二极管D1可以通过电容器C连接至施加信号(Vp)线，开关元件SW的第二电极可以连接至第一二极管D1与施加信号(Vp)线之间的连接点，并且低电压(VL)线可以通过第二二极管D2连接至开关元件SW的第一电极。反向驱动信号(～Vr)线可以连接至开关元件SW的第三电极。第一二极管D1具有朝向连接点的正向方向，而第二二极管D2具有从连接点到低电压(VL)线的正向方向。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(b)所示，第一二极管D1可以通过电容器C连接至施加信号(Vp)线，并且开关元件SW的第二电极可以通过第二二极管D2连接至第一二极管D1与施加信号(Vp)线之间的连接点。低电压(VL)线可以连接至开关元件SW的第一电极。反向驱动信号(～Vr)线可以连接至开关元件SW的第三电极。第一二极管D1具有朝向连接点的正向方向，而第二二极管D2具有从连接点到低电压(VL)线的正向方向。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(c)所示，第一二极管D1可以通过电容器C连接至施加信号(Vp)线，并且N-MOS薄膜晶体管T的第二电极可以通过第二二极管D2连接至第一二极管D1与施加信号(Vp)线之间的连接点。低电压(VL)线可以连接至N-MOS薄膜晶体管T的第一电极。反向驱动信号(～Vr)线可以连接至N-MOS薄膜晶体管T的栅电极。第一二极管D1具有朝向连接点的正向方向，而第二二极管D2具有从连接点到低电压(VL)线的正向方向。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(d)所示，第一薄膜晶体管T1可以通过第一电容器C1连接至施加信号(Vp)线。串联的第二薄膜晶体管T2和第三薄膜晶体管T3可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的连接点。第一薄膜晶体管T1和第二薄膜晶体管T2中的每一个均具有P-MOS结构，并且第三薄膜晶体管T3具有N-MOS结构。第一薄膜晶体管T1的栅电极可以通过第二电容器C2连接至驱动信号(Vr)线，并且还可以连接至其间的连接点。第二薄膜晶体管T2被配置成使得其第二电极连接至连接点，其栅电极通过第三电容器C3连接至驱动信号(Vr)线，并且其第一电极连接至其栅电极以及连接至第三薄膜晶体管T3的第二电极。第三薄膜晶体管T3被配置成使得其第一电极连接至低电压(VL)线，其第二电极连接至第二薄膜晶体管T2的第一电极，并且其栅电极连接至反向驱动信号(～Vr)线。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(e)所示，第一薄膜晶体管T1可以通过第一电容器C1连接至施加信号(Vp)线。串联的第二薄膜晶体管T2和第三薄膜晶体管T3可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的第一连接点。第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3中的每一个均具有N-MOS结构。第一薄膜晶体管T1具有彼此连接的栅电极和第一电极。第三薄膜晶体管T3的栅电极可以通过第二电容器C2连接至其间的第二连接点。第二薄膜晶体管T2被配置成使得其第一电极连接至第三薄膜晶体管T3的第二电极，其第二电极连接至第一连接点，并且其栅电极通过第三电容器C3连接至反向驱动信号(～Vr)线以及连接至其第二电极。第三薄膜晶体管T3被配置成使得其第一电极连接至低电压(VL)线，其第二电极连接至第二薄膜晶体管T2的第一电极，并且其栅电极连接至反向驱动信号(～Vr)线。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(f)所示，第一薄膜晶体管T1可以通过第一电容器C1连接至施加信号(Vp)线，并且串联的第二薄膜晶体管T2和第三薄膜晶体管T3可以连接至其间的连接点。第一薄膜晶体管T1和第二薄膜晶体管T2中的每一个均具有P-MOS结构，并且第三薄膜晶体管T3具有N-MOS结构。第一薄膜晶体管T1被配置成使得其栅电极和第二电极连接至连接点。第二薄膜晶体管T2被配置成使得其第一电极连接至第三薄膜晶体管T3的第二电极，其第二电极连接至连接点，并且其栅电极连接至偏置电压(Vbias)线。第三薄膜晶体管T3被配置成使得其第一电极连接至低电压(VL)线，其第二电极连接至第二薄膜晶体管T2的第一电极，并且其栅电极连接至反向驱动信号(～Vr)线。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(g)所示，第一薄膜晶体管T1可以通过第一电容器C1连接至施加信号(Vp)线，并且串联的第二薄膜晶体管T2和第三薄膜晶体管T3可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的连接点。第一薄膜晶体管T1和第三薄膜晶体管T3中的每一个均具有N-MOS结构，并且第二薄膜晶体管T2具有P-MOS结构。第一薄膜晶体管T1被配置成使得其栅电极和第一电极彼此连接，并且其第二电极连接至连接点。第二薄膜晶体管T2被配置成使得其第一电极连接至第三薄膜晶体管T3的第二电极，其第二电极连接至连接点，并且其栅电极连接至偏置电压(Vbias)线。第三薄膜晶体管T3被配置成使得其第一电极连接至低电压(VL)线，其第二电极连接至第二薄膜晶体管T2的第一电极，并且其栅电极连接至反向驱动信号(～Vr)线。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(h)所示，二极管D可以通过电容器C连接至施加信号(Vp)线，并且P-MOS薄膜晶体管T的第二电极可以连接至二极管D与施加信号(Vp)线之间的连接点。低电压(VL)线可以连接至P-MOS薄膜晶体管T的第一电极，并且驱动信号(Vr)线可以连接至其栅电极。二极管D具有朝向连接点的正向方向。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(i)所示，第一薄膜晶体管T1可以通过电容器C连接至施加信号(Vp)线，并且第二薄膜晶体管T2可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的连接点。第一薄膜晶体管T1和第二薄膜晶体管T2中的每一个均具有P-MOS结构。第一薄膜晶体管T1具有栅电极和连接至连接点的第二电极。第二薄膜晶体管T2被配置成使得其第一电极连接至低电压(VL)线，其第二电极连接至连接点，并且其栅电极连接至驱动信号(Vr)线。
此外，在根据本公开内容的第九实施方式的电位保持装置中，如(j)所示，第一薄膜晶体管T1可以通过电容器C连接至施加信号(Vp)线，并且第二薄膜晶体管T2可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的连接点。第一薄膜晶体管T1和第二薄膜晶体管T2中的每一个均具有P-MOS结构。第一薄膜晶体管T1被配置成使得其栅电极和第一电极彼此连接，并且其第二电极连接至连接点。第二薄膜晶体管T2被配置成使得其第一电极连接至低电压(VL)线，其第二电极连接至连接点，并且其栅电极连接至驱动信号(Vr)线。
以如上所述的各种方式配置的电位保持装置340可以向Q节点或GIP的特定节点提供负电荷。在这种情况下，电位保持装置340可以被配置成包括用作二极管的电路、电容器和开关电路。二极管提供来自Q2节点的向特定节点提供负电荷的通路。电容器耦接至Vp的负沿，以提供向Q2节点提供负电荷的通路。基于Vr信号将开关电路控制为导通，使得当Q2节点的电压大于VL电压时，可以将Q2节点的电压设置为更接近VL电压。
当从电位保持装置340提供负电荷时，驱动信号(Vr)线和低电压(VL)线的信号以及GIP的信号如下面的表2所示。
表2
Figure BDA0004019777420000251
图13是示出根据本公开内容的第十实施方式的用于提供正电荷的电位保持装置的各种结构的图。
参照图13，在根据本公开内容的第十实施方式的电位保持装置中，如(a)所示，第一二极管D1可以通过电容器C连接至施加信号(Vp)线，开关元件SW的第二电极可以连接至第一二极管D1与施加信号(Vp)线之间的连接点，并且高电压(VH)线可以通过第二二极管D2连接至开关元件SW的第一电极。驱动信号(～Vr)线可以连接至开关元件SW的第三电极。第一二极管D1具有从连接点到外部的正向方向，而第二二极管D2具有从高电压(VH)线到连接点的正向方向。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(b)所示，第一二极管D1可以通过电容器C连接至施加信号(Vp)线，并且开关元件SW的第二电极可以通过第二二极管D2连接至第一二极管D1与施加信号(Vp)线之间的连接点。高电压(VH)线可以连接至开关元件SW的第一电极。驱动信号(～Vr)线可以连接至开关元件SW的第三电极。第一二极管D1具有从连接点到外部的正向方向，而第二二极管D2具有从高电压(VH)线到连接点的正向方向。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(c)所示，第一二极管D1可以通过电容器C连接至施加信号(Vp)线，并且P-MOS薄膜晶体管T的第二电极可以通过第二二极管D2连接至第一二极管D1与施加信号(Vp)线之间的连接点。高电压(VH)线可以连接至P-MOS薄膜晶体管T的第一电极。反向驱动信号(～Vr)线可以连接至P-MOS薄膜晶体管T的栅电极。第一二极管D1具有从连接点到外部的正向方向，而第二二极管D2具有从高电压(VH)线到连接点的正向方向。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(d)所示，第一薄膜晶体管T1可以通过第一电容器C1连接至施加信号(Vp)线。串联的第二薄膜晶体管T2和第三薄膜晶体管T3可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的第一连接点。第一薄膜晶体管T1和第二薄膜晶体管T2中的每一个均具有P-MOS结构，并且第三薄膜晶体管T3具有P-MOS结构。第一薄膜晶体管T1的栅电极可以通过第二电容器C2连接至驱动信号(Vr)线，并且还可以连接至其第一电极。第二薄膜晶体管T2被配置成使得其第二电极连接至第一连接点，并且通过第三电容器C3连接至驱动信号(Vr)线，其栅电极连接至其第二电极，并且其第一电极连接至第三薄膜晶体管T3的第二电极。第三薄膜晶体管T3被配置成使得其第一电极连接至高电压(VH)线，其第二电极连接至第二薄膜晶体管T2的第一电极，并且其栅电极连接至反向驱动信号(～Vr)线。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(e)所示，第一薄膜晶体管T1可以通过第一电容器C1连接至施加信号(Vp)线。串联的第二薄膜晶体管T2和第三薄膜晶体管T3可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的第一连接点。第一薄膜晶体管T1和第二薄膜晶体管T2中的每一个均具有N-MOS结构，并且第三薄膜晶体管T3具有P-MOS结构。第一薄膜晶体管T1具有彼此连接的栅电极和第二电极。第一连接点可以连接至第一薄膜晶体管T1的栅电极与第二电极之间的第二连接点。其栅电极通过第三电容器C3连接至反向驱动信号(～Vr)线。第二薄膜晶体管T2被配置成使得其第一电极连接至第三薄膜晶体管T3的第二电极，其第二电极连接至第一连接点，并且其栅电极通过第二电容器C2连接至反向驱动信号(～Vr)线以及连接至其第一电极。第三薄膜晶体管T3被配置成使得其第一电极连接至高电压(VH)线，其第二电极连接至第二薄膜晶体管T2的第一电极，并且其栅电极连接至反向驱动信号(～Vr)线。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(f)所示，第一薄膜晶体管T1可以通过第一电容器C1连接至施加信号(Vp)线，并且串联的第二薄膜晶体管T2和第三薄膜晶体管T3可以连接至其间的连接点。第一薄膜晶体管T1和第二薄膜晶体管T2中的每一个均具有N-MOS结构，并且第三薄膜晶体管T3具有P-MOS结构。第一薄膜晶体管T1被配置成使得其栅电极和第二电极连接至连接点。第二薄膜晶体管T2被配置成使得其第一电极连接至第三薄膜晶体管T3的第二电极，其第二电极连接至连接点，并且其栅电极连接至偏置电压(Vbias)线。第三薄膜晶体管T3被配置成使得其第一电极连接至高电压(VH)线，其第二电极连接至第二薄膜晶体管T2的第一电极，并且其栅电极连接至反向驱动信号(～Vr)线。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(g)所示，第一薄膜晶体管T1可以通过第一电容器C1连接至施加信号(Vp)线，并且串联的第二薄膜晶体管T2和第三薄膜晶体管T3可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的连接点。第一薄膜晶体管T1和第二薄膜晶体管T3中的每一个均具有N-MOS结构，并且第三薄膜晶体管T2具有P-MOS结构。第一薄膜晶体管T1被配置成使得其栅电极和第二电极连接至连接点。第二薄膜晶体管T2被配置成使得其第一电极连接至第三薄膜晶体管T3的第二电极，其第二电极连接至连接点，并且其栅电极连接至偏置电压(Vbias)线。第三薄膜晶体管T3被配置成使得其第一电极连接至高电压(VH)线，其第二电极连接至第二薄膜晶体管T2的第一电极，并且其栅电极连接至反向驱动信号(～Vr)线。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(h)所示，二极管D可以通过电容器C连接至施加信号(Vp)线，并且N-MOS薄膜晶体管T的第二电极可以连接至二极管D与施加信号(Vp)线之间的连接点。高电压(VH)线可以连接至N-MOS薄膜晶体管T的第一电极，并且驱动信号(Vr)线可以连接至其栅电极。二极管D具有从连接点到外部的正向方向。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(i)所示，第一薄膜晶体管T1可以通过电容器C连接至施加信号(Vp)线，并且第二薄膜晶体管T2的第二电极可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的连接点。第一薄膜晶体管T1具有P-MOS结构，并且第二薄膜晶体管T2具有N-MOS结构。第一薄膜晶体管T1具有彼此连接的栅电极和第一电极以及连接至连接点的第二电极。第二薄膜晶体管T2被配置成使得其第一电极连接至高电压(VH)线，其第二电极连接至连接点，并且其栅电极连接至驱动信号(Vr)线。
此外，在根据本公开内容的第十实施方式的电位保持装置中，如(j)所示，第一薄膜晶体管T1可以通过电容器C连接至施加信号(Vp)线，并且第二薄膜晶体管T2的第二电极可以连接至第一薄膜晶体管T1与施加信号(Vp)线之间的连接点。第一薄膜晶体管T1和第二薄膜晶体管T2中的每一个均具有N-MOS结构。第一薄膜晶体管T1被配置成使得其栅电极和第二电极连接至连接点。第二薄膜晶体管T2被配置成使得其第一电极连接至高电压(VH)线，其第二电极连接至连接点，并且其栅电极连接至驱动信号(Vr)线。
以如上所述的各种方式配置的电位保持装置340可以向GIP的Q节点提供正电荷。在这种情况下，电位保持装置340可以被配置成包括用作二极管的电路、电容器和开关电路。二极管提供来自Q2节点的向特定节点提供正电荷的通路。电容器耦接至Vp的正沿，以提供向Q2节点提供正电荷的通路。基于Vr信号将开关电路控制为导通，使得当Q2节点的电压低于VL电压时，可以将Q2节点的电压设置为更接近VL电压。
当从电位保持装置340提供正电荷时，驱动信号(Vr)线和低电压(VL)线的信号以及GIP的信号如下面的表3所示。
表3
Figure BDA0004019777420000291
在一个示例中，在电位保持装置340中，生成通过电容器的耦接的施加信号Vp是脉冲电压，并且具有在复位开关断开的时段内不具有正沿的波形。
此外，施加信号Vp具有在复位开关被短路的时段内具有至少一个负沿的波形。可以将单独的脉冲波形施加至一个或更多个GIP。
此外，施加信号Vp可以采用如在存在于显示面板中的各种GIP中使用的外部施加电压(SC1、SC2、EM、GIP电路中使用的GCLK(GCLK1、GCLK2)、GIP_Start)。特别地，当AMOLED中的对应的GIP不是发射GIP时，可以将控制像素中的OLED发射的发射控制信号施加至Vp线。
此外，可以将GIP之前或之后的级的GIP输出施加至Vp线。可以将像素中使用的其他GIP的输出施加至Vp线。
此外，电位保持装置340可以实现为诸如LTPS、氧化物和a-Si的若干工艺元件，或者也可以实现为与各种工艺的组合对应的工艺元件。
此外，电位保持装置340可以施加至诸如LCD、AMOLED和QNED的有源矩阵显示器的扫描驱动器。
此外，电位保持装置340可以施加至电子设备，例如移动电话、膝上型计算机、TV、监视器、智能手表和包括具有对应的GIP的显示器的汽车显示器，GIP包括电位保持装置。
如上所述，在根据本公开内容的显示设备100中，即使当长时间执行低速操作时，栅极驱动器电路的每个栅极移位寄存器中的Q节点的电压也不上升，而是保持在预定义水平以下的电压。
因此，根据本公开内容的实施方式，栅极驱动器电路140的栅极移位寄存器的输出节点处的输出电压不会由于低速驱动期间的泄漏和噪声而被损坏，从而防止图像质量缺陷。
如上所述，根据本公开内容，可以实现栅极驱动器电路和包括栅极驱动器电路的显示设备，其中每个栅极移位寄存器具有连接至其输入与输出之间的Q节点的电位保持装置，使得即使在长时间的低速操作期间，Q节点的电压也稳定地保持在预定义水平以下的值。
尽管已经参照附图更详细地描述了本公开内容的实施方式，但是本公开内容不一定限于这些实施方式。在不脱离本公开内容的技术思想的范围内，可以以各种修改方式来实现本公开内容。因此，本公开内容中公开的实施方式并不旨在限制本公开内容的技术思想，而是描述本公开内容，本公开内容的技术思想的范围不受实施方式的限制。因此，应当理解，上述实施方式在所有方面均是说明性的而非限制性的。本公开内容的保护范围应当由权利要求解释，并且在本公开内容的范围内的所有技术思想均应当解释为包括在本公开内容的范围内。

Claims (19)

1.一种显示面板，包括：
多个级，所述多个级选择性地连接至被提供多个时钟信号的线，其中，所述多个级被配置成顺序地输出扫描脉冲，
其中，所述多个级中的每一个包括：
输入单元，所述输入单元连接至起始信号线和时钟信号线中的每一个；
Q节点控制器，所述Q节点控制器通过Q2节点连接至所述输入单元；
输出单元，所述输出单元通过Q节点连接至所述Q节点控制器；
电位保持装置，所述电位保持装置连接至所述Q节点；以及
QB节点控制器，所述QB节点控制器的一侧通过QB节点连接至所述输出单元，并且另一侧通过栅极关断信号线连接至所述输出单元，
其中，所述电位保持装置被配置成基于驱动信号进行操作，以将所述Q节点的电位保持在预定义水平以下的值。
2.根据权利要求1所述的显示面板，其中，所述输出单元包括：
上拉晶体管，所述上拉晶体管用于基于所述Q节点的电压水平将扫描信号输出至输出端子；以及
下拉晶体管，所述下拉晶体管用于基于所述QB节点的电压水平向所述输出端子提供栅极关断信号。
3.根据权利要求2所述的显示面板，其中，所述上拉晶体管包括第一薄膜晶体管，所述第一薄膜晶体管具有连接至所述Q节点的栅电极、连接至栅极导通信号线的第一电极、以及连接至所述输出端子的第二电极，
其中，所述下拉晶体管包括第二薄膜晶体管，所述第二薄膜晶体管具有连接至所述QB节点的栅电极、连接至所述输出端子的第一电极、以及连接至所述栅极关断信号线的第二电极。
4.根据权利要求3所述的显示面板，其中，第一电容器连接至并设置在所述Q节点与所述输出端子之间，所述Q节点连接有所述第一薄膜晶体管的栅电极，所述输出端子连接有所述第一薄膜晶体管的第二电极。
5.根据权利要求3所述的显示面板，其中，所述电位保持装置包括：
第七薄膜晶体管，所述第七薄膜晶体管具有连接至驱动信号线的栅电极、连接至低信号线的第一电极、以及连接至所述Q节点与所述第一电容器之间的接触点的第二电极；
二极管，所述二极管连接并设置在所述Q节点与所述第一电容器之间的所述接触点与所述第七薄膜晶体管的第二电极之间；以及
第二电容器，所述第二电容器连接至所述第七薄膜晶体管的第二电极，其中，施加信号线通过所述第二电容器连接至所述第七薄膜晶体管的第二电极。
6.根据权利要求3所述的显示面板，其中，所述输入单元包括第三薄膜晶体管，所述第三薄膜晶体管具有连接至所述时钟信号线的栅电极、连接至所述起始信号线的第一电极、以及连接至所述Q2节点的第二电极。
7.根据权利要求1所述的显示面板，其中，所述Q节点控制器包括TFT主动防回流(TA)薄膜晶体管，所述TFT主动防回流薄膜晶体管具有连接至栅极导通信号线的栅电极、连接至所述Q节点的第一电极、以及连接至所述Q2节点的第二电极。
8.根据权利要求1所述的显示面板，其中，所述QB节点控制器包括：
第五薄膜晶体管，所述第五薄膜晶体管具有连接至所述时钟信号线的第一电极、通过第三电容器连接至所述时钟信号线的栅电极、以及连接至所述QB节点的第二电极；
第四薄膜晶体管，所述第四薄膜晶体管具有连接至所述起始信号线的栅电极、连接至所述第五薄膜晶体管的栅电极的第一电极、以及通过所述栅极关断信号线连接至所述输出单元的第二电极；以及
第六薄膜晶体管，所述第六薄膜晶体管具有连接至所述Q2节点的栅电极、连接至所述QB节点的第一电极、以及通过所述栅极关断信号线连接至所述输出单元的第二电极。
9.根据权利要求6所述的显示面板，其中，所述电位保持装置包括：
第八薄膜晶体管，所述第八薄膜晶体管具有连接至所述Q节点的第一电极、通过第二电容器连接至施加信号线的第二电极、以及连接至其第二电极的栅电极；以及
第七薄膜晶体管，所述第七薄膜晶体管具有连接至所述第八薄膜晶体管的第二电极的第一电极、连接至栅极导通信号线的第二电极、以及连接至所述输出端子的栅电极。
10.根据权利要求1所述的显示面板，其中，所述QB节点控制器包括：
第四薄膜晶体管，所述第四薄膜晶体管具有连接至栅极导通信号线的第一电极、连接至所述QB节点的第二电极、以及连接至所述Q节点的栅电极；以及
第五薄膜晶体管，所述第五薄膜晶体管具有连接至所述QB节点的第一电极、通过所述栅极关断信号线连接至所述输出端子的第二电极、以及连接至所述Q2节点的栅电极。
11.一种显示面板，包括：
多个级，所述多个级选择性地连接至被提供多个时钟信号的线，其中，所述多个级被配置成顺序地输出扫描脉冲，
其中，所述多个级中的每一个包括：
输入单元，所述输入单元连接至起始信号线和时钟信号线中的每一个；
Q节点控制器，所述Q节点控制器通过Q2节点连接至所述输入单元；
输出单元，所述输出单元通过Q节点连接至所述Q节点控制器；
电位保持装置，所述电位保持装置连接至所述Q2节点；以及
QB节点控制器，所述QB节点控制器的一侧通过所述QB节点连接至所述输出单元，并且另一侧通过栅极关断信号线连接至所述输出单元，
其中，所述电位保持装置被配置成基于驱动信号进行操作，以将所述Q2节点的电位保持在预定义水平以下的值。
12.一种显示面板，包括：
多个级，所述多个级选择性地连接至被提供多个时钟信号的线，其中，所述多个级被配置成顺序地输出扫描脉冲，
其中，所述多个级中的每一个包括：
输入单元，所述输入单元连接至起始信号线和时钟信号线中的每一个；
Q节点控制器，所述Q节点控制器通过Q2节点连接至所述输入单元；
输出单元，所述输出单元通过Q节点连接至所述Q节点控制器；
QB节点控制器，所述QB节点控制器的一侧通过QB节点连接至所述输出单元，并且另一侧通过栅极关断信号线连接至所述输出单元；以及
电位保持装置，所述电位保持装置连接至所述QB节点，
其中，所述电位保持装置被配置成基于驱动信号进行操作，以将所述QB节点的电位保持在预定义水平以下的值。
13.一种显示面板，包括：
多个级，所述多个级选择性地连接至被提供多个时钟信号的线，其中，所述多个级被配置成顺序地输出扫描脉冲，
其中，所述多个级中的每一个包括：
输入单元，所述输入单元连接至起始信号线和时钟信号线中的每一个；
Q节点控制器，所述Q节点控制器通过Q2节点连接至所述输入单元；
输出单元，所述输出单元通过Q节点连接至所述Q节点控制器；
QB节点控制器，所述QB节点控制器的一侧通过QB节点连接至所述输出单元，并且另一侧通过栅极关断信号线连接至所述输出单元；以及
电位保持装置，所述电位保持装置的一侧连接至所述Q节点，并且另一侧连接至所述输出单元的输出端子，
其中，所述电位保持装置被配置成基于发光信号进行操作，以将所述Q节点的电位保持在预定义水平以下的值。
14.根据权利要求13所述的显示面板，其中，所述电位保持装置包括：
第六薄膜晶体管，所述第六薄膜晶体管具有连接至所述Q节点的第一电极、通过第二电容器连接至发光信号线的第二电极、以及连接至其第二电极的栅电极；以及
第七薄膜晶体管，所述第七薄膜晶体管具有连接至所述第六薄膜晶体管的第二电极的第一电极、连接至栅极导通信号线的第二电极、以及连接至所述输出端子的栅电极。
15.一种显示面板，包括：
多个级，所述多个级选择性地连接至被提供多个时钟信号的线，其中，所述多个级被配置成顺序地输出扫描脉冲，
其中，所述多个级中的每一个包括：
输入单元，所述输入单元连接至起始信号线和时钟信号线中的每一个；
Q节点控制器，所述Q节点控制器通过Q2节点连接至所述输入单元；
输出单元，所述输出单元通过Q节点连接至所述Q节点控制器；
QB节点控制器，所述QB节点控制器的一侧通过QB节点连接至所述输出单元，并且另一侧通过栅极关断信号线连接至所述输出单元；以及
电位保持装置，所述电位保持装置的一侧连接至所述Q节点，另一侧连接至所述QB节点，并且又一侧连接至所述输入单元，
其中，所述电位保持装置被配置成基于所述Q节点的电压水平进行操作，以将所述Q节点的电位保持在预定义水平以下的值。
16.根据权利要求15所述的显示面板，其中，所述电位保持装置包括：
第四薄膜晶体管，所述第四薄膜晶体管具有连接至栅极导通信号线的第一电极、连接至所述Q节点的栅电极、以及连接至第五薄膜晶体管的第二电极；
第五薄膜晶体管，所述第五薄膜晶体管具有连接至所述第四薄膜晶体管的第二电极的第一电极、连接至其第一电极的栅电极、以及通过第二电容器连接至所述输入单元的第二电极；以及
第六薄膜晶体管，所述第六薄膜晶体管具有连接至所述第五薄膜晶体管的第二电极的第一电极、连接至所述QB节点的第二电极、以及连接至其第一电极的栅电极。
17.根据权利要求15所述的显示面板，其中，所述QB节点控制器包括：
第七薄膜晶体管，所述第七薄膜晶体管具有连接至所述QB节点的第一电极、通过所述栅极关断信号线连接至所述输出单元的第二电极、以及连接至所述Q2节点的栅电极。
18.一种显示设备，包括：
显示面板，所述显示面板具有多个栅极线；
栅极驱动器电路，所述栅极驱动器电路包括多个级，所述多个级选择性地连接至被提供多个时钟信号的线，其中，所述多个级被配置成顺序地输出扫描脉冲，其中，所述多个级中的每一个包括：
输入单元，所述输入单元连接至起始信号线和时钟信号线中的每一个；
Q节点控制器，所述Q节点控制器通过Q2节点连接至所述输入单元；
输出单元，所述输出单元通过Q节点连接至所述Q节点控制器；
QB节点控制器，所述QB节点控制器的一侧通过QB节点连接至所述输出单元，并且另一侧通过栅极关断信号线连接至所述输出单元；以及
电位保持装置，所述电位保持装置连接至所述Q2节点和所述Q节点控制器，其中，所述电位保持装置被配置成基于第一栅极导通信号进行操作，以将第二栅极导通信号施加至所述Q节点控制器，以将所述Q2节点的电位保持在预定义水平以下的值，
其中，所述栅极驱动器电路通过所述输出单元将所述扫描脉冲施加至所述多个栅极线；
数据驱动器电路，所述数据驱动器电路用于将数据信号施加至所述显示面板；以及
定时控制器，所述定时控制器用于控制所述数据驱动器电路和所述栅极驱动器电路。
19.一种用于显示面板的栅极驱动器电路，包括栅极移位寄存器；
其中，所述栅极移位寄存器被配置成基于从所述显示面板的定时控制器提供的多个栅极控制信号将栅极信号提供给所述显示面板的多个栅极线；
所述栅极移位寄存器包括以依赖方式彼此连接的多个级；
所述多个级中的每一个包括：
输入单元，所述输入单元连接至起始信号线和时钟信号线中的每一个；
Q节点控制器，所述Q节点控制器通过Q2节点连接至所述输入单元；
输出单元，所述输出单元通过Q节点连接至所述Q节点控制器；
电位保持装置，所述电位保持装置连接至所述Q节点；以及
QB节点控制器，所述QB节点控制器的一侧通过QB节点连接至所述输出单元，并且另一侧通过栅极关断信号线连接至所述输出单元，其中，所述电位保持装置被配置成基于驱动信号进行操作，以将所述Q节点的电位保持在预定义水平以下的值。
CN202211683016.8A 2021-12-31 2022-12-27 栅极驱动器电路、显示面板和包括其的显示设备 Pending CN116386530A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0194647 2021-12-31
KR1020210194647A KR20230103629A (ko) 2021-12-31 2021-12-31 게이트 구동 회로 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN116386530A true CN116386530A (zh) 2023-07-04

Family

ID=86968094

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211683016.8A Pending CN116386530A (zh) 2021-12-31 2022-12-27 栅极驱动器电路、显示面板和包括其的显示设备

Country Status (3)

Country Link
US (1) US20230215381A1 (zh)
KR (1) KR20230103629A (zh)
CN (1) CN116386530A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023096258A (ja) * 2021-12-27 2023-07-07 シャープディスプレイテクノロジー株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置

Also Published As

Publication number Publication date
KR20230103629A (ko) 2023-07-07
US20230215381A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
US10891903B2 (en) Gate-in-panel gate driver and organic light emitting display device having the same
US9842566B2 (en) Shift register and display device using the same
JP5728465B2 (ja) 液晶表示装置
KR102578838B1 (ko) 게이트 구동부 및 이를 포함하는 표시장치
US8477094B2 (en) Shift register and display device using the same
CN108122523B (zh) 栅极驱动电路和使用该栅极驱动电路的显示装置
US11545080B2 (en) Gate driver and electroluminescence display device using the same
KR101678214B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US20210241669A1 (en) Scan driver and display device including the same
US10217426B2 (en) Display device
US20220208062A1 (en) Gate driver and display panel having the same
CN113053289A (zh) 栅极驱动电路及使用该栅极驱动电路的显示装置
US11798482B2 (en) Gate driver and organic light emitting display device including the same
CN116386530A (zh) 栅极驱动器电路、显示面板和包括其的显示设备
US10796659B2 (en) Display device and method for driving the same
US12002428B2 (en) Gate driving circuit having a node controller and display device thereof
US11837173B2 (en) Gate driving circuit having a node controller and display device thereof
AU2011236333B2 (en) Display device and drive method therefor
KR20160019301A (ko) 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR20190047474A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR20230101466A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
US20230343285A1 (en) Shift Register Unit and Driving Method Thereof, Gate Driving Circuit, and Display Panel
KR20230103630A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
KR102555058B1 (ko) 게이트 구동회로와 이를 이용한 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination