CN116302722A - 多核处理器稳定性测试方法、装置、电子设备及存储介质 - Google Patents

多核处理器稳定性测试方法、装置、电子设备及存储介质 Download PDF

Info

Publication number
CN116302722A
CN116302722A CN202211093913.3A CN202211093913A CN116302722A CN 116302722 A CN116302722 A CN 116302722A CN 202211093913 A CN202211093913 A CN 202211093913A CN 116302722 A CN116302722 A CN 116302722A
Authority
CN
China
Prior art keywords
tested
core processor
processor
target
cores
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211093913.3A
Other languages
English (en)
Inventor
丁健云
陈杰
房振南
柴兆文
黄建新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhongke Controllable Information Industry Co Ltd
Original Assignee
Zhongke Controllable Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhongke Controllable Information Industry Co Ltd filed Critical Zhongke Controllable Information Industry Co Ltd
Priority to CN202211093913.3A priority Critical patent/CN116302722A/zh
Publication of CN116302722A publication Critical patent/CN116302722A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G06F11/2242—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors in multi-processor systems, e.g. one processor becoming the test master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明实施例公开了一种多核处理器稳定性测试方法、装置、电子设备及存储介质，其中，方法包括：在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理；在确定所述待测设备的所述待测多核处理器生成当前稳定性测试信息的情况下，从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率；返回执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理的操作，直至确定满足多核处理器稳定性测试终止条件。本发明实施例的技术方案能够提高多核处理器稳定性测试的可靠性和准确性。

Description

多核处理器稳定性测试方法、装置、电子设备及存储介质
技术领域
本发明实施例涉及测试技术领域，尤其涉及一种多核处理器稳定性测试方法、装置、电子设备及存储介质。
背景技术
目前，各产业对于设备平台***运行的稳定性要求越来越高，而处理器的稳定性也是影响设备平台***运行稳定性的重要因素之一。因此，在设备出厂前通常需要对其处理器进行稳定性测试。
目前，对处理器进行稳定性测试的方法包括两种：第一种完全依靠人力手动测试，需要人工重复切换处理器的高低工作频率。第二种是自动测试方式，需要触发处理器运行特定的测试程序切换处理器的高低工作频率，获取该处理器运行在该特定的测试程序的过程中的状态数据，判断处理器是否出现死机或重启等异常情况，以确定处理器的稳定性测试结果。
发明人在实现本发明的过程中，发现现有技术存在如下缺陷：人力手动测试的方式需要人力重复相同的工作，浪费大量的人力资源。同时，人力手动进行处理器的稳定性测试往往会出现处理器的工作频率被频繁切换的问题，可能会导致处理器的供电芯片出现过流保护现象，严重的甚至会直接损坏供电芯片，从而影响设备平台***的正常使用。另外在实际应用中，处理器的运算负载是常常变化的，尤其对于多核处理器来说，其运算负载的变化更为复杂。而在现有的自动测试方式中，处理器的运算负载处于一个不变化的状态，因此难以有效模拟处理器在实际应用过程中的稳定性情况。部分自动测试方式虽然对处理器的工作频率进行切换以模拟处理器在实际应用过程中的稳定性情况，但处理器的工作频率切换方式单一，仍然无法真实地反映处理器尤其是多核处理器在实际应用过程中的稳定性情况。因此，传统技术中测得的处理器稳定性的可靠性和准确性不高。
发明内容
本发明实施例提供一种多核处理器稳定性测试方法、装置、电子设备及存储介质，能够提高多核处理器稳定性测试的可靠性和准确性。
根据本发明的一方面，提供了一种多核处理器稳定性测试方法，包括：
在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理；
在确定所述待测设备的所述待测多核处理器生成当前稳定性测试信息的情况下，从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率；
返回执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理的操作，直至确定满足多核处理器稳定性测试终止条件。
本发明实施例通过在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理后，如果确定待测设备的待测多核处理器生成了当前稳定性测试信息，则从待测多核处理器的各个处理器内核中确定目标内核，并更新目标内核的当前工作频率，以继续进行循环测试，直至确定满足多核处理器稳定性测试终止条件，解决现有处理器稳定性测试方法存着的可靠度和准确率较低等问题，能够提高多核处理器稳定性测试的可靠性和准确性。
可选的，在所述采用目标测试程序对所述待测多核处理器进行加压处理之前，还包括：
根据设备配置表获取各个平台设备的设备功耗信息；
根据所述设备功耗信息从所述平台设备中筛选所述待测设备；
获取所述待测设备中待测多核处理器的当前工作频率及所述待测多核处理器支持的全部工作频率。
通过将功耗最高的平台设备筛选为待测设备，以对待测设备的待测多核处理器进行稳定性测试，可以满足各平台设备对功耗的需求。
可选的，所述在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理，包括：
根据所述待测设备的设备类型确定至少一个稳定性测试程序；
随机选择其中一个所述稳定性测试程序作为所述目标测试程序；
根据所述待测多核处理器的实际运行数据生成加压序列；
采用所述目标测试程序按照所述加压序列对所述待测多核处理器依次进行加压处理。
通过随机选择目标测试程序，可以避免采用单一固定的测试程序对待测多核处理器进行稳定性测试，从而提高稳定性测试的可靠性。同时，加压序列的应用可以有效模拟处理器的实际运行情况，从而提高稳定性测试的准确性。
可选的，所述待测多核处理器的数量为多个；所述从所述待测多核处理器的各个处理器内核中确定目标内核，包括：
依次遍历各所述待测多核处理器，并将当前遍历待测多核处理器的全部处理器内核作为所述目标内核；
在确定所述待测多核处理器遍历完成后，将所述待测多核处理器的全部处理器内核作为所述目标内核。
上述技术方案提供了一种可用的目标内核的确定方式，通过依次遍历目标内核，可以使得全部处理器内核遍历所有的工作频率，能够模拟到待测多核处理器的全部工况类型，从而提高待测多核处理器稳定性测试的准确性和可靠性。
可选的，所述待测多核处理器的数量为多个；所述待测多核处理器包括多个DIE(晶片)；所述从所述待测多核处理器的各个处理器内核中确定目标内核，包括：
依次遍历各所述待测多核处理器的DIE，并将当前遍历待测多核处理器的当前遍历DIE的全部处理器内核作为所述目标内核；
在确定所述待测多核处理器的DIE遍历完成后，将所述待测多核处理器的全部DIE的处理器内核作为所述目标内核。
上述技术方案提供了一种可用的，基于DIE的目标内核的确定方式，通过依次遍历DIE的内核确定目标内核，可以使得处理器的全部DIE遍历所有的工作频率，能够模拟到待测多核处理器的DIE的全部工况类型，从而提高待测多核处理器稳定性测试的准确性和可靠性。
可选的，所述待测多核处理器的数量为多个；所述从所述待测多核处理器的各个处理器内核中确定目标内核，包括：
依次遍历各所述待测多核处理器，对所述当前遍历待测多核处理器随机选取部分处理器内核作为所述目标内核；
在确定所述待测多核处理器遍历完成后，对每个所述待测多核处理器机选取部分处理器内核作为所述目标内核。
上述技术方案提供了另一种可用的目标内核的确定方式，通过随机的方式确定目标内核，并对目标内核遍历所有的工作频率，能够模拟待测多核处理器的实际运行情况，从而提高待测多核处理器稳定性测试的准确性和可靠性。
可选的，所述更新所述目标内核的当前工作频率，包括：
依次遍历所述待测多核处理器支持的全部工作频率以确定更新工作频率；
根据所述更新工作频率更新所述目标内核的当前工作频率。
上述目标内核的当前工作频率的更新方式可以实现对待测多核处理器支持的全部工作频率均实现稳定性测试，从而提高稳定性测试的可靠性。
可选的，所述多核处理器稳定性测试终止条件包括以下至少一项：
当前稳定性测试信息包括测试失败信息；或
当前测试轮次达到设定测试次数。
通过设定多核处理器稳定性测试终止条件，可以合理进行不同待测处理器的测试时间的安排，以及防止过于频繁的进行工作频率的切换，导致设备出现异常，影响待测设备的后期正常使用。
根据本发明的另一方面，提供了一种多核处理器稳定性测试装置，包括：
加压处理模块，用于在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理；
工作频率更新模块，用于在确定所述待测设备的所述待测多核处理器生成当前稳定性测试信息的情况下，从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率；
循环执行模块，用于返回执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理的操作，直至确定满足多核处理器稳定性测试终止条件。
根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的多核处理器稳定性测试方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的多核处理器稳定性测试方法。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种多核处理器稳定性测试方法的流程图；
图2是本发明实施例提供的另一种多核处理器稳定性测试方法的流程图；
图3是本发明实施例提供的一种多核处理器稳定性测试方法的流程示意图；
图4是本发明实施例提供的一种多核处理器稳定性测试装置的示意图；
图5为本发明实施例提供的一种电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1是本发明实施例提供的一种多核处理器稳定性测试方法的流程图，本实施例可适用于对多核处理器的内核更新工作频率以对多核处理器进行稳定性测试的情况，该方法可以由多核处理器稳定性测试装置来执行，该装置可以由软件和/或硬件的方式来实现，并一般可集成在电子设备中，该电子设备可以是终端设备，也可以是服务器设备，本发明实施例并不对电子设备的具体设备类型进行限定。相应的，如图1所示，该方法包括如下操作：
S110、在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理。
其中，待测设备可以是任意类型的需要对内部安装的处理器进行稳定性测试的设备，例如可以是终端设备，也还可以是服务器设备等，本发明实施例并不对待测设备的设备类型进行限定。待测多核处理器可以是待测设备中安装应用的，具有多个内核的处理器，例如可以是CPU(Central Processing Unit，中央处理器)或GPU(Graphics ProcessingUnit，图形处理器)等类型的处理器。可选的，待测设备可以包括多个待测多核处理器。当前工作频率也即待测多核处理器当前工作状态所使用的频率。目标测试程序可以是用于对多核处理器进行加压测试的程序。
在本发明实施例中，在确定待测设备后，可以获取待测设备中待测多核处理器的当前工作频率，从而在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理。为了提高待测多核处理器稳定性测试的可靠性和准确性，可选的，可以采用目标测试程序对待测多核处理器进行不同程度的加压测试，以尽量模拟多核处理器在实际工作状态下的工作负荷情况。
S120、在确定所述待测设备的所述待测多核处理器生成当前稳定性测试信息的情况下，从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率。
其中，当前稳定性测试信息可以是待测多核处理器在当前工作频率下进行加压处理所生成的稳定性的测试信息，该信息可以表征待测多核处理器在当前工作频率下通过稳定性测试，例如可以包括但不限于处理器负荷随加压处理的正常变化数据，也还可以是包括待测多核处理器正常工作所生成的日志信息等，只要能够反应处理器正常通过稳定性测试的测试结果即可，本发明实施例并不对当前稳定性测试信息所包括的具体信息内容进行限定。目标内核可以是待测多核处理器中需要更新当前工作频率的内核。
相应的，如果确定待测设备的待测多核处理器生成当前稳定性测试信息，表明待测多核处理器在当前工作频率下通过了稳定性测试，可以在当前工作频率下正常工作。此时，可以继续对待测设备的待测多核处理器进行稳定性测试。可以理解的是，由于待测设备的待测多核处理器具有多个内核，而在实际工作状态中，并不是所有的内核都处于工作状态，仅在满载状态时，所有的内核均处于工作状态。因此，为了有效模拟待测设备的待测多核处理器的实际工作情况，可以从待测多核处理器的各个处理器内核中筛选确定目标内核，并仅更新目标内核的当前工作频率。可以理解的是，目标内核可以是待测多核处理器的部分或全部内核。目标内核更新后的工作频率可以为待测多核处理器所支持的工作频率。更新目标内核的当前工作频率可以有效实现模拟多核处理器响应于实际的运算负载而做出的频率调整。
相应的，如果确定待测设备的待测多核处理器没有生成当前稳定性测试信息，例如，待测多核处理器加压处理后，处理器的负荷出现陡增导致处理器的供电芯片出现异常等情况，表明待测多核处理器在当前工作频没有通过稳定性测试或测试并没有进行。如果确定是没有通过稳定性测试，为了保护待测多核处理器，则需要终止对待测多核处理器的稳定性测试流程。如果确定是稳定性测试并没有进行，则可以重新执行一次加压处理过程。
S130、判断是否满足多核处理器稳定性测试终止条件。若是，则执行S140；否则，返回执行S110。
S140、终止对待测设备的待测多核处理器的稳定性测试。
其中，多核处理器稳定性测试终止条件可以是预先制定的，用于终止对待测多核处理器的稳定性测试的条件，可以根据实际的测试需求以及设备的工作状态确定，本发明实施例并不对多核处理器稳定性测试终止条件的具体条件内容进行限定。
相应的，在更新目标内核的当前工作频率之后，可以首先根据多核处理器稳定性测试终止条件判断当前的稳定性测试流程是否需要终止。如果确定满足多核处理器稳定性测试终止条件，则表明需要终止当前的稳定性测试流程，即可终止对待测设备的待测多核处理器的稳定性测试。否则，确定需要继续进行对待测设备的待测多核处理器的稳定性测试流程，可以返回执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作，以继续稳定性测试流程。
由此可见，通过对待测多核处理器筛选目标内核，并更新目标内核的工作频率，以针对不同目标内核在不同的工作频率下进行加压处理，实现对待测设备的待测多核处理器的稳定性测试，可以确保在稳定性测试过程中有效模拟待测设备的待测多核处理器的实际工作情况，从而提高多核处理器稳定性测试的可靠性和准确性。
本发明实施例通过在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理后，如果确定待测设备的待测多核处理器生成了当前稳定性测试信息，则从待测多核处理器的各个处理器内核中确定目标内核，并更新目标内核的当前工作频率，以继续进行循环测试，直至确定满足多核处理器稳定性测试终止条件，解决现有处理器稳定性测试方法存着的可靠度和准确率较低等问题，能够提高多核处理器稳定性测试的可靠性和准确性。
图2是本发明实施例提供的另一种多核处理器稳定性测试方法的流程图，本实施例以上述实施例为基础进行具体化，在本实施例中，给出了对待测多核处理器进行加压处理、确定目标内核以及更新目标内核的当前工作频率的多种具体可选的实现方式，同时给出了进行测试前的前期准备操作。相应的，如图2所示，本实施例的方法可以包括：
S210、根据设备配置表获取各个平台设备的设备功耗信息。
其中，设备配置表可以是各个平台设备的信息配置表。可以理解的是，一个平台类型可以配置一个设备配置表，该设备配置表可以包括该平台内所有平台设备的配置信息。进行测试时，可以针对一个平台进行测试。一个平台测试完成后，可以切换至另外一个平台进行测试。
可以理解的是，随着人工智能、云计算和超算中心等高新技术产业的迅猛发展，处理器的处理速度越来越快，对处理器性能的要求也日益升高。然而，速度与性能的双向提升同时也会引发高能耗等问题。因此，考虑到降低功耗的需求，在对待测设备的待测多核处理器进行稳定性测试的过程中，可以引入设备功耗问题，以同时达到降低功耗以及处理器的稳定性测试的目的。
S220、根据所述设备功耗信息从所述平台设备中筛选所述待测设备。
具体的，在进行稳定性测试之前，可以首先以功耗为依据确定待测设备。在确定待测设备时，可以根据设备配置表获取各个平台设备的设备功耗信息，从而以设备功耗信息为依据，从各平台设备中筛选待测设备。可选的，可以将功耗最高的平台设备筛选为待测设备。如此，当待测设备通过稳定性测试后，其他的平台设备的处理器无需重复进行稳定性测试，可以直接默认通过稳定性测试。
S230、获取所述待测设备中待测多核处理器的当前工作频率及所述待测多核处理器支持的全部工作频率。
获取待测多核处理器支持的全部工作频率，可以用于后续确定目标内核可以更新的工作频率，并模拟待测多核处理器的实际工作负荷情况。
上述技术方案，通过将功耗最高的平台设备筛选为待测设备，以对待测设备的待测多核处理器进行稳定性测试，可以满足各平台设备对功耗的需求。
S240、在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理。
相应的，步骤S240具体可以包括下述操作：
S241、根据所述待测设备所属的平台类型确定至少一个稳定性测试程序。
其中，稳定性测试程序可以是任意类型的适用于待测设备的测试程序，可以用于对待测设备进行加压处理以进行稳定性测试。
可以理解的是，待测设备所属的平台类型不同，待测设备所使用的处理器的工作原理可能不同，其所使用的进行压力测试的稳定性测试程序也就不同。因此，需要根据待测设备所属的平台类型确定至少一个可用的稳定性测试程序。也即，本发明实施例提供的多核处理器稳定性测试方法可以适用于不同架构平台提供的多核处理器进行稳定性测试，从而实现跨平台应用。
示例性的，以CPU为例具体说明，通过查询待测设备的CPU的型号可以确定待测设备所属的平台类型。例如，待测设备的CPU所属平台例如可以是Intel(英特尔)、AMD(Advanced Micro Devices，超微半导体公司)、Hygon(海光)或者其他架构平台。不同架构平台的CPU的工作原理并不相同。其中，各个架构平台为各自设计的CPU配置有专用的压测工具，例如：Intel提供的压测工具可以用于对所属平台为Intel的CPU进行加压测试，而不能用于对所属平台为AMD的CPU进行测试。
S242、随机选择其中一个所述稳定性测试程序作为所述目标测试程序。
相应的，在确定待测设备多个可用的稳定性测试程序之后，可以从各稳定性测试程序中随机选择其中一个作为目标测试程序。
示例性的，假设稳定性测试程序包括单精度、双精度以及多精度线性方程组的压力测试程序，则可以从中随机选择其中一个压力测试程序作为目标测试程序，以对待测设备的待测多核处理器修改工作负荷。
S243、根据所述待测多核处理器的实际运行数据生成加压序列。
其中，实际运行数据可以是处理器的实际工作情况的运行数据。加压序列可以是由多个加压数值所构成的序列。
在本发明实施例中，可选的，在确定目标测试程序后，为了进一步保证稳定性测试的准确率，可以获取待测多核处理器的实际运行数据，并根据获取的实际运行数据生成相应的加压序列。或者，实际运行数据还可以通过随机的方式模拟生成，也即也还可以随机生成一些列的加压序列，本发明实施例对加压序列的生成方式并不进行限制。
在一个具体的例子中，根据待测多核处理器某一天的实际运行数据，生成其工作负荷变化曲线，以根据工作负荷变化曲线生成相应的加压序列。或者，直接随机生成加压序列。示例性的，加压序列例如可以是10％、80％、50％、100％、idle(空闲)、100％、20％、70％、100％及30％等。
S244、采用所述目标测试程序按照所述加压序列对所述待测多核处理器依次进行加压处理。
相应的，在确定目标测试程序并生成加压序列之后，即可采用目标测试程序按照加压序列中的加压数值，依次对待测多核处理器进行不同程度的加压处理。
上述技术方案，通过随机选择目标测试程序，可以避免采用单一固定的测试程序对待测多核处理器进行稳定性测试，从而提高稳定性测试的可靠性。同时，加压序列的应用可以有效模拟处理器的实际运行情况，从而提高稳定性测试的准确性。
S250、判断待测设备的待测多核处理器是否生成当前稳定性测试信息，若是，执行S260；否则执行S270。
可以理解的是，如果待测设备的待测多核处理器没有生成当前稳定性测试信息，表明在当前工作频率下测试没有进行或在当前工作频率下测试没有通过。因此，首先需要判断没有生成当前稳定性测试信息的原因。如果是在当前工作频率下测试没有进行，则需要返回执行根据待测设备所属的平台类型确定至少一个稳定性测试程序的操作，直至确定在当前工作频率下测试完成，并生成了当前稳定性测试信息。如果是当前测试流程满足多核处理器稳定性测试终止条件，如在当前工作频率下测试没有通过，或已经到底设定的测试终结点，则需要终止对待测设备的待测多核处理器的稳定性测试。
S260、从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率。
在本发明的一个可选实施例中，所述待测多核处理器的数量可以为多个；所述从所述待测多核处理器的各个处理器内核中确定目标内核，可以包括：依次遍历各所述待测多核处理器，并将当前遍历待测多核处理器的全部处理器内核作为所述目标内核；在确定所述待测多核处理器遍历完成后，将所述待测多核处理器的全部处理器内核作为所述目标内核。所述更新所述目标内核的当前工作频率，可以包括：依次遍历所述待测多核处理器支持的全部工作频率以确定更新工作频率；根据所述更新工作频率更新所述目标内核的当前工作频率。
其中，当前遍历待测多核处理器可以当前正在遍历的待测多核处理器。
在一个具体的例子中，假设待测多核处理器为多核CPU，其数量为2个，即CPU1和CPU2，每个CPU均有32个内核，各CPU支持的工作频率相同，则从各待测多核处理器的各个处理器内核中确定目标内核的方式可以为：首先将CPU1作为当前遍历待测多核处理器，对CPU1的32个内核全部作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。在这过程中，需要保持CPU2的当前工作频率不变。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。当CPU1的全部内核对待测多核处理器支持的全部工作频率全部遍历完成后，将CPU2作为当前遍历待测多核处理器，对CPU2的32个内核全部作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。在这过程中，需要保持CPU1的当前工作频率不变。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。当CPU1和CPU2的全部内核分别对待测多核处理器支持的全部工作频率全部遍历完成后，同时将CPU1和CPU2的全部内核作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。
上述技术方案提供了一种可用的目标内核的确定方式，通过依次遍历目标内核，可以使得全部处理器内核遍历所有的工作频率，能够模拟到待测多核处理器的全部工况类型，从而提高待测多核处理器稳定性测试的准确性和可靠性。
在本发明的一个可选实施例中，所述待测多核处理器的数量可以为多个；所述待测多核处理器可以包括多个DIE；所述从所述待测多核处理器的各个处理器内核中确定目标内核，可以包括：依次遍历各所述待测多核处理器的DIE，并将当前遍历待测多核处理器的当前遍历DIE的全部处理器内核作为所述目标内核；在确定所述待测多核处理器的DIE遍历完成后，将所述待测多核处理器的全部DIE的处理器内核作为所述目标内核。
其中，当前遍历DIE可以是当前正在遍历的待测多核处理器中当前遍历的DIE。
在一个具体的例子中，假设待测多核处理器为多核CPU，其数量为2个，即CPU1和CPU2，每个CPU均有4个DIE，即DIE1、DIE2、DIE3和DIE4，每个DIE有8个内核，即每个CPU均有32个内核，各CPU支持的工作频率相同，则从各待测多核处理器的各个处理器内核中确定目标内核的方式可以为：首先将CPU1作为当前遍历待测多核处理器，并将CPU1的DIE1的8个内核作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。在这过程中，需要保持CPU2的当前工作频率不变。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。其次，将CPU1的DIE2的8个内核作为作为目标内核，并对目标内核重复执行上述操作，直至将CPU1的4个DIE全部遍历完毕。
当CPU1的全部DIE的内核对待测多核处理器支持的全部工作频率全部遍历完成后，将CPU2作为当前遍历待测多核处理器，对CPU2的DIE1的8个内核作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。在这过程中，需要保持CPU1的当前工作频率不变。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。然后，将CPU2的DIE2的8个内核作为目标内核，并对目标内核重复执行上述操作，直至将CPU2的4个DIE全部遍历完毕。
当CPU1和CPU2的全部DIE的内核分别对待测多核处理器支持的全部工作频率全部遍历完成后，同时将CPU1和CPU2的全部DIE的内核作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。
上述技术方案提供了一种可用的，基于DIE的目标内核的确定方式，通过依次遍历DIE的内核确定目标内核，可以使得处理器的全部DIE遍历所有的工作频率，能够模拟到待测多核处理器的DIE的全部工况类型，从而提高待测多核处理器稳定性测试的准确性和可靠性。
在本发明的一个可选实施例中，所述待测多核处理器的数量为多个；所述从所述待测多核处理器的各个处理器内核中确定目标内核，可以包括：依次遍历各所述待测多核处理器，对所述当前遍历待测多核处理器随机选取部分处理器内核作为所述目标内核；在确定所述待测多核处理器遍历完成后，对每个所述待测多核处理器机选取部分处理器内核作为所述目标内核。所述更新所述目标内核的当前工作频率，可以包括：依次遍历所述待测多核处理器支持的全部工作频率以确定更新工作频率；根据所述更新工作频率更新所述目标内核的当前工作频率。
在一个具体的例子中，假设待测多核处理器为多核CPU，其数量为2个，即CPU1和CPU2，每个CPU均有32个内核，各CPU支持的工作频率相同，则从各待测多核处理器的各个处理器内核中确定目标内核的方式可以为：首先将CPU1作为当前遍历待测多核处理器，对CPU1的随机选取部分内核作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。在这过程中，需要保持CPU2的当前工作频率不变。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。当CPU1对待测多核处理器支持的全部工作频率全部遍历完成后，将CPU2作为当前遍历待测多核处理器，对CPU2随机选取部分内核作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。在这过程中，需要保持CPU1的当前工作频率不变。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。当CPU1和CPU2分别对待测多核处理器支持的全部工作频率全部遍历完成后，从CPU1和CPU2的全部内核中随机选取部分内核作为目标内核，依次遍历待测多核处理器支持的全部工作频率以确定当前可用的更新频率，并根据当前可用的更新频率统一修改目标内核的当前工作频率。目标内核的频率更新后，可以重复执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理的操作。
上述技术方案提供了另一种可用的目标内核的确定方式，通过随机的方式确定目标内核，并对目标内核遍历所有的工作频率，能够模拟待测多核处理器的实际运行情况，从而提高待测多核处理器稳定性测试的准确性和可靠性。
S270、判断是否满足多核处理器稳定性测试终止条件，若是，执行S280；否则，返回执行S242。
在本发明的一个可选实施例中，所述多核处理器稳定性测试终止条件可以包括以下至少一项：当前稳定性测试信息包括测试失败信息；或，当前测试轮次达到设定测试次数。
其中，测试失败信息可以是待测设备异常，如待测多核处理器的供电芯片VR(Voltage Regulator，电压调节器)芯片的过流保护甚至损坏，或概率性死机或者不开机等异常问题，还可以包括压力测试的结果未达到测试标准以及日志信息有报错信息等异常问题，本发明实施例并不对异常问题的具体异常类型和异常内容进行限定。设定测试次数可以是根据实际测试需求或待测设备的运行情况所设定的循环测试次数。
可选的，设定测试次数的取值可以为设定测试时间与单次测试时间的商。例性的，假设待测设备测试一次需要0.5小时，设定测试时间为24小时，则设定测试次数可以为48。
通过设定多核处理器稳定性测试终止条件，可以合理进行不同待测处理器的测试时间的安排，以及防止过于频繁的进行工作频率的切换，导致设备出现异常，影响待测设备的后期正常使用。
S280、终止对待测设备的待测多核处理器的稳定性测试。
图3是本发明实施例提供的一种多核处理器稳定性测试方法的流程示意图，为了更清楚的表述本发明实施例提供的技术方案，在一个具体的例子中，以服务器作为待测设备，CPU作为服务器的待测多核处理器，采用自动化测试脚本自动执行稳定性测试程序，如图3所示，本发明实施例提供的技术方案可以包括下述具体流程：
步骤一、通过自动化测试脚本根据服务器配置表选择测试配置中功耗最高的设备作为待测设备。
步骤二、对自动化测试脚本输入脚本指令及测试设定的圈数，其中，脚本指令可以用于调动后续测试流程。
步骤三、自动化测试脚本自动判断待测设备所使用的平台，以确定待测设备中当前CPU的类型。
步骤四、自动化测试脚本通过指令获取当前CPU的工作频率及所支持的所有工作频率。
示例性的，自动化测试脚本可以通过指令从当前CPU的寄存器中获取该待测CPU支持的工作频率。
步骤五、自动化测试脚本在当前的工作频率下随机使用单精度、双精度以及多精度线性方程组的测试程序，依次对所有的CPU进行10％、80％、50％、100％、idle、100％、20％、70％、100％及30％等不同程度的加压，来实现CPU运算的压力测试，测试过程中查看待测设备是否会出现由于CPU loading突然陡增，造成VR芯片的过流保护甚至损坏等异常现象。
步骤六、测试结束输出测试结果。可选的，测试结果可以以测试报告的形式输出。如果测试结果异常，表示测试未通过，可以终止测试。如果测试结果为空，如未生成相应的测试报告，可以返回执行步骤五。确定测试通过时，可继续执行步骤七。
步骤七、通过自动化测试脚本依次进行所有CPU以及单个DIE的工作频率的修改。每次修改工作频率后，可以重复执行步骤五。当完成遍历后，可以继续执行步骤八。
示例性的，假设待测设备有CPU1和CPU2两个处理器，CPU1和CPU2各有2个DIE，每个DIE有8个内核，则可以依次进行所有CPU以及单个DIE的工作频率的修改。其中，依次进行所有CPU的工作频率的修改，具体可以是：遍历CPU，将CPU1的16个内核依次遍历更新当前工作频率，CPU2的当前工作频率保持不变。然后遍历CPU2，将CPU2的16个内核依次遍历更新当前工作频率，CPU1的当前工作频率保持不变。最后，CPU1和CPU2的全部内核同时依次遍历更新当前工作频率。依次进行所有CPU的单个DIE的工作频率的修改，具体可以是：遍历CPU，将CPU1的DIE1的全部8个内核依次遍历更新当前工作频率，CPU1的DIE2和CPU2的当前工作频率保持不变。然后将CPU1的DIE2的全部8个内核依次遍历更新当前工作频率，CPU1的DIE1和CPU2的当前工作频率保持不变。进一步的，遍历CPU2，将CPU2的DIE1的全部8个内核依次遍历更新当前工作频率，CPU2的DIE2和CPU1的当前工作频率保持不变。然后将CPU2的DIE2的全部8个内核依次遍历更新当前工作频率，CPU2的DIE1和CPU1的当前工作频率保持不变。最后，CPU1和CPU2的全部DIE的全部内核同时依次遍历更新当前工作频率。
步骤八、上述CPU遍历以及所有工作频率遍历完成并执行加压处理后，采用随机的方式对CPU内各个DIE下的内核的工作频率进行遍历修改，每次工作频率修改完成后，重复执行步骤五。当完成遍历后，可以继续执行步骤九。
其中，采用随机的方式对CPU内各个DIE下的内核的工作频率进行修改的操作具体可以为：CPU1的32个内核随机选取几个内核统一遍历修改当前工作频率，CPU2的当前工作频率保持不变。然后，CPU2的32个内核随机选取几个内核统一遍历修改当前工作频率，CPU1的当前工作频率保持不变。最后，CPU1和CPU2的全部内核中随机选取几个内核统一遍历修改当前工作频率。
可以理解的是，随机选取内核的方式相当于随机选取了DIE。示例性的，假设随机选取的内核为CPU1的内核1和内核10，而CPU1的内核1属于CPU1的DIE1，CPU1的内核10属于CPU1的DIE2，则相当于随机选取了CPU1的DIE1的内核1和DIE2的内核10。
步骤九、输出当前的测试结果，并判断测试是否通过。测试通过则执行步骤十，否则结束测试。
步骤十、判断当前的执行圈数是否达到设定的圈数。若已达到，进行步骤十一；若无，则返回执行步骤七。
步骤十一、输出一份总的测试报告，测试完成。
需要说明的是，在上述方案中，步骤七和步骤八可以选择执行其中一个步骤，实现频率切换，也还可以两个步骤按顺序执行，实现频率切换。当两个步骤按顺序执行时，两个步骤的先后执行顺序并不受限制。同时，每次修改工作频率后，均可以执行步骤十，判断是否需要终止稳定性测试流程，本发明实施例对此并不进行限制。
上述技术方案中，整个稳定性测试过程可以实现全自动化测试，从而节约稳定性测试的人力成本和时间。同时稳定性测试方法可以较真实的模拟设备在实际使用场景下处理器的使用情况，并覆盖多平台使用，从而提高稳定性测试的可靠性、准确性和适用性。
需要说明的是，以上各实施例中各技术特征之间的任意排列组合也属于本发明的保护范围。
图4是本发明实施例提供的一种多核处理器稳定性测试装置的示意图，如图4所示，所述装置包括：加压处理模块310、工作频率更新模块320以及循环执行模块330，其中：
加压处理模块310，用于在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理；
工作频率更新模块320，用于在确定所述待测设备的所述待测多核处理器生成当前稳定性测试信息的情况下，从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率；
循环执行模块330，用于返回执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理的操作，直至确定满足多核处理器稳定性测试终止条件。
本发明实施例通过在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对待测多核处理器进行加压处理后，如果确定待测设备的待测多核处理器生成了当前稳定性测试信息，则从待测多核处理器的各个处理器内核中确定目标内核，并更新目标内核的当前工作频率，以继续进行循环测试，直至确定满足多核处理器稳定性测试终止条件，解决现有处理器稳定性测试方法存着的可靠度和准确率较低等问题，能够提高多核处理器稳定性测试的可靠性和准确性。
可选的，多核处理器稳定性测试装置还可以包括工作频率获取模块，用于：根据设备配置表获取各个平台设备的设备功耗信息；根据所述设备功耗信息从所述平台设备中筛选所述待测设备；获取所述待测设备中待测多核处理器的当前工作频率及所述待测多核处理器支持的全部工作频率。
可选的，加压处理模块310具体用于：根据所述待测设备所属的平台类型确定至少一个稳定性测试程序；随机选择其中一个所述稳定性测试程序作为所述目标测试程序；根据所述待测多核处理器的实际运行数据生成加压序列；采用所述目标测试程序按照所述加压序列对所述待测多核处理器依次进行加压处理。
可选的，所述待测多核处理器的数量为多个；工作频率更新模块320具体用于：依次遍历各所述待测多核处理器，并将当前遍历待测多核处理器的全部处理器内核作为所述目标内核；在确定所述待测多核处理器遍历完成后，将所述待测多核处理器的全部处理器内核作为所述目标内核。
可选的，所述待测多核处理器的数量为多个；所述待测多核处理器包括多个DIE；工作频率更新模块320具体用于：依次遍历各所述待测多核处理器的DIE，并将当前遍历待测多核处理器的当前遍历DIE的全部处理器内核作为所述目标内核；在确定所述待测多核处理器的DIE遍历完成后，将所述待测多核处理器的全部DIE的处理器内核作为所述目标内核。
可选的，所述待测多核处理器的数量为多个；工作频率更新模块320具体用于：依次遍历各所述待测多核处理器，对所述当前遍历待测多核处理器随机选取部分处理器内核作为所述目标内核；在确定所述待测多核处理器遍历完成后，对每个所述待测多核处理器机选取部分处理器内核作为所述目标内核。
可选的，工作频率更新模块320具体用于：依次遍历所述待测多核处理器支持的全部工作频率以确定更新工作频率；根据所述更新工作频率更新所述目标内核的当前工作频率。
可选的，所述多核处理器稳定性测试终止条件包括以下至少一项：当前稳定性测试信息包括测试失败信息；或，当前测试轮次达到设定测试次数。
上述多核处理器稳定性测试装置可执行本发明任意实施例所提供的多核处理器稳定性测试方法，具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节，可参见本发明任意实施例提供的多核处理器稳定性测试方法。
图5示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备(如头盔、眼镜、手表等)和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图5所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如多核处理器稳定性测试方法。
在一些实施例中，多核处理器稳定性测试方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的多核处理器稳定性测试方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行多核处理器稳定性测试方法。
本文中以上描述的***和技术的各种实施方式可以在数字电子电路***、集成电路***、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上***的***(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程***上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储***、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储***、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行***、装置或设备使用或与指令执行***、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体***、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在电子设备上实施此处描述的***和技术，该电子设备具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者触觉输入)来接收来自用户的输入。
可以将此处描述的***和技术实施在包括后台部件的计算***(例如，作为数据服务器)、或者包括中间件部件的计算***(例如，应用服务器)、或者包括前端部件的计算***(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的***和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算***中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将***的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算***可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
本发明实施例还提供一种存储计算机程序的计算机存储介质，所述计算机程序在由计算机处理器执行时用于执行本发明上述实施例任一所述的多核处理器稳定性测试方法：在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理；在确定所述待测设备的所述待测多核处理器生成当前稳定性测试信息的情况下，从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率；返回执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理的操作，直至确定满足多核处理器稳定性测试终止条件。
本发明实施例的计算机存储介质，可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的***、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ReadOnly Memory，ROM)、可擦式可编程只读存储器(Erasable Programmable Read OnlyMemory，EPROM，或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行***、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行***、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、射频(Radio Frequency，RF)等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言，诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络，包括局域网(LAN)或广域网(WAN)连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种多核处理器稳定性测试方法，其特征在于，包括：
在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理；
在确定所述待测设备的所述待测多核处理器生成当前稳定性测试信息的情况下，从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率；
返回执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理的操作，直至确定满足多核处理器稳定性测试终止条件。
2.根据权利要求1所述的方法，其特征在于，在所述采用目标测试程序对所述待测多核处理器进行加压处理之前，还包括：
根据设备配置表获取各个平台设备的设备功耗信息；
根据所述设备功耗信息从所述平台设备中筛选所述待测设备；
获取所述待测设备中待测多核处理器的当前工作频率及所述待测多核处理器支持的全部工作频率。
3.根据权利要求1所述的方法，其特征在于，所述在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理，包括：
根据所述待测设备所属的平台类型确定至少一个稳定性测试程序；
随机选择其中一个所述稳定性测试程序作为所述目标测试程序；
根据所述待测多核处理器的实际运行数据生成加压序列；
采用所述目标测试程序按照所述加压序列对所述待测多核处理器依次进行加压处理。
4.根据权利要求1所述的方法，其特征在于，所述待测多核处理器的数量为多个；所述从所述待测多核处理器的各个处理器内核中确定目标内核，包括：
依次遍历各所述待测多核处理器，并将当前遍历待测多核处理器的全部处理器内核作为所述目标内核；
在确定所述待测多核处理器遍历完成后，将所述待测多核处理器的全部处理器内核作为所述目标内核。
5.根据权利要求1所述的方法，其特征在于，所述待测多核处理器的数量为多个；所述待测多核处理器包括多个晶片DIE；所述从所述待测多核处理器的各个处理器内核中确定目标内核，包括：
依次遍历各所述待测多核处理器的DIE，并将当前遍历待测多核处理器的当前遍历DIE的全部处理器内核作为所述目标内核；
在确定所述待测多核处理器的DIE遍历完成后，将所述待测多核处理器的全部DIE的处理器内核作为所述目标内核。
6.根据权利要求1所述的方法，其特征在于，所述待测多核处理器的数量为多个；所述从所述待测多核处理器的各个处理器内核中确定目标内核，包括：
依次遍历各所述待测多核处理器，对所述当前遍历待测多核处理器随机选取部分处理器内核作为所述目标内核；
在确定所述待测多核处理器遍历完成后，对每个所述待测多核处理器随机选取部分处理器内核作为所述目标内核。
7.根据权利要求4-6任一项所述的方法，其特征在于，所述更新所述目标内核的当前工作频率，包括：
依次遍历所述待测多核处理器支持的全部工作频率以确定更新工作频率；
根据所述更新工作频率更新所述目标内核的当前工作频率。
8.一种多核处理器稳定性测试装置，其特征在于，包括：
加压处理模块，用于在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理；
工作频率更新模块，用于在确定所述待测设备的所述待测多核处理器生成当前稳定性测试信息的情况下，从所述待测多核处理器的各个处理器内核中确定目标内核，并更新所述目标内核的当前工作频率；
循环执行模块，用于返回执行在待测设备的待测多核处理器的当前工作频率下，采用目标测试程序对所述待测多核处理器进行加压处理的操作，直至确定满足多核处理器稳定性测试终止条件。
9.一种电子设备，其特征在于，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一所述的多核处理器稳定性测试方法。
10.一种计算机存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一所述的多核处理器稳定性测试方法。
CN202211093913.3A 2022-09-08 2022-09-08 多核处理器稳定性测试方法、装置、电子设备及存储介质 Pending CN116302722A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211093913.3A CN116302722A (zh) 2022-09-08 2022-09-08 多核处理器稳定性测试方法、装置、电子设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211093913.3A CN116302722A (zh) 2022-09-08 2022-09-08 多核处理器稳定性测试方法、装置、电子设备及存储介质

Publications (1)

Publication Number Publication Date
CN116302722A true CN116302722A (zh) 2023-06-23

Family

ID=86778445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211093913.3A Pending CN116302722A (zh) 2022-09-08 2022-09-08 多核处理器稳定性测试方法、装置、电子设备及存储介质

Country Status (1)

Country Link
CN (1) CN116302722A (zh)

Similar Documents

Publication Publication Date Title
US10671516B2 (en) Method, device, and computer program product for testing code
KR102374380B1 (ko) 인공지능 칩 테스트 방법, 장치, 기기 및 저장매체
CN113568821A (zh) 一种ai芯片计算性能的测试方法、装置、设备、及介质
CN105630683A (zh) 一种云测试体系架构
CN115629296A (zh) 芯片测试方法、装置、设备及存储介质
CN115598505A (zh) 一种芯片检测方法、装置、设备和存储介质
CN110134598B (zh) 一种批量处理方法、装置及***
CN115858311A (zh) 运维监控的方法、装置、电子设备及可读存储介质
CN113609027A (zh) 一种arm云服务器的测试方法、装置、电子设备和存储介质
CN109471787B (zh) 软件质量评价方法及装置、存储介质、电子设备
CN117724980A (zh) 软件框架性能的测试方法、装置、电子设备和存储介质
CN117609031A (zh) 多核片上程序调试方法、装置、设备及存储介质
CN115656788B (zh) 一种芯片测试***、方法、设备及存储介质
CN116302722A (zh) 多核处理器稳定性测试方法、装置、电子设备及存储介质
CN115481594B (zh) 计分板实现方法、计分板、电子设备及存储介质
CN115437865A (zh) 一种硬盘异常掉电测试方法、装置、设备及介质
CN115933514A (zh) 基于软plc的控制方法、装置、终端及存储介质
CN116258167A (zh) 一种数据检测方法、装置、电子设备及介质
EP3758003B1 (en) Methods, apparatuses, and computer storage media for testing depth learning chip
CN113190386A (zh) 芯片及其使用方法
CN116032813B (zh) 通信模块测试方法、装置、电子设备及存储介质
CN117075861A (zh) 一种背光模块的构建方法、装置、设备及介质
CN115374010A (zh) 功能测试方法、装置、设备及存储介质
CN115904839A (zh) 一种内存带宽的检测方法、装置、设备及存储介质
CN115567624A (zh) 一种报文处理方法、装置、电子设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination