CN116230549A - 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法 - Google Patents

集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法 Download PDF

Info

Publication number
CN116230549A
CN116230549A CN202310492983.4A CN202310492983A CN116230549A CN 116230549 A CN116230549 A CN 116230549A CN 202310492983 A CN202310492983 A CN 202310492983A CN 116230549 A CN116230549 A CN 116230549A
Authority
CN
China
Prior art keywords
diffusion region
source
trench
source contact
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310492983.4A
Other languages
English (en)
Other versions
CN116230549B (zh
Inventor
徐弘毅
盛况
任娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202310492983.4A priority Critical patent/CN116230549B/zh
Publication of CN116230549A publication Critical patent/CN116230549A/zh
Application granted granted Critical
Publication of CN116230549B publication Critical patent/CN116230549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本公开涉及集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法。该方法包括：在预制半导体结构形成第一槽，预制半导体结构包括叠层结构和第二源接触区，第一槽与第二源接触区被第一源接触区隔开，第一槽贯穿第一源接触区和沟道层并延伸入第一扩散区；形成具有第一掺杂类型的第二扩散区，第二扩散区至少自第一槽的底面沿堆叠方向贯穿保护层并延伸入复合衬底；在预制半导体结构形成第二槽，第二槽贯穿第一源接触区及沟道层，第二槽暴露出第一扩散区；形成位于第一槽内的栅氧结构；以及形成位于第二槽内的源极延伸部，其中，源极延伸部与第一扩散区实现电性接触。该方法可以制造退化风险较低的集成低势垒二极管的沟槽型绝缘栅场效应管。

Description

集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法
技术领域
本公开涉及半导体技术领域，特别是涉及集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法。
背景技术
金属-氧化物半导体场效应晶体管（MOSFET）可在电路中起到开关作用。MOSFET器件的开关损耗低、易驱动，因此其在电网、新能源汽车、国防军工等许多领域中发挥了重要的作用。
为了进一步提高MOSFET的静态性能，技术路线逐渐从平面栅MOSFET过渡到沟槽栅MOSFET，沟槽栅MOSFET通过去除结型场效应晶体管（JFET）区域电阻、提高沟道迁移率以及缩小元胞宽度降低了导通电阻。
在将沟槽栅MOSFET应用在高电场环境之下时，其层次结构特性造成其整体可靠性受到挑战。
发明内容
基于此，提供一种集成低势垒二极管的沟槽型绝缘栅场效应管，以有助于降低体二极管续流损耗，同时改善MOSFET体二极管双极型退化带来可靠性问题。
在第一方面，本公开实施方式提供一种用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法，该方法包括：在预制半导体结构形成第一槽，其中，预制半导体结构包括叠层结构和第二源接触区，叠层结构包括依次堆叠的复合衬底、保护层、第一扩散区、沟道层及第一源接触区，复合衬底、第一扩散区及第一源接触区具有第一掺杂类型，沟道层、第二源接触区及保护层具有第二掺杂类型，第二源接触区与沟道层电性连接，其中，第一槽与第二源接触区被第一源接触区隔开，第一槽贯穿第一源接触区和沟道层并延伸入第一扩散区；形成具有第一掺杂类型的第二扩散区，其中，第二扩散区至少自第一槽的底面沿堆叠方向贯穿保护层并延伸入复合衬底，第二扩散区与第一扩散区电性连接；在预制半导体结构形成第二槽，其中，第二槽位于第二源接触区背离第一槽的一侧，并贯穿第一源接触区及沟道层，第二槽暴露出第一扩散区；形成位于第一槽内的栅氧结构；以及形成位于第二槽内的源极延伸部，其中，源极延伸部与第一扩散区实现电性接触。
本公开实施方式提供的方法，通过形成第二槽，可将第一扩散区暴露出来，继而通过形成源极延伸部，使得该方法所制造的集成低势垒二极管的沟槽型绝缘栅场效应管中第一扩散区被源极延伸部电性接触，而沟道层和保护层形成了堆叠方向的夹断，源极延伸部与第一扩散区形成的结构的退化风险较低。本公开实施方式提供的方法在形成沟槽型绝缘栅场效应管的过程中，集成了低势垒二极管作为续流二极管，降低了体二极管损耗，同时避免了双极型退化，提升了沟槽型绝缘栅场效应管的可靠性。此外，通过形成第一扩散区，可有助于扩散沟槽型绝缘栅场效应管的电流，还配合保护层使得形成于第一槽的栅氧结构可受到保护。
在一些实施方式中，源极延伸部与第一扩散区实现欧姆接触。示例性地，该方法包括形成第一扩散区的步骤。示例性地，可形成厚度在0.2μm至1μm的范围内的第一扩散区。
如此设置，可使沟道层与保护层形成夹断势垒二极管。该二极管的势垒高度由第一扩散区的厚度控制，且连续可调。
在一些实施方式中，形成源极延伸部的步骤包括：形成第一金属层，其中，第一金属层与第一扩散区实现肖特基接触；及形成第二金属层，其中，第二金属层与第一金属层电性连接。
本公开实施方式提供的方法，通过形成第一金属层实现了对第一扩散区进行肖特基接触，使得该方法形成的集成低势垒二极管的沟槽型绝缘栅场效应管中形成了肖特基二极管，而沟道层和保护层可形成夹断，肖特基势垒并未直接暴露在垂直的电场方向。该方法形成的集成低势垒二极管的沟槽型绝缘栅场效应管高压可靠、短路过程有优势。
在一些实施方式中，第二槽沿堆叠方向贯穿第一扩散区。
如此设置，使得所形成的源极延伸区在不同方向接触第一扩散区，在保护栅氧结构的情况下，可根据需求而控制第一扩散区内的电场状态。
在第二方面，本公开实施方式提供一种集成低势垒二极管的沟槽型绝缘栅场效应管，该集成低势垒二极管的沟槽型绝缘栅场效应管包括：叠层结构，包括依次堆叠的复合衬底、保护层、第一扩散区、沟道层及第一源接触区，复合衬底、第一扩散区及第一源接触区具有第一掺杂类型，沟道层和保护层具有第二掺杂类型；第二源接触区，具有第二掺杂类型，第二源接触区与沟道层电性连接；第二扩散区，具有第一掺杂类型，沿堆叠方向贯穿保护层并延伸入复合衬底，第二扩散区与第一扩散区电性连接；栅氧结构，贯穿第一源接触区和沟道层，并延伸入第二扩散区，栅氧结构与第二源接触区被第一源接触区隔开；以及源极延伸部，位于第二源接触区背离栅氧结构的一侧，源极延伸部贯穿第一源接触区及沟道层，源极延伸部与第一扩散区实现电性接触。
通过设置源极延伸部与第一扩散区电性接触，该集成低势垒二极管的沟槽型绝缘栅场效应管能够较好地消除其结构中续流二极管的退化风险，能够得到更广泛的应用。此外，该集成低势垒二极管的沟槽型绝缘栅场效应管的第一扩散区用于扩散器件电流并可配合保护层保护栅氧结构。
在一些实施方式中，源极延伸部与第一扩散区实现欧姆接触。
如此设置，有助于使沟道层与保护层形成夹断势垒二极管。此二极管的势垒高度可受到较好的控制，提升了集成低势垒二极管的沟槽型绝缘栅场效应管的适应性。
在一些实施方式中，源极延伸部包括第一金属层和第二金属层，第一金属层与第一扩散区实现肖特基接触，第二金属层与第一金属层电性连接。
该集成低势垒二极管的沟槽型绝缘栅场效应管中，第一金属层与第一扩散区实现肖特基接触，形成在堆叠方向的垂向上的肖特基二极管，并且沟道层与保护层形成堆叠方向的夹断。在高压状态中，肖特基势垒并未直接暴露在垂直的电场方向，能抑制表面势垒高度降低；在短路过程中，由于集成低势垒二极管的沟槽型绝缘栅场效应管具有该优势，可避免势垒高度降低带来的肖特基结位置的提前失效的问题。
在一些实施方式中，源极延伸部沿堆叠方向贯穿第一扩散区。
如此设置，可调整肖特基接触或欧姆接触的位置，继而调节势垒与电场的位置关系以抑制表面势垒高度降低。可根据实际需求提供不同的实施例。
在一些实施方式中，集成低势垒二极管的沟槽型绝缘栅场效应管具有第一元胞位置和第二元胞位置，第一元胞位置与第二元胞位置相对的方向与堆叠方向垂直并与第二源接触区和栅氧结构相对的方向垂直；第二源接触区位于第一元胞位置的部分沿堆叠方向贯穿沟道层；第二源接触区位于第二元胞位置的部分沿堆叠方向贯穿沟道层及第一扩散区，源极延伸部位于第二元胞位置的部分延伸入第二源接触区并与第二源接触区电性接触。
如此设置，在第二元胞位置，源极延伸部与第二源接触区电性接触且第二源接触区与保护层可连接，这有助于在动态过程中抑制保护层的电荷积累。
在第三方面，本公开实施方式提供一种电子元件，该电子元件包括：电路；及前述的集成低势垒二极管的沟槽型绝缘栅场效应管，与电路电性连接。
通过设置前述集成低势垒二极管的沟槽型绝缘栅场效应管，该电子元件的可控性较高，适用范围较广，集成低势垒二极管的沟槽型绝缘栅场效应管可为电路提供续流二极管的作用，电子元件具有较长的使用寿命。
附图说明
图1为本公开实施方式提供的制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法的流程框图；
图2为本公开实施方式中复合衬底的结构示意图；
图3为本公开实施方式中形成预制沟道层后的半导体结构的结构示意图；
图4为本公开实施方式中形成第一源接触区后的半导体结构的结构示意图；
图5为本公开实施方式中形成第二源接触区后的半导体结构的结构示意图；
图6为本公开实施方式中形成第一槽后的半导体结构的结构示意图；
图7为本公开实施方式中形成第二扩散区后的半导体结构的结构示意图；
图8为本公开实施方式中形成第二槽后的半导体结构的结构示意图；
图9为本公开实施方式中形成绝缘层后的半导体结构的结构示意图；
图10为本公开实施方式中形成栅极后的半导体结构的结构示意图；
图11为本公开实施方式中形成源极后的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图12为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图13为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图14为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图15为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图16为本公开实施方式中形成第一金属层后的金属氧化物半导体结构的结构示意图；
图17为图16中A-A处的截面示意图；
图18为图16中B-B处的截面示意图；
图19为图16中C-C处的截面示意图；
图20为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图21为图20中D-D处的截面示意图；
图22为本公开实施方式中另一种半导体结构在第二元胞位置的结构示意图；
图23为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图24为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图25为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图26为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图27为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图28为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图29为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图30为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图31为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图；
图32为本公开实施方式提供的电子元件的结构框图。
附图标记说明：100、预制叠层结构；101、复合衬底；102、衬底；103、外延层；104、保护层；105、第一扩散区；106、预制沟道层；107、沟道层；108、第一源接触区；109、第二源接触区；110、第一槽；111、第二扩散区；112、第二槽；113、绝缘层；114、栅极；115、栅氧结构；116、源极结构；117、源极延伸部；118、源极覆盖部；119、第一金属层；120、第二金属层；20、电子元件；200、预制半导体结构；300、沟槽型绝缘栅场效应管；400、电路。
具体实施方式
为使本公开实施方式的上述目的、特征和优点能够更加明显易懂，下面结合附图对本公开实施方式的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本公开实施方式。但是本公开实施方式能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本公开实施方式内涵的情况下做类似改进，因此本公开实施方式不受下面公开实施方式的具体实施例的限制。
在本公开实施方式的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开实施方式和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开实施方式的限制。
此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。示例性地，第一元胞也可被称作第二元胞，第二元胞也可被称作第一元胞。在本公开实施方式的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本公开实施方式中，除非另有明确的规定和限定，术语“相连”、“连接”等应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是柔性连接，也可以是沿至少一个方向的刚性连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。术语“安装”、“设置”、“固定”等可以广义理解为连接。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开实施方式中的具体含义。
在本公开实施方式中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的，并不表示是唯一的实施方式。
参阅图1，图1示出了本公开实施例中用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法的流程示意图，本公开实施例提供的用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法10，包括下述步骤。
步骤S101，形成第一槽。第一槽位于预制半导体结构。示例性地，预制半导体结构包括叠层结构和第二源接触区。叠层结构包括依次堆叠的复合衬底、保护层、第一扩散区、沟道层及第一源接触区。复合衬底、第一扩散区及第一源接触区具有第一掺杂类型，沟道层、第二源接触区及保护层具有所述第二掺杂类型。第二源接触区与沟道层电性连接。第一槽与第二源接触区被第一源接触区隔开，第一槽贯穿第一源接触区和沟道层并延伸入第一扩散区。
步骤S102，形成第二扩散区。示例性地，第二扩散区具有第一掺杂类型。第二扩散区位于第一槽的底部，并沿堆叠方向贯穿保护层并延伸入复合衬底，第二扩散区与第一扩散区电性连接。
步骤S103，形成第二槽。第二槽位于预制半导体结构。示例性地，第二槽位于第二源接触区背离第一槽的一侧，换言之，第一槽位于第二源接触区背离第二槽的一侧。第二槽贯穿第一源接触区及沟道层，第二槽暴露出第一扩散区。
步骤S104，形成栅氧结构。栅氧结构位于第一槽内。示例性地，栅氧结构包括栅极和位于所述栅极与所述预制半导体结构之间的绝缘层，该绝缘层的材料可包括氧化物。
步骤S105，形成源极延伸部。源极延伸部位于第二槽内。源极延伸部与第一扩散区实现电性接触。示例性地，源极延伸部的材料包括金属，源极延伸部与第一扩散区实现金属与半导体的接触状态。
示例性地，该方法10还包括形成预制半导体结构的步骤。在一些方式中，该方法10还可包括形成漏极结构的步骤。
本公开实施方式提供的用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法，通过形成第二槽，可将第一扩散区暴露出来，继而通过形成源极延伸部，使得该方法所制造的集成低势垒二极管的沟槽型绝缘栅场效应管中第一扩散区被源极延伸部电性接触，而沟道层和保护层形成了堆叠方向的夹断，源极延伸部与第一扩散区形成的结构的退化风险较低。
图2至图11示出了用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法的工艺图，参考图2至图11详述本公开实施例提供的方法。
参考图2，图2示出了复合衬底的结构示意图。示例性地，形成预制半导体结构的步骤包括：在衬底102的一侧形成外延层103。
衬底102及外延层103均可具有第一掺杂类型，二者可用于构成复合衬底101。复合衬底101还可包括其他结构。复合衬底101的材料可包括碳化硅，也可以包括硅、锗、硅锗、砷化镓及氮化镓中的至少一种。衬底102可具有N型掺杂，继而外延层103也可具有N型掺杂。衬底102的掺杂浓度可大于外延层103的掺杂浓度。
参考图3，图3示出了形成预制沟道层后的半导体结构的结构示意图。示例性地，形成预制半导体结构的步骤包括：在外延层103背离衬底102的一侧形成依次堆叠的保护层104、第一扩散区105及预制沟道层106。保护层104及预制沟道层106可具有第二掺杂类型，具体可为P型掺杂。第一扩散区105可具有N型掺杂。
示例性地，可通过外延工艺形成保护层104，并可通过外延工艺形成第一扩散区105。在进行外延工艺时可进行原位掺杂。示例性地，预制沟道层106可以是通过诸如离子注入的方式形成的P阱区。
参考图4，图4示出了形成第一源接触区后的半导体结构的结构示意图。图4所示的半导体结构可为预制叠层结构100。示例性地，形成预制半导体结构的步骤包括：对预制沟道层106进行掺杂，形成第一源接触区108并得到沟道层107。可将预制沟道层106中位于第一源接触区108之下的部分视为沟道层107。第一源接触区108可具有第一掺杂类型，示例性地，可以为N型重掺杂。沟道层107可以为P阱区。
参考图5，图5示出了形成第二源接触区后的半导体结构的结构示意图。图5所示的半导体结构可为预制半导体结构200。示例性地，形成该预制半导体结构200的步骤包括：通过掺杂形成第二源接触区109。第二源接触区109的位置与第一源接触区108的位置可根据设计位置而套刻对准，第二源接触区109与第一源接触区108均可通过离子注入的方式形成。该半导体结构可具有第一半区A和第二半区B，每个半区内的结构均可实现导电功能。示例性地，该半导体结构可以具有大致镜像对称的形状，因此可关注其半边结构。第二源接触区109可具有第二掺杂类型，示例性地，可以为P型重掺杂。第二源接触区109可贯穿第一源接触区108而与沟道层107电性连接。如图5所示，第二源接触区109可自叠层结构的上侧贯穿第一源接触区108和沟道层107。
参考图6，图6示出了形成第一槽后的半导体结构的结构示意图，该半导体结构也可大致镜像对称。本公开实施方式提供的用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法包括形成第一槽110的步骤，例如通过刻蚀的方式形成第一槽110。第一槽110与第二源接触区109可被第一源接触区108隔开。第一槽110贯穿第一源接触区108和沟道层107并延伸入第一扩散区105。
参考图7，图7示出了形成第二扩散区后的半导体结构的结构示意图。用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法包括形成第二扩散区111的步骤。示例性地，可通过离子注入的方式形成第二扩散区111。第二扩散区111可自第一槽110的底面延伸入复合衬底101的外延层103，还可在第一槽110的侧面底部横向延伸以包裹第一槽110的底部。第二扩散区111具有第一掺杂类型，例如N型掺杂。
参考图8，图8示出了形成第二槽后的半导体结构的结构示意图。用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法包括形成第二槽112的步骤，例如通过刻蚀的方式形成第二槽112。该步骤可以刻蚀了前置半导体结构的前置第二源接触区。图8中示出了形成第二槽112之后的第二源接触区109。第二槽112位于对应的第二源接触区109背离第一槽110的一侧。对整个半导体结构而言，可以在第一槽110的两侧也即两个第二源接触区109的两侧分别形成第二槽112。如图8所示，第二槽112沿堆叠方向延伸穿过了第一源接触区108和沟道层107，并暴露出第一扩散区105。示例性地，可以是第二槽112的底面暴露出第一扩散区105。
参考图9，图9示出了形成绝缘层后的半导体结构的结构示意图。本公开实施方式中，形成栅氧结构115（图10）的步骤包括形成绝缘层113的子步骤。如图9所示，绝缘层113位于第一槽110的内壁，绝缘层113的内壁的底面可低于沟道层107。可通过沉积的方式形成绝缘层113，绝缘层113的材料可包括氧化物。示例性地，可通过氧化的方式将前置半导体结构暴露于第一槽110的部分氧化为绝缘层113。
参考图10，图10示出了形成栅极后的半导体结构的结构示意图。本公开实施方式中，形成栅氧结构115（图10）的步骤包括形成栅极114的子步骤。栅极114可以是沉积或填充于第一槽110，并被绝缘层113隔离于叠层结构。栅极114的延伸深度可超过沟道层107，用于与叠层结构形成场效应晶体管的功能。栅极114的材料可包括多晶硅，或其他导电材料。
参考图11，图11示出了形成源极后的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图。本公开实施方式提供的方法包括形成源极结构116的步骤。示例性地，源极结构116包括一体式结构的源极延伸部117和源极覆盖部118。可认为形成源极结构116的步骤包括形成源极延伸部117的子步骤和形成源极覆盖部118的子步骤。源极结构116的材料包括金属。
源极延伸部117位于前述第二槽112内，并与第一扩散区105实现电性接触。示例性地，沿Y轴方向，源极延伸部117的底面与第一扩散区105的顶面实现电性接触。示例性地，源极延伸部117与第一扩散区105实现欧姆接触。源极覆盖部118可覆盖源极延伸部117、第二源接触区109及第一源接触区108，并可与这三者电性连接。源极覆盖部118与栅极114之间具有间隔。
在示例性地实施方式中，形成第二槽112的步骤中，第二槽112贯穿第一扩散区105。继而，形成于第二槽112内的源极延伸部117也可至少延伸入第一扩散区105，如图12所示，图12示出了形成源极后的集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图。在另一些实施方式中，参考图13，图13示出了形成源极后的另一种集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图。本公开实施方式提供的方法，通过设置第二槽112的深度，可控制所形成的源极延伸部117与第一扩散区105的接触面的形状及该接触面相对堆叠方向的位置和姿势，并可控制沟道层107与保护层104所用于构成的夹断势垒二极管的势垒高度，以提供多样的电路特性。
参考图14，图14示出了形成源极后的另一种集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图。在示例性地实施方式中，形成源极延伸部117的子步骤包括：形成第一金属层119和形成第二金属层120。例如可通过溅射的方式形成第一金属层119和形成第二金属层120。示例性地，第二金属层120和源极覆盖部118为在同一子步骤中连续形成的一体式结构。第一金属层119与第一扩散区105实现肖特基接触。第二金属层120与第一金属层119电性连接。示例性地，第一金属层119的材料与第二金属层120的材料可以不同。第一金属层119的材料可包括钛、钼、镍、铝及钨中的至少一种。
本公开实施方式提供的方法可制造如图11所示的集成低势垒二极管的沟槽型绝缘栅场效应管。示例性地，如图11所示，本公开实施方式提供一种沟槽型绝缘栅场效应管300，该沟槽型绝缘栅场效应管300内集成了低势垒二极管，是一种新型的金属-氧化物-半导体场效应晶体管，也可称为集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300包括叠层结构、第二源接触区109、第二扩散区111、栅氧结构115及源极延伸部117。
叠层结构可包括依次堆叠的复合衬底101、保护层104、第一扩散区105、沟道层107及第一源接触区108。堆叠方向可沿Y轴方向。复合衬底101、第一扩散区105及第一源接触区108具有第一掺杂类型例如N型，沟道层107和保护层104具有第二掺杂类型例如P型。
第二源接触区109可贯穿第一源接触区108并与沟道层107电性连接。第二源接触区109可贯穿沟道层107。第二源接触区109可具有第二掺杂类型。
第二扩散区111具有第一掺杂类型。第二扩散区111沿堆叠方向贯穿保护层。第二扩散区111可延伸入复合衬底101，第二扩散区111还可延伸入第一扩散区105。
栅氧结构115贯穿第一源接触区108和沟道层107，栅氧结构115延伸入第二扩散区111。根据第一扩散区105与第二扩散区111的位置关系，栅氧结构115可以贯穿第一扩散区105也可沿Y轴方向只延伸至第一扩散区105内。栅氧结构115与第二源接触区109被该第二源接触区109邻近的第一源接触区108隔开。
源极延伸部117位于第二源接触区109背离栅氧结构115的一侧。源极延伸部117延伸穿过第一源接触区108及沟道层107。源极延伸部117与第一扩散区105实现电性接触。示例性地，沟槽型绝缘栅场效应管300包括源极覆盖部118，源极延伸部117与源极覆盖部118可以为一体式结构。源极覆盖部118位于第一源接触区108背离沟道层107的一侧。
本公开实施方式提供的沟槽型绝缘栅场效应管300，是一种新型集成低势垒二极管的沟槽MOSFET器件。通过设置源极延伸部117与第一扩散区105电性接触，例如实现金属-半导体接触，使得沟槽型绝缘栅场效应管300在横向（X轴方向）形成了电流路径。该电流路径的形成可使沟槽型绝缘栅场效应管300使用可靠，退化失效风险低。
在一些实施方式中，源极延伸部117与第一扩散区105实现欧姆接触。沟道层107与其下侧的保护层104可用于形成夹断势垒二极管，该二极管的势垒高度由第一扩散区105沿Y轴方向的厚度控制，并可根据需要而在连续的数值区间内任意取值。示例性地，第一扩散区105的厚度在0.2μm至1μm的范围内，例如0.5μm。如图11所示，沿Y轴方向，源极延伸部117的底面与第一扩散区105的顶面实现欧姆接触。
在另一些实施方式中，如图12所示，源极延伸部117可贯穿第一扩散区105。可以理解的，两个源极延伸部117可以具有大致对称的结构，但是二者也可不对称，例如左侧的源极延伸部117贯穿第一扩散区105，而右侧的源极延伸部117未穿过第一扩散区105。沿X轴方向，源极延伸部117与第一扩散区105电性接触，例如为欧姆接触。第一扩散区105可以未超出第二源接触区109的侧面，示例性地，刻蚀第二槽112时将第一扩散区105暴露出的部分刻蚀。
图13示出了本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300中，源极延伸部117沿Y轴方向贯穿第一扩散区105。第一扩散区105沿X轴方向突出于第二源接触区109。第一扩散区105形成台阶，源极延伸部117与第一扩散区105的顶面及侧面均可实现欧姆接触。
示例性地，图14示出了本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300中，源极延伸部117与第一扩散区105沿堆叠方向电性接触。示例性地，源极延伸部117包括第一金属层119和第二金属层120。第一金属层119与第一扩散区105可实现肖特基接触。第二金属层120位于第一金属层119的背离第一扩散区105的一侧，并与第一金属层119电连接。通过设置第一金属层119与第一扩散区105肖特基接触，使得沟槽型绝缘栅场效应管300的第一扩散区105具有相对堆叠方向为基本为横向的肖特基二极管，第一扩散区105两侧的沟道层107和保护层104形成沿堆叠方向的夹断。在高压状态中，该肖特基二极管的势垒并未直接暴露在堆叠方向的电场，这能抑制表面势垒高度降低。同时利用这种优势，该沟槽型绝缘栅场效应管300可在短路过程中避免因势垒高度降低带来的肖特基结位置的提前失效。
参考图15，图15示出了为本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300中，源极延伸部117贯穿第一扩散区105，源极延伸部117包括第一金属层119和第二金属层120。第一扩散区105沿X轴方向可以未突出第二源接触区109。第一金属层119与第一扩散区105的侧面可实现肖特基接触。第二金属层120可覆盖保护层104和第一金属层119。第二金属层120可与源极覆盖部118为一体式结构。
参考图16，图16示出了本公开实施方式中形成第一金属层后的金属氧化物半导体结构的结构示意图。示例性地，在该金属氧化物半导体结构的形成过程中，可利用掩模实现第二源接触区109的图案化以及第二槽的图案化。图16所示的金属氧化物半导体结构是已在前步的第二槽中形成了第一金属层119后的结构。金属氧化物半导体结构可包括沿Z轴方向设置的第一元胞、第四元胞、第二元胞及第三元胞，第一元胞在A-A截面的构造如图17所示，第二元胞在B-B截面的构造如图18所示，第三元胞在C-C截面的构造如图19所示。前述四个元胞的划分可依据第二源接触区109沿Z轴方向的图形变化而定。
参考图16和图17，在示例性地制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法中，所形成的第二槽可在A-A截面位置贯穿第一源接触区108、沟道层107及第一扩散区105。第一扩散区105可沿背离栅氧结构115的方向突出于第二源接触区109。第一金属层119与第一扩散区105实现肖特基接触。第一金属层119的尺寸较薄，可使得第一扩散区105之下的结构例如保护层104依然被暴露。
参考图16和图18，第二源接触区109与栅氧结构被第一源接触区108隔开，也被沟道层107隔开。
参考图16和图19，第二源接触区109贯穿第一源接触区108和沟道层107，可以被第一扩散区105截止。第二源接触区109与栅氧结构115之间被隔开。
参考图20，图20示出了集成低势垒二极管的沟槽型绝缘栅场效应管的结构示意图。该沟槽型绝缘栅场效应管300包括源极结构116。图21为图20中D-D处的截面示意图。如图21所示，源极结构116可包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119和第二金属层120。第二金属层120可与第一金属层119电性连接，并可延伸至保护层104。源极覆盖部118可位于第一源接触区108的背离沟道层107的一侧，并可覆盖第二源接触区109与部分第一源接触区108。源极覆盖部118可与第二金属层120电性连接，源极覆盖部118与栅氧结构115的栅极114具有间隔。该沟槽型绝缘栅场效应管300的肖特基二极管的性能较好，可靠性较高。
在另一些实施方式中，本公开实施方式提供的制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法，图22示出了形成第二槽后的半导体结构在第二元胞位置的截面示意图。第二源接触区109在B-B位置的部分贯穿了第一源接触区108、沟道层107及第一扩散区105。示例性地，第二源接触区109在其他元胞位置的部分仍未贯穿第一扩散区105，可通过控制离子注入的深度来形成该第二源接触区109。
刻蚀第二槽112时，对第二源接触区109在B-B处的部分也进行刻蚀，形成了台阶形。第二槽112的位于B-B处的槽形的深度可以超过第一源接触区108并至少延伸入沟道层107。示例性地，B-B处的槽深与其他处的槽深也可不同，可通过分步刻蚀实现，例如第一元胞处第二槽112仍贯穿了第一扩散区105。继而在形成源极结构116的步骤中，待形成的源极延伸部117在B-B处也填充了第二槽112或者说待形成的源极延伸部117可填充了第二源接触区109的缺口。示例性地，待形成的源极结构116可与第二源接触区109欧姆接触，源极结构116可与第一源接触区108欧姆接触。通过在第二源接触区109形成台阶，可增强欧姆接触的性能，提高对保护层104的接触效果，并抑制动态过程中保护层104的电荷积累。
参考图11至图15以及图21，本公开实施方式提供的沟槽型绝缘栅场效应管300中，栅氧结构115在XY面内的外形大致为矩形，示例性地，第一槽110的槽底的两个角落均可为直角形。继而，第二扩散区111在XY面内的整体外形大致为矩形。
参考图23，图23示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108和沟道层107。沿Y轴方向及X轴方向，第一金属层119与第一扩散区105实现肖特基接触，第二金属层120与第一金属层119电性连接，并可延伸到保护层104。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为多边形，例如，栅氧结构115的底部可呈梯形。第二扩散区111的整体外轮廓可呈梯形，总而言之，第二扩散区111在XY面内的截面可为多边形。
参考图24，图24示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108、沟道层107及第一扩散区105。沿X轴方向，第一金属层119与第一扩散区105实现肖特基接触。第二金属层120与第一金属层119电性连接，并可延伸到保护层104。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为多边形，例如，栅氧结构115的底部可呈梯形。第二扩散区111的整体外轮廓可呈梯形，总而言之，第二扩散区111在XY面内的截面可为多边形。
参考图25，图25示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108和沟道层107。沿Y轴方向，第一金属层119与第一扩散区105实现肖特基接触。第二金属层120与第一金属层119电性连接。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为多边形，例如，栅氧结构115的底部可呈梯形。第二扩散区111的整体外轮廓可呈梯形，总而言之，第二扩散区111在XY面内的截面可为多边形。
参考图26，图26示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108和沟道层107。沿Y轴方向及X轴方向，第一金属层119与第一扩散区105实现肖特基接触，第二金属层120与第一金属层119电性连接，并可延伸到保护层104。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为圆角矩形，例如，栅氧结构115的底部可包括圆角。第二扩散区111的整体外轮廓可呈圆角矩形，总而言之，第二扩散区111在XY面内的截面可为舟形。
参考图27，图27示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108、沟道层107及第一扩散区105。沿X轴方向，第一金属层119与第一扩散区105实现肖特基接触。第二金属层120与第一金属层119电性连接，并可延伸到保护层104。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为圆角矩形，例如，栅氧结构115的底部可包括圆角。第二扩散区111的整体外轮廓可呈圆角矩形，总而言之，第二扩散区111在XY面内的截面可为舟形。
参考图28，图28示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108和沟道层107。沿Y轴方向，第一金属层119与第一扩散区105实现肖特基接触。第二金属层120与第一金属层119电性连接。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为圆角矩形，例如，栅氧结构115的底部可包括圆角。第二扩散区111的整体外轮廓可呈圆角矩形，总而言之，第二扩散区111在XY面内的截面可为舟形。
参考图29，图29示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108和沟道层107。沿Y轴方向及X轴方向，第一金属层119与第一扩散区105实现肖特基接触，第二金属层120与第一金属层119电性连接，并可延伸到保护层104。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为拱门形，例如，栅氧结构115的底部可具有弧形。第二扩散区111的整体外轮廓可呈拱形，总而言之，第二扩散区111在XY面内的截面可近似弯月形。
参考图30，图30示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108、沟道层107及第一扩散区105。沿X轴方向，第一金属层119与第一扩散区105实现肖特基接触。第二金属层120与第一金属层119电性连接，并可延伸到保护层104。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为拱门形，例如，栅氧结构115的底部可具有弧形。第二扩散区111的整体外轮廓可呈拱形，总而言之，第二扩散区111在XY面内的截面可近似弯月形。
参考图31，图31示出了一种集成低势垒二极管的沟槽型绝缘栅场效应管。该沟槽型绝缘栅场效应管300的源极结构116包括源极延伸部117和源极覆盖部118。源极延伸部117包括第一金属层119可第二金属层120。源极延伸部117延伸穿过第一源接触区108和沟道层107。沿Y轴方向，第一金属层119与第一扩散区105实现肖特基接触。第二金属层120与第一金属层119电性连接。沟槽型绝缘栅场效应管300的栅氧结构115在XY面内的轮廓可以为拱门形，例如，栅氧结构115的底部可具有弧形。第二扩散区111的整体外轮廓可呈拱形，总而言之，第二扩散区111在XY面内的截面可近似弯月形。
在另一些实施方式中，集成低势垒二极管的沟槽型绝缘栅场效应管的栅极延伸部与第一扩散区实现欧姆接触，而栅氧结构及第二扩散区可设置为多变形、拱形、圆角矩形等各种形状。
本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管，通过设置不同形状的栅氧结构及第二扩散区，可实现不同的电性能，并可匹配不同的源极结构。制造过程中，第一槽110的底部可以设置为不同形状，以利于第二扩散区的形成。
应当理解，本公开实施方式提供的集成低势垒二极管的沟槽型绝缘栅场效应管还可以包括其他的结构，例如复合衬底背离栅氧结构的一侧可设置电极结构等。
参考图32，图32示出了电子元件的结构框图。本公开实施方式在另一方面提供一种电子元件20，该电子元件20包括沟槽型绝缘栅场效应管300和电路400。该电子元件20可在高压环境下使用。
沟槽型绝缘栅场效应管300可以为前述的各种实施例。有助于使电子元件20具有更高的集成度，更高的功率密度，更高的可靠性。
电路400与沟槽型绝缘栅场效应管300电性连接。示例性地，电路400可以分别与栅极114、源极结构116及复合衬底101电性连接。示例性地，电路400可包括金属互连或电源触点。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例中，除非除非另有明确的规定和限定，否则不限制各步骤的执行顺序，例如可以并行执行，也可以不同次序地先后执行。各步骤的子步骤还可以交错地执行。可以使用上述各种形式的流程，还可重新排序、增加或删除步骤，只要能够实现本公开实施方式提供的技术方案所期望的结果，本文在此不进行限制。
以上所述实施例仅表达了本发明创造的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明创造的专利保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明创造构思的前提下，还可以做出若干变形和改进，这些都属于本发明创造要求的专利保护范围。因此，本发明创造的专利保护范围应以所附权利要求为准。

Claims (10)

1.用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法，包括：
在预制半导体结构形成第一槽，其中，所述预制半导体结构包括叠层结构和第二源接触区，所述叠层结构包括依次堆叠的复合衬底、保护层、第一扩散区、沟道层及第一源接触区，所述复合衬底、所述第一扩散区及所述第一源接触区具有第一掺杂类型，所述沟道层、所述第二源接触区及所述保护层具有第二掺杂类型，所述第二源接触区与所述沟道层电性连接，其中，所述第一槽与所述第二源接触区被所述第一源接触区隔开，所述第一槽贯穿所述第一源接触区和所述沟道层并延伸入所述第一扩散区；
形成具有所述第一掺杂类型的第二扩散区，其中，所述第二扩散区至少自所述第一槽的底面沿堆叠方向贯穿所述保护层并延伸入所述复合衬底，所述第二扩散区与所述第一扩散区电性连接；
其特征在于，
在所述预制半导体结构形成第二槽，其中，所述第二槽位于所述第二源接触区背离所述第一槽的一侧，并贯穿所述第一源接触区及所述沟道层，所述第二槽暴露出所述第一扩散区；
形成位于所述第一槽内的栅氧结构；以及
形成位于所述第二槽内的源极延伸部，其中，所述源极延伸部与所述第一扩散区实现电性接触。
2.根据权利要求1所述的用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法，其中，所述源极延伸部与所述第一扩散区实现欧姆接触。
3.根据权利要求1所述的用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法，其中，形成源极延伸部的步骤包括：
形成第一金属层，其中，所述第一金属层与所述第一扩散区实现肖特基接触；及
形成第二金属层，其中，所述第二金属层与所述第一金属层电性连接。
4.根据权利要求1所述的用于制造集成低势垒二极管的沟槽型绝缘栅场效应管的方法，其中，所述第二槽沿堆叠方向贯穿所述第一扩散区。
5.集成低势垒二极管的沟槽型绝缘栅场效应管，包括：
叠层结构，包括依次堆叠的复合衬底、保护层、第一扩散区、沟道层及第一源接触区，所述复合衬底、所述第一扩散区及所述第一源接触区具有第一掺杂类型，所述沟道层和所述保护层具有第二掺杂类型；
第二源接触区，具有所述第二掺杂类型，所述第二源接触区与所述沟道层电性连接；
第二扩散区，具有所述第一掺杂类型，沿堆叠方向贯穿所述保护层并延伸入所述复合衬底，所述第二扩散区与所述第一扩散区电性连接；
其特征在于，
栅氧结构，贯穿所述第一源接触区和所述沟道层，并延伸入所述第二扩散区，所述栅氧结构与所述第二源接触区被所述第一源接触区隔开；以及
源极延伸部，位于所述第二源接触区背离所述栅氧结构的一侧，所述源极延伸部贯穿所述第一源接触区及所述沟道层，所述源极延伸部与所述第一扩散区实现电性接触。
6.根据权利要求5所述的集成低势垒二极管的沟槽型绝缘栅场效应管，其中，所述源极延伸部与所述第一扩散区实现欧姆接触。
7.根据权利要求5所述的集成低势垒二极管的沟槽型绝缘栅场效应管，其中，所述源极延伸部包括第一金属层和第二金属层，所述第一金属层与所述第一扩散区实现肖特基接触，所述第二金属层与所述第一金属层电性连接。
8.根据权利要求5所述的集成低势垒二极管的沟槽型绝缘栅场效应管，其中，所述源极延伸部沿所述堆叠方向贯穿所述第一扩散区。
9.根据权利要求5所述的集成低势垒二极管的沟槽型绝缘栅场效应管，其中，所述集成低势垒二极管的沟槽型绝缘栅场效应管具有第一元胞位置和第二元胞位置，所述第一元胞位置与所述第二元胞位置相对的方向与所述堆叠方向垂直并与所述第二源接触区和所述栅氧结构相对的方向垂直；
所述第二源接触区位于所述第一元胞位置的部分沿所述堆叠方向贯穿所述沟道层；所述第二源接触区位于所述第二元胞位置的部分沿所述堆叠方向贯穿所述沟道层及所述第一扩散区，所述源极延伸部位于所述第二元胞位置的部分延伸入所述第二源接触区并与所述第二源接触区电性接触。
10.电子元件，包括：
电路；及
其特征在于，如权利要求5至权利要求9中任一项所述的集成低势垒二极管的沟槽型绝缘栅场效应管，与所述电路电性连接。
CN202310492983.4A 2023-04-27 2023-04-27 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法 Active CN116230549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310492983.4A CN116230549B (zh) 2023-04-27 2023-04-27 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310492983.4A CN116230549B (zh) 2023-04-27 2023-04-27 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法

Publications (2)

Publication Number Publication Date
CN116230549A true CN116230549A (zh) 2023-06-06
CN116230549B CN116230549B (zh) 2023-08-29

Family

ID=86585867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310492983.4A Active CN116230549B (zh) 2023-04-27 2023-04-27 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法

Country Status (1)

Country Link
CN (1) CN116230549B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278666A1 (en) * 2010-05-13 2011-11-17 Wei Liu Trench MOSFET with integrated Schottky diode in a single cell and method of manufacture
CN106876256A (zh) * 2017-03-31 2017-06-20 西安电子科技大学 SiC双槽UMOSFET器件及其制备方法
US20180182884A1 (en) * 2016-12-22 2018-06-28 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
CN110010687A (zh) * 2017-12-27 2019-07-12 瑞萨电子株式会社 半导体器件
CN112614892A (zh) * 2020-12-22 2021-04-06 成都杰启科电科技有限公司 一种pin肖特基二极管的碳化硅mosfet
CN113690321A (zh) * 2021-10-25 2021-11-23 浙江大学杭州国际科创中心 一种碳化硅沟槽栅mosfet及其制造方法
CN114203821A (zh) * 2021-11-24 2022-03-18 北京工业大学 一种内置异质结二极管的SiC沟槽型MOSFET结构
US20220246754A1 (en) * 2019-08-23 2022-08-04 Robert Bosch Gmbh Semiconductor device and method for manufacturing a semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278666A1 (en) * 2010-05-13 2011-11-17 Wei Liu Trench MOSFET with integrated Schottky diode in a single cell and method of manufacture
US20180182884A1 (en) * 2016-12-22 2018-06-28 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
CN106876256A (zh) * 2017-03-31 2017-06-20 西安电子科技大学 SiC双槽UMOSFET器件及其制备方法
CN110010687A (zh) * 2017-12-27 2019-07-12 瑞萨电子株式会社 半导体器件
US20220246754A1 (en) * 2019-08-23 2022-08-04 Robert Bosch Gmbh Semiconductor device and method for manufacturing a semiconductor device
CN112614892A (zh) * 2020-12-22 2021-04-06 成都杰启科电科技有限公司 一种pin肖特基二极管的碳化硅mosfet
CN113690321A (zh) * 2021-10-25 2021-11-23 浙江大学杭州国际科创中心 一种碳化硅沟槽栅mosfet及其制造方法
CN114203821A (zh) * 2021-11-24 2022-03-18 北京工业大学 一种内置异质结二极管的SiC沟槽型MOSFET结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KEVIN MATSUI ET AL: "comprehensive study on electrical characteristic in 1.2kv SiC SBD-integrated trench and planar MOSFETs", 《2021 33RD INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND ICS》 *

Also Published As

Publication number Publication date
CN116230549B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN107546268B (zh) 半导体器件及制造其的方法
JP6667893B2 (ja) 半導体装置および半導体装置の製造方法
US9059284B2 (en) Semiconductor device
EP1128443B1 (en) Field-effect semiconductor device and fabrication method thereof
KR101396611B1 (ko) 반도체 장치
US8704292B2 (en) Vertical capacitive depletion field effect transistor
US20050218472A1 (en) Semiconductor device manufacturing method thereof
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
US20050029557A1 (en) High-breakdown-voltage semiconductor device
US20080197361A1 (en) Insulated gate silicon carbide semiconductor device and method for manufacturing the same
WO2006122130A2 (en) Power mosfet device structure for high frequency applications
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
KR20110065379A (ko) 차폐 전극 구조를 가진 절연된 게이트 전계 효과 트랜지스터 디바이스를 형성하는 방법
WO2001069684A2 (en) Field-effect semiconductor devices
US20220293787A1 (en) Trench bottom shielding methods and approaches for trenched semiconductor device structures
US11088276B2 (en) Silicon carbide semiconductor device
JP2012238898A (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
CN112466922A (zh) 半导体装置
CN116230549B (zh) 集成低势垒二极管的沟槽型绝缘栅场效应管及其制造方法
CN107958936B (zh) 半导体器件以及用于制造半导体器件的方法
US11004839B1 (en) Trench power MOSFET with integrated-schottky in non-active area
CN114667609A (zh) 垂直场效应晶体管和用于构造其的方法
CN117894684B (zh) 一种低导通电阻三栅纵向碳化硅mosfet的制造方法
CN114242769B (zh) 超结梯形槽碳化硅mosfet器件及制作方法
CN117317027A (zh) 场效应管及其制造方法、集成电路器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant