CN116171041A - 半导体结构的制造方法 - Google Patents
半导体结构的制造方法 Download PDFInfo
- Publication number
- CN116171041A CN116171041A CN202310246087.XA CN202310246087A CN116171041A CN 116171041 A CN116171041 A CN 116171041A CN 202310246087 A CN202310246087 A CN 202310246087A CN 116171041 A CN116171041 A CN 116171041A
- Authority
- CN
- China
- Prior art keywords
- mask
- layer
- mask layer
- pattern
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开实施例涉及半导体领域,提供一种半导体结构的制造方法,半导体结构的制造方法包括:提供基底,基底包括沿第一方向交替间隔设置的第一区域和第二区域;在基底上方形成介质层以及第一掩膜层;提供具有预设图案的预设光罩;利用预设光罩进行第一次图形转移,将预设图案转移至第一区域的第一掩膜层内,其中,第一次图形转移步骤中,预设光罩具有第一位置;利用同一预设光罩进行第二次图形转移,将预设图案转移至第二区域的第一掩膜层内,其中,第二次图形转移步骤中,预设光罩具有第二位置,第二位置与第一位置不同;以第一掩膜层为掩膜,刻蚀介质层,以形成接触孔;形成填充满接触孔的位线接触窗。至少可以提高位线接触窗尺寸的准确度。
Description
技术领域
本公开实施例涉及半导体领域,特别涉及一种半导体结构的制造方法。
背景技术
动态随机存储器(dynamic random access memory,dram),是一种高速地、随机地写入和读取数据的半导体存储器,被广泛地应用到数据存储设备或装置中。动态随机存储器包括多个重复的存储单元,每个存储单元通常包括电容器和晶体管,晶体管的栅极与字线(Word line,WL)相连、漏极与位线(Bit Line,BL)相连、源极与电容器相连。字线上的电压信号能够控制晶体管的打开或关闭,进而通过位线读取存储在电容器中的数据信息,或者通过位线将数据信息写入到电容器中进行存储。
在形成位线的过程中,需要制作出位线接触窗使得位线与半导体结构中的其他部件导通,然而,目前关于位线接触窗的制造方法还具有一些问题。
发明内容
本公开实施例提供一种半导体结构的制造方法,至少有利于解决半导体结构中形成的位线接触窗的尺寸不够准确的问题。
根据本公开一些实施例,本公开实施例一方面提供一种半导体结构的制造方法,包括:提供基底,所述基底包括多个相互分立的有源区和将相邻所述有源区间隔开的隔离区,所述基底还包括沿第一方向交替间隔设置的第一区域和第二区域,且所述第一区域和所述第二区域均沿第二方向延伸;在所述基底上方形成依次堆叠的介质层以及第一掩膜层;提供预设光罩,所述预设光罩预设图案;利用所述预设光罩进行第一次图形转移,将所述预设图案转移至所述第一区域的所述第一掩膜层内,其中,所述第一次图形转移步骤中,所述预设光罩相较于所述基底具有第一位置;利用同一所述预设光罩进行第二次图形转移,将所述预设图案转移至所述第二区域的所述第一掩膜层内,其中,所述第二次图形转移步骤中,所述预设光罩相较于所述基底具有第二位置,所述第二位置与所述第一位置不同;以所述第一掩膜层为掩膜,刻蚀所述介质层,以形成露出所述基底部分表面的接触孔;形成填充满所述接触孔的位线接触窗。
根据本公开另一些实施例,所述在所述基底上方形成依次堆叠的介质层以及第一掩膜层之后,在进行所述第一次图形转移之前,还包括:在所述第一掩膜层上方形成第一光刻胶层。
根据本公开另一些实施例,所述第一次图形转移以及所述第二次图形转移的步骤包括:利用所述预设光罩将所述预设图案转移至所述第一区域的所述第一光刻胶层内,所述预设光罩相较于所述基底具有所述第一位置;利用同一所述预设光罩将所述预设图案转移至所述第二区域的所述第一光刻胶层内,所述预设光罩相较于所述基底具有所述第二位置;利用所述第一光刻胶层将所述预设图案转移至所述第一掩膜层内,完成所述第一次图形转移以及所述第二次图形转移。
根据本公开另一些实施例,所述第一光刻胶层为正性光刻胶。
根据本公开另一些实施例,所述第一次图形转移的步骤包括:利用所述预设光罩将所述预设图案转移至所述第一区域的所述第一光刻胶层内,所述预设光罩相较于所述基底具有所述第一位置;利用所述第一光刻胶层将所述预设图案转移至所述第一掩膜层内,完成所述第一次图形转移;去除所述第一光刻胶层。
根据本公开另一些实施例,所述将所述预设图案转移至所述第一掩膜层内的步骤包括:以具有所述预设图案的所述第一光刻胶层为掩膜,刻蚀所述第一掩膜层,使得所述第一区域的所述第一掩膜层内形成贯穿所述第一掩膜层的第一开口。
根据本公开另一些实施例,所述第二次图形转移的步骤包括:在所述第一掩膜层上形成第二光刻胶层;利用所述预设光罩将所述预设图案转移至所述第二区域的所述第二光刻胶层内,所述预设光罩相较于所述基底具有所述第二位置;利用所述第二光刻胶层将所述预设图案转移至所述第一掩膜层内,完成所述第二次图形转移;去除所述第二光刻胶层。
根据本公开另一些实施例,所述利用所述第二光刻胶层将所述预设图案转移至所述第一硬掩膜层内,包括:以具有所述预设图案的所述第二光刻胶层为掩膜刻蚀所述第一掩膜层,使得所述第二区域的所述第一掩膜层内形成贯穿所述第一掩膜层的所述第一开口。
根据本公开另一些实施例,在形成所述第二光刻胶层之前,还包括:在所述第一掩膜层上形成第二掩膜层,且所述第二掩膜层顶面高于所述第一掩膜层顶面;所述第二光刻胶层位于所述第二掩膜层上;所述利用所述第二光刻胶层将所述预设图案转移至所述第一掩膜层内,包括:以具有所述预设图案的所述第二光刻胶层为掩膜,刻蚀所述第二掩膜层,以将所述预设图案转移至所述第二掩膜层内;以具有所述预设图案的所述第二掩膜层为掩膜,刻蚀所述第一掩膜层,以使得所述第二区域的所述第一掩膜层内形成贯穿所述第一掩膜层的所述第一开口。
根据本公开另一些实施例,还包括:在所述基底上方形成第三掩膜层,所述第三掩膜层位于所述介质层上方,且所述第一掩膜层位于所述第三掩膜层上方。
根据本公开另一些实施例,所述提供的预设光罩中,所述预设图案沿所述第一方向间隔排布,且每行所述预设图案包括多个沿所述第二方向间隔排布的第二开口。
根据本公开另一些实施例,在沿所述第一方向上,所述预设光罩中,相邻所述第二开口之间的距离为第二距离;在沿所述第二方向上,所述预设光罩中,相邻所述第二开口之间的距离为第一距离;其中,第一距离大于第二距离。
根据本公开另一些实施例,第一距离大于或等于80nm且第一距离小于或等于100nm;第二距离大于或等于70nm且第二距离小于或等于90nm。
根据本公开另一些实施例,在沿所述第一方向上,所述第二位置相对于所述第一位置偏移第二距离的一半;在沿所述第二方向上,所述第二位置相对于所述第一位置偏移第一距离的一半。
根据本公开另一些实施例,所述预设光罩中,每一所述第二开口的形状与尺寸均相同。
本公开实施例提供的技术方案至少具有以下优点:
本公开实施例提供的半导体结构的制造方法,首先提供基底,基底包括多个相互分立的有源区和将相邻有源区间隔开的隔离区,基底还包括沿第一方向交替间隔设置的第一区域和第二区域,且第一区域和第二区域均沿第二方向延伸,在基底上形成依次堆叠的介质层以及第一掩膜层,接着提供预设光罩,预设光罩中具有预设图案,利用预设光罩进行第一次图形转移,将预设图案转移至第一区域的第一掩膜层内,此时预设光罩相较于基底具有第一位置,利用同一预设光罩进行第二次图形转移,将预设图案转移至第二区域的第一掩膜层内,此时预设光罩相较于基底具有第二位置,第二位置与第一位置不同,以第一掩膜层为掩膜刻蚀介质层,以形成露出基底部分表面的接触孔,最后形成填充满接触孔的位线接触窗。在相关技术中,在第一区域与第二区域内形成位线接触窗需使用两个预设光罩。其中,一个预设光罩位于第一位置,用于在第一区域内形成位线接触窗,另一个预设光罩位于第二位置,用于在第二区域内形成位线接触窗。理论上,两个预设光罩中具有完全相同的预设图案。然而,在实际的生产过程中,在制造预设光罩时难以避免地会出现一定误差,导致两个预设光罩存在不同,预设光罩中构成预设图案的开口的尺寸以及相对位置都可能不同。由此会导致套刻误差的出现,并且会使得制造出的位线接触窗的关键尺寸(CD,Critical Dimension)不一致,出现制造出的位线接触窗的尺寸不够准确的问题。本公开实施例提供的半导体结构的制造方法中,在形成位线接触窗的过程中只用到一个预设光罩,通过同一预设光罩的平移在第一区域与第二区域形成位线接触窗,如此,能够保证第一区域与第二区域形成的开口的尺寸以及相对位置均保持相同,不会出现套刻误差,且制造出的位线接触窗的关键尺寸保持一致,能够提高半导体结构中形成的位线接触窗的尺寸的准确度。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制;为了更清楚地说明本公开实施例或传统技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1至图19为本公开实施例提供的半导体结构的制造方法的各步骤的结构示意图。
具体实施方式
由背景技术可知,目前的半导体结构的制造方法存在形成的位线接触窗的尺寸不够准确的问题。
本公开实施例提供一种半导体结构的制造方法,首先提供基底,基底包括多个相互分立的有源区和将相邻有源区间隔开的隔离区,还包括沿第一方向交替间隔设置的第一区域和第二区域,且第一区域和第二区域均沿第二方向延伸;在基底上方形成依次堆叠的介质层以及第一掩膜层;提供具有预设图案的预设光罩;利用预设光罩进行第一次图形转移,将预设图案转移至第一区域的第一掩膜层内,此时预设光罩相较于基底具有第一位置;利用同一预设光罩进行第二次图形转移,将预设图案转移至第二区域的第一掩膜层内,此时预设光罩相较于基底具有第二位置,第一位置与第二位置不同;以第一掩膜层为掩膜,刻蚀介质层,以形成露出基底部分表面的接触孔;形成填充满接触孔的位线接触窗。如此,能够提高半导体结构中形成的位线接触窗的准确度。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本公开的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本公开各实施例中,为了使读者更好地理解本公开而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本公开所要求保护的技术方案。
图1至图19为本公开实施例提供的半导体结构的制造方法的各步骤对应的结构示意图。
图1为基底的俯视结构示意图,图2为基底的剖面结构示意图,图2为图1沿AA1方向的剖面结构示意图。
参考图1至图2,提供基底,基底包括多个相互分立的有源区101和将相邻有源区101间隔开的隔离区102,基底还包括沿第一方向X交替间隔设置的第一区域Ⅰ和第二区域Ⅱ,且第一区域Ⅰ和第二区域Ⅱ均沿第二方向Y延伸。
其中,有源区101的材料可以包括硅,隔离区102使用绝缘材料。第一区域Ⅰ以及第二区域Ⅱ在后续步骤中用于形成位线接触窗,形成的位线接触窗位于第一区域Ⅰ以及第二区域Ⅱ上方。
另外,基底中还可以包括字线结构103,字线结构103包括第一导电150160层1031、第二导电层1032以及字线盖层1033,其中,第二导电层1032位于第一导电层1031上方,字线盖层1033位于第二导电层1032远离第一导电层1031的上方。在字线结构103与有源区101之间还可以具有保护层104,保护层可以环绕于字线结构103***,使字线结构103的性能更加稳定。
图3至图4为本申请实施例提供的半导体结构的制造方法中一步骤的剖面结构示意图,图3至图4的剖视方向为图1的BB1方向。需要说明的是,后续剖面结构示意图的剖视方向均为BB1方向,为便于图示,后续剖面结构示意图未示出全部结构。
参考图3,在基底上方形成依次堆叠的介质层110以及第一掩膜层120。
其中,第一掩膜层120在后续步骤中作为位线接触窗形成过程中的中间层,对第一掩膜层120进行刻蚀后再以第一掩膜层120作为掩膜对介质层110进行刻蚀。
在一些实施例中,还可以在基底100上方形成第三掩膜层130,第三掩膜层130位于介质层110上方,且第一掩膜层120位于第三掩膜层130上方。第三掩膜层130可以具有多个层叠的膜层结构。并且,第三掩膜层130的膜层结构中可以包括第一待刻蚀层131、第一支撑层132、第二待刻蚀层133以及第二支撑层134,其中,第一支撑层132的厚度可以小于第一待刻蚀层131的厚度,第二支撑层134的厚度可以小于第二待刻蚀层133的厚度,如此即可起到支撑层的支撑作用。可以理解的是,第三掩膜层130中的膜层结构的数目不定,第三掩膜层130可以为单层结构或多层结构。在后续步骤中,第三掩膜层130同样可以作为位线接触窗形成过程中的中间层,以第一掩膜层120为掩膜刻蚀介质层110之前需先以第一掩膜层120为掩膜刻蚀第三掩膜层130。
另外,在第一掩膜层120上方还可以形成第四掩膜层140,第四掩膜层140同样可以具有多个层叠的膜层结构,第四掩膜层140中可以包括第三待刻蚀层141以及第三支撑层142,第三待刻蚀层141的厚度可以大于第三支撑层142的厚度。第四掩膜层140中的膜层结构是数目不定,第四掩膜层140可以为单层结构或多层结构。在后续步骤中,在刻蚀第一掩膜层120时,同样需要刻蚀第四掩膜层140。
参考图4,在一些实施例中,在基底100上方形成依次堆叠的介质层110以及第一掩膜层120之后,在进行第一次图形转移之前,还可以在第一掩膜层120上方形成第一光刻胶层150。第一光刻胶层150在后续步骤中经由光刻机的曝光处理会具有多个开口,再以曝光后的第一光刻胶层150为掩膜可以对第一掩膜层120进行刻蚀。
图5为预设光罩的结构示意图,图6为预设光罩的俯视结构示意图。
参考图5至图6,提供预设光罩160,预设光罩160具有预设图案。
在一些实施例中,预设光罩160中的预设图案可以包括沿第一方向X间隔排布的多行预设图案,且每行预设图案包括多个沿第二方向Y间隔排布的第二开口161。
在一些实施例中,在沿第一方向X上,预设光罩160中,相邻第二开口161之间的距离可以为第二距离;在沿第二方向Y上,预设光罩160中,相邻第二开口161之间的距离可以为第一距离;其中,第一距离可以大于第二距离。第二开口161在预设光罩160中有规律地阵列排布,每两个相邻第二开口161之间的距离均相同。预设光罩160中多个第二开口161的相对位置关系即为后续步骤中形成的多个位线接触窗的相对位置关系。在沿第一方向X上,相邻位线接触窗之间的距离可以为第二距离;在沿第二方向Y上,相邻位线接触窗之间的距离可以为第一距离。
在一些实施例中,第一距离可以大于或等于80nm且第一距离小于或等于100nm;第二距离可以大于或等于70nm且第二距离小于或等于90nm。例如,第一距离可以为80nm、85nm、90nm、95nm、100nm等;第二距离可以为70nm、75nm、80nm、85nm、90nm等。第一距离与第二距离的值即为预设光罩160中相邻第二开口161在第二方向Y以及第一方向X上的间距,也就是后续步骤中形成的相邻的位线接触窗在第二方向Y以及第一方向X上的间距。若第一距离与第二距离的数值过小,后续步骤中形成的位线接触窗的距离过密,会造成一定程度的浪费;若第一距离与第二距离的数值过大,则后续形成的位线接触窗的距离过大,可能难以保证半导体结构的性能。因此,第一距离与第二距离的数值应选择合适的范围,当第一距离大于或等于80nm且第一距离小于或等于100nm,第二距离大于或等于70nm且第二距离小于或等于90nm时,既能保证半导体结构的性能良好,又不会造成浪费。
在一些实施例中,预设光罩160中,每一第二开口161的形状与尺寸可以均相同。第二开口161的形状与尺寸即为后续步骤中形成的位线接触窗的形状与尺寸。每一第二开口161的形状与尺寸均相同即为每一位线接触窗的形状与尺寸均相同。相同尺寸的位线接触窗能够使得半导体结构具有优良的性能,位线接触窗具有较佳的导通效果。
在一些实施例中,在沿第一方向X上,第二开口161的宽度可以为36-60nm;在沿第二方向Y上,第二开口161的宽度可以为35-60。例如,在沿第一方向X上,第二开口161的宽度为50nm、60nm等;在沿第二方向Y上,第二开口161的宽度为35nm、40nm等。第二开口161在沿第一方向X上以及第二方向Y上的宽度即为在后续步骤中形成的位线接触窗在沿第一方向X上以及第二方向Y上的宽度。第二开口161在沿第一方向X上以及第二方向上均选择合适的宽度时,位线接触窗在沿第一方向X上以及第二方向Y上同样还具有合适的宽度,可以使得半导体结构具有优良的性能,位线接触窗具有较佳的导通效果。
图7为第一次图形转移中一步骤的俯视结构示意图,图8为第一次图形转移中一步骤的剖面结构示意图,图8为图7沿BB1方向的剖面结构示意图。图9为第二次图形转移中一步骤的俯视结构示意图,图10为第二次图形转移中一步骤的剖面结构示意图,图10为图9沿BB1方向的剖面结构示意图。
参考图7至图16,利用预设光罩160进行第一次图形转移,将预设图案转移至第一区域Ⅰ的第一掩膜层120内,其中,第一次图形转移步骤中,预设光罩160相较于基底具有第一位置;利用同一预设光罩160进行第二次图形转移,将预设图案转移至第二区域Ⅱ的第一掩膜层120内,其中,第二次图形转移步骤中,预设光罩160相较于基底具有第二位置,第二位置与第一位置不同。
图11为对预设光罩160进行平移处理的俯视结构示意图。需要说明的是,为便于图示,图11中并未示出全部结构。
参考图11,在第一次图形转移结束后,第二次图形转移开始前,需要将预设光罩160进行平移处理,预设光罩160从第一位置平移至第二位置。预设光罩160位于第一位置形成的位线接触窗位于第一区域Ⅰ内,预设光罩160位于第二位置形成的位线接触窗位于第二区域Ⅱ内。通过对同一预设光罩160进行平移处理形成第一区域内以及第二区域Ⅱ内的位线接触窗能够保证第一区域Ⅰ与第二区域Ⅱ形成的位线接触窗的关键尺寸以及相对位置均保持相同,不会出现套刻误差,能够提高半导体结构中形成的位线接触窗的尺寸的准确度。
在一些实施例中,在沿第一方向X上,第二位置相对于第一位置偏移第二距离的一半;在沿第二方向Y上,第二位置相对于第一位置偏移第一距离的一半。可以理解的是,第一位置与第二位置之间的距离与预设光罩160中每一第二开口161之间的距离有关。在沿第一方向X上,相邻第二开口161之间的距离为第二距离;在沿第二方向Y上,相邻第二开口161之间的距离为第一距离。在沿第一方向X以及第二方向Y上,第二位置相对于第一位置偏移的距离均为相邻第二开口161之间距离的一半,可以使得第一位置与第二位置对应的第二开口161交错均匀排布。后续步骤中形成的位线接触窗也在第一方向X与第二方向Y上交错均匀排布,可以提高半导体结构的性能,提高位线接触窗的导通效果。
利用预设光罩160进行第一次图形转移以及第二次图形转移可以采用多种方法进行。参考图7至图10,在一些实施例中,可以先将第一区域Ⅰ与第二区域Ⅱ中的预设图案转移至第一光刻胶层150内,再完成第一次图形转移以及第二次图形转移,以下将结合附图进行此种方法的具体阐述。
参考图7至图8,首先利用预设光罩160(参考图6)将预设图案转移至第一区域Ⅰ的第一光刻胶层150内,预设光罩160相较于基底具有第一位置。预设图案转移至第一区域Ⅰ的第一光刻胶层150内使得第一光刻胶层150中具有第三开口151。
参考图9至图10,将预设图案转移至第一区域Ⅰ的第一光刻胶层150内后,对预设光罩160进行平移处理,使得预设光罩160从第一位置移动到第二位置,之后再进行第二次曝光处理。利用同一预设光罩160将预设图案转移至第二区域Ⅱ的第一光刻胶层内,此时预设光罩160相较于基底具有第二位置。
参考图12,在将第一区域Ⅰ与第二区域Ⅱ内的预设图案转移至第一光刻胶层150内后,再完成第一次图形转移以及第二次图形转移,将第一区域Ⅰ以及第二区域Ⅱ内的预设图案转移至第一掩膜层120内。利用第一光刻胶层150将预设图案转移至第一掩膜层120内,使得第一掩膜层120内具有第一开口121。完成第一次图形转移以及第二次图形转移。
这种进行第一次图形转移以及第二次图形转移的方法较为简洁,能够利用同一光刻胶层完成将第一区域Ⅰ与第二区域Ⅱ内的预设图案转移至第一掩膜层120内的步骤。
在一些实施例中,第一光刻胶层150可以为正性光刻胶。正性光刻胶具有很好的对比度,生成的图形具有良好的分辨率。
利用预设光罩160进行第一次图形转移以及第二次图形转移还可以采用其他不同的方法进行。参考图13至图17,可以将第一次图形转移与第二次图形转移分步进行,首先进行第一次图形转移将第一区域Ⅰ的预设图案转移至第一掩膜层120内,再进行第二次图形转移将第二区域Ⅱ的预设图案转移至第一掩膜层120内,以下将结合附图进行此种方法的具体阐述。
在一些实施例中,第一次图形转移的步骤可以包括:参考图13,首先利用预设光罩160将预设图案转移至第一区域Ⅰ的第一光刻胶层150内,预设光罩160(参考图6)此时相较于基底具有第一位置。
参考图14,利用第一光刻胶层150将预设图案转移至第一掩膜层120内,完成第一次图形转移。其中,将预设图案转移至第一掩膜层120内的步骤可以包括:以具有预设图案的第一光刻胶层150为掩膜,刻蚀第一掩膜层120,使得第一区域Ⅰ的第一掩膜层120内形成贯穿第一掩膜层120的第一开口121,完成将第一区域Ⅰ的预设图案转移至第一掩膜层120内的步骤。
完成第一次图形转移后需去除第一光刻胶层150,若第一掩膜层120与第一光刻胶层150之间还具有第四掩膜层140(参考图13),则还可以去除第四掩膜层140。
在一些实施例中,在完成第一次图形转移后,进行第二次图形转移之前,半导体结构的制造方法还可以包括:参考图15,在第一掩膜层120上形成第二掩膜层170,且第二掩膜层170顶面高于第一掩膜层120顶面。其中,第二掩膜层170可以包括多个层叠的膜层结构。在沿远离介质层110的方向上,第二掩膜层170可以包括第四待刻蚀层171以及第四支撑层172。接着,参考图16,在第二掩膜层170上形成第二光刻胶层180。
在进行第二次图形转移之前,还需对预设光罩160进行平移处理,将预设光罩160从第一位置平移至第二位置。
完成以上步骤后可以进行第二次图形转移,在一些实施例中,第二次图形转移的步骤可以包括:首先以预设光罩160为光刻掩膜对第二光刻胶层180进行曝光,使得第二区域Ⅱ的预设图案转移至第二光刻胶层180内,第二光刻胶层内形成第四开口181。
参考图17,在对第二光刻胶层180(参考图16)进行曝光后,可以将预设图案转移至第一掩膜层120内。首先,以具有预设图案的第二光刻胶层180为掩膜,刻蚀第二掩膜层170,以将预设图案转移至第二掩膜层170内。再以具有预设图案的第二掩膜层170为掩膜,刻蚀第一掩膜层120,以使得第二区域Ⅱ的第一掩膜层120内形成贯穿第一掩膜层120的第一开口121,使得第二区域Ⅱ的预设图案转移至第一掩膜层120中,完成第二次图形转移。
在完成第二次图形转移后可以去除第一掩膜层120上方的第二掩膜层170(参考图16)以及第二光刻胶层180。此时在第一区域Ⅰ以及第二区域Ⅱ内第一掩膜层120中均具有第一开口121,第一区域Ⅰ以及第二区域Ⅱ中的预设图案均已转移至第一掩膜层120中。
以上方法将第一次图形转移与第二次图形转移分步进行,需要使用两个光刻胶层,整个图形转移的步骤更加明晰。并且,由于第二次图形转移的曝光步骤进行前,被曝光处理的第二光刻胶层180具有完整的表面,曝光处理的可实现性以及精度更高。
参考图18,以第一掩膜层120为掩膜,刻蚀介质层110,以形成露出基底部分表面的接触孔111。若介质层110表面还具有第三掩膜层130,则还需要对第三掩膜层130进行刻蚀。此处形成的接触孔111分布于第一区域Ⅰ以及第二区域Ⅱ,接触孔111的尺寸与相对位置与预设光罩160(参考图6)中的第二开口161的尺寸以及相对位置一致。
参考图19,形成填充满接触孔111的位线接触窗190。位线接触窗190用于连通位线结构以及基底。位线接触窗190分布于第一区域Ⅰ以及第二区域Ⅱ,位线接触窗190的尺寸与相对位置关系与预设光罩160中的第二开口161的尺寸以及相对位置关系一致。
根据实验可以验证本公开实施例提供的半导体结构的制造方法对位线接触窗190准确度的有益影响。将以传统方法制造的位线接触窗以及以本公开实施例提供的半导体结构的制造方法制造出的位线接触窗190进行对比,位于第一区域Ⅰ内的所有位线接触窗190可以定位到一个坐标中心,位于第二区域Ⅱ内的所有位线接触窗190可以定位到另一个坐标中心,将两个坐标中心相减即可得出套刻误差,可以得出本公开实施例提供的半导体结构的制造方法制造出的位线接触窗190的套刻误差明显小于传统方法产生的套刻误差。类似的,位于第一区域Ⅰ内的所有位线接触窗190的关键尺寸具有一个平均值,位于第二区域Ⅱ内的所有位线接触窗190的关键尺寸具有另一个平均值,将两个平均值相减即可判断位线接触窗190关键尺寸的准确度,可以看出本公开实施例提供的半导体结构的制造方法制造出的位线接触窗190的关键尺寸趋于一致。
本公开实施例提供一种半导体结构的制造方法,首先提供基底,基底包括多个相互分立的有源区和将相邻有源区隔离的隔离区,还包括沿第一方向X间隔排布的第一区域Ⅰ以及第二区域Ⅱ,第一区域Ⅰ以及第二区域Ⅱ均沿第二方向Y延伸;在基底上方形成以依次堆叠的介质层以及第一掩膜层;提供预设光罩,预设光罩具有预设图案;利用预设光罩进行第一次图形转移,将预设图案转移至第一区域Ⅰ的第一掩膜层内,此时预设光罩位于第一位置;利用同一预设光罩进行第二次图形转移,将预设图案转移至第二区域Ⅱ的第一掩膜层内,此时预设光罩位于第二位置,第一位置与第二位置不同;以第一掩膜层为掩膜,刻蚀介质层,以形成露出基底部分表面的接触孔;形成填充满接触孔的位线接触窗。能够避免套刻误差的出现,使得位线接触窗的关键尺寸保持一致,从而提高半导体结构中形成的位线接触窗的尺寸的准确度。
相应的,本公开另一实施例还提供一种半导体结构,这一半导体结构由上述半导体结构的制造方法制造得出。以下将结合附图对本公开另一实施例提供的半导体结构进行详细说明,与前一实施例相同或者相应的部分,可参考前述实施例的相应说明,以下将不做详细赘述。
图19为本公开一实施例提供的一种半导体结构局部的剖面结构示意图,图19中未示出基底。
参考图2和图19,半导体结构包括:基底,基底包括多个相互分立的有源区101和将相邻有源区101间隔开的隔离区102,基底还包括沿第一方向X交替间隔设置的第一区域Ⅰ和第二区域Ⅱ,且第一区域Ⅰ和第二区域Ⅱ均沿第二方向Y延伸;介质层110,介质层110位于基底上方;位线接触窗190,位线接触窗190位于介质层110内且在沿垂直于基底的方向上贯穿介质层110,位线接触窗190与基底表面相接触;其中,位线接触窗190位于第一区域Ⅰ以及第二区域Ⅱ,在沿第一方向X上,第一区域Ⅰ内具有间隔排布的多行位线接触窗190,且在沿第二方向Y上,第一区域Ⅰ内每行位线接触窗190具有间隔排布的多个位线接触窗190;第二区域Ⅱ内的位线接触窗190的相对位置关系与第一区域Ⅰ内的位线接触窗190的相对位置关系相同。
在一些实施例中,半导体结构中还可以包括字线结构103,字线结构103位于基底表面,并且字线结构103还位于隔离区102内。字线结构103用于连接有源区101中的栅极。
在一些实施例中,位线接触窗190的关键尺寸趋于一致,且第一区域Ⅰ内的位线接触窗190与第二区域Ⅱ内的位线接触窗190的相对位置关系相同,使得位线接触窗190的准确度变高,位线接触窗190的导通作用更加稳定,半导体结构的性能得到提升。
本领域的普通技术人员可以理解,上述各实施方式是实现本公开的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本公开的精神和范围。任何本领域技术人员,在不脱离本公开的精神和范围内,均可作各自更动与修改,因此本公开的保护范围应当以权利要求限定的范围为准。
Claims (15)
1.一种半导体结构的制造方法,其特征在于,包括:
提供基底,所述基底包括多个相互分立的有源区和将相邻所述有源区间隔开的隔离区,所述基底还包括沿第一方向交替间隔设置的第一区域和第二区域,且所述第一区域和所述第二区域均沿第二方向延伸;
在所述基底上方形成依次堆叠的介质层以及第一掩膜层;
提供预设光罩,所述预设光罩具有预设图案;
利用所述预设光罩进行第一次图形转移,将所述预设图案转移至所述第一区域的所述第一掩膜层内,其中,所述第一次图形转移步骤中,所述预设光罩相较于所述基底具有第一位置;
利用同一所述预设光罩进行第二次图形转移,将所述预设图案转移至所述第二区域的所述第一掩膜层内,其中,所述第二次图形转移步骤中,所述预设光罩相较于所述基底具有第二位置,所述第二位置与所述第一位置不同;
以所述第一掩膜层为掩膜,刻蚀所述介质层,以形成露出所述基底部分表面的接触孔;
形成填充满所述接触孔的位线接触窗。
2.如权利要求1所述的制造方法,其特征在于,所述在所述基底上方形成依次堆叠的介质层以及第一掩膜层之后,在进行所述第一次图形转移之前,还包括:在所述第一掩膜层上方形成第一光刻胶层。
3.如权利要求2所述的制造方法,其特征在于,所述第一次图形转移以及所述第二次图形转移的步骤包括:
利用所述预设光罩将所述预设图案转移至所述第一区域的所述第一光刻胶层内,所述预设光罩相较于所述基底具有所述第一位置;
利用同一所述预设光罩将所述预设图案转移至所述第二区域的所述第一光刻胶层内,所述预设光罩相较于所述基底具有所述第二位置;
利用所述第一光刻胶层将所述预设图案转移至所述第一掩膜层内,完成所述第一次图形转移以及所述第二次图形转移。
4.如权利要求3所述的制造方法,其特征在于,所述第一光刻胶层为正性光刻胶。
5.如权利要求2所述的制造方法,其特征在于,所述第一次图形转移的步骤包括:
利用所述预设光罩将所述预设图案转移至所述第一区域的所述第一光刻胶层内,所述预设光罩相较于所述基底具有所述第一位置;
利用所述第一光刻胶层将所述预设图案转移至所述第一掩膜层内,完成所述第一次图形转移;
去除所述第一光刻胶层。
6.如权利要求5所述的制造方法,其特征在于,所述将所述预设图案转移至所述第一掩膜层内的步骤包括:
以具有所述预设图案的所述第一光刻胶层为掩膜,刻蚀所述第一掩膜层,使得所述第一区域的所述第一掩膜层内形成贯穿所述第一掩膜层的第一开口。
7.如权利要求5所述的制造方法,其特征在于,所述第二次图形转移的步骤包括:
在所述第一掩膜层上形成第二光刻胶层;
利用所述预设光罩将所述预设图案转移至所述第二区域的所述第二光刻胶层内,所述预设光罩相较于所述基底具有所述第二位置;
利用所述第二光刻胶层将所述预设图案转移至所述第一掩膜层内,完成所述第二次图形转移;
去除所述第二光刻胶层。
8.如权利要求6或7所述的制造方法,其特征在于,所述利用所述第二光刻胶层将所述预设图案转移至所述第一硬掩膜层内,包括:
以具有所述预设图案的所述第二光刻胶层为掩膜刻蚀所述第一掩膜层,使得所述第二区域的所述第一掩膜层内形成贯穿所述第一掩膜层的所述第一开口。
9.如权利要求6或7所述的制造方法,其特征在于,在形成所述第二光刻胶层之前,还包括:
在所述第一掩膜层上形成第二掩膜层,且所述第二掩膜层顶面高于所述第一掩膜层顶面;
所述第二光刻胶层位于所述第二掩膜层上;
所述利用所述第二光刻胶层将所述预设图案转移至所述第一掩膜层内,包括:
以具有所述预设图案的所述第二光刻胶层为掩膜,刻蚀所述第二掩膜层,以将所述预设图案转移至所述第二掩膜层内;
以具有所述预设图案的所述第二掩膜层为掩膜,刻蚀所述第一掩膜层,以使得所述第二区域的所述第一掩膜层内形成贯穿所述第一掩膜层的所述第一开口。
10.如权利要求1所述的制造方法,其特征在于,还包括:
在所述基底上方形成第三掩膜层,所述第三掩膜层位于所述介质层上方,且所述第一掩膜层位于所述第三掩膜层上方。
11.如权利要求1所述的制造方法,其特征在于,所述提供的预设光罩中,所述预设图案沿所述第一方向间隔排布,且每行所述预设图案包括多个沿所述第二方向间隔排布的第二开口。
12.如权利要求11所述的制造方法,其特征在于,在沿所述第一方向上,所述预设光罩中,相邻所述第二开口之间的距离为第二距离;在沿所述第二方向上,所述预设光罩中,相邻所述第二开口之间的距离为第一距离;其中,第一距离大于第二距离。
13.如权利要求12所述的制造方法,其特征在于,第一距离大于或等于80nm且第一距离小于或等于100nm;第二距离大于或等于70nm且第二距离小于或等于90nm。
14.如权利要求12所述的制造方法,其特征在于,在沿所述第一方向上,所述第二位置相对于所述第一位置偏移第二距离的一半;在沿所述第二方向上,所述第二位置相对于所述第一位置偏移第一距离的一半。
15.如权利要求11所述的制造方法,其特征在于,所述预设光罩中,每一所述第二开口的形状与尺寸均相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310246087.XA CN116171041A (zh) | 2023-03-09 | 2023-03-09 | 半导体结构的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310246087.XA CN116171041A (zh) | 2023-03-09 | 2023-03-09 | 半导体结构的制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116171041A true CN116171041A (zh) | 2023-05-26 |
Family
ID=86416422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310246087.XA Pending CN116171041A (zh) | 2023-03-09 | 2023-03-09 | 半导体结构的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116171041A (zh) |
-
2023
- 2023-03-09 CN CN202310246087.XA patent/CN116171041A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101170289B1 (ko) | 반도체 구조물, 다중 라인 형성 방법, 및 단일 포토마스크로 고밀도 구조 및 저밀도 구조를 형성하는 방법 | |
US10096520B2 (en) | Semiconductor device and method of fabricating the same | |
US8518820B2 (en) | Methods for forming contacts in semiconductor devices | |
US6743693B2 (en) | Method of manufacturing semiconductor memory | |
US20110294297A1 (en) | Method of manufacturing semiconductor device | |
US11676815B2 (en) | Patterned structure | |
US10795255B2 (en) | Method of forming layout definition of semiconductor device | |
KR101095076B1 (ko) | 반도체 장치의 제조 방법 | |
US8574820B2 (en) | Method for fabricating semiconductor device | |
KR20070003338A (ko) | 반도체 소자 | |
CN111341725B (zh) | 半导体图案的制作方法 | |
CN116171041A (zh) | 半导体结构的制造方法 | |
US9548310B2 (en) | Semiconductor device | |
US9059194B2 (en) | High-K and metal filled trench-type EDRAM capacitor with electrode depth and dimension control | |
CN111403269B (zh) | 图案化结构的制作方法 | |
WO2023197478A1 (zh) | 一种半导体结构的制作方法及其结构 | |
US20240224497A1 (en) | Semiconductor Memory and Method of Making The Same | |
KR100401513B1 (ko) | 반도체 소자의 배선 형성방법 | |
US20200111791A1 (en) | Method of forming layout of semiconductor device | |
KR100361530B1 (ko) | 디램 소자의 제조방법 | |
KR20100129544A (ko) | 네가티브 스페이서 패터닝 공정을 위한 패턴 형성 방법 | |
KR20000009275A (ko) | 반도체 메모리 장치의 제조방법 | |
KR20060066501A (ko) | 반도체 소자의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |