CN116169214A - 显示面板封装***及封装方法 - Google Patents

显示面板封装***及封装方法 Download PDF

Info

Publication number
CN116169214A
CN116169214A CN202310311604.7A CN202310311604A CN116169214A CN 116169214 A CN116169214 A CN 116169214A CN 202310311604 A CN202310311604 A CN 202310311604A CN 116169214 A CN116169214 A CN 116169214A
Authority
CN
China
Prior art keywords
display panel
sensing information
display
substrate
pixel circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310311604.7A
Other languages
English (en)
Inventor
纪彦廷
林凯俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW111143747A external-priority patent/TW202423272A/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN116169214A publication Critical patent/CN116169214A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L21/603—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种显示面板封装***及封装方法。显示面板封装***包括显示面板、接合设备、测试设备及控制器。显示面板包括多个像素电路及基板。基板上设置有配合像素电路所形成的多条导线，用以提供像素电路的电连接。接合设备用以施加压力将像素电路接合至基板上，以于基板上形成显示阵列。测试设备电性耦接于显示阵列。测试设备用以对显示阵列进行测试并由显示阵列接收感测信息。控制器耦接于接合设备及测试设备。在显示面板的接合过程中，控制器依据感测信息控制接合设备，以调整施加至显示面板的压力。

Description

显示面板封装***及封装方法
技术领域
本发明涉及一种***及方法，且特别是涉及一种显示面板封装***及封装方法。
背景技术
现有的显示面板在生产时，往往需针对各个像素电路中各个有可能发生缺陷的控制路径一一检测，因此检测流程重复且繁琐。最后在接合之后还要再点亮整个面板，再检测是否有在接合过程受损或是其他未检出的缺陷像素电路。因而拉长显示面板整体的所需生产时间。
发明内容
本发明提供一种显示面板封装***及封装方法，其可实时的在接合时进行像素电路的感测。
本发明的显示面板封装***包括显示面板、接合设备、测试设备及控制器。显示面板包括多个像素电路及基板。基板上设置有配合像素电路所形成的多条导线，用以提供像素电路的电连接。接合设备用以施加压力将像素电路接合至基板上，以于基板上形成显示阵列。测试设备电性耦接于显示阵列。测试设备用以对显示阵列进行测试并由显示阵列接收感测信息。控制器耦接于接合设备及测试设备。在显示面板的接合过程中，控制器依据感测信息控制接合设备，以调整施加至显示面板的压力。
本发明的封装方法可用于显示面板。显示面板包括多个像素电路及基板。基板设置有配合像素电路所形成的多条导线，用以提供像素电路的电连接。封装方法包括施加压力将像素电路接合至基板上，以于基板上形成显示阵列；对显示阵列进行测试并由显示阵列接收感测信息；以及在显示面板的接合过程中，依据感测信息调整施加至显示面板的压力。
基于上述，本发明的显示面板封装***及封装方法可在像素电路进行接合的同时进行感测，来调整接合的压力。进一步，在显示阵列的接合操作完成之后，还可进一步针对每个显示像素进行测试，来标记具有缺陷的像素电路，以利于后续排除。
附图说明
图1为本发明一种显示面板封装***的方块示意图；
图2为本发明实施例一测试设备对像素电路进行测试以获得感测信息的示意图；
图3绘示本发明实施例一封装方法的流程图；
图4为本发明实施例一具有水平偏移的像素电路的立体图；
图5为本发明实施例一缺陷的像素电路的表的示意图。
符号说明
1：显示面板封装***
10：控制器
11：接合设备
12：测试设备
13：显示面板
50：表
120：探针
130：显示阵列
131：基板
C1：电容
D1：二极管
Din：显示数据
DX：距离
EM：激光信号
P1～P3：控制路径
PX：像素电路
RST：重置信号
S30～S32：步骤
SC：扫描信号
SC_R：扫描重置信号
SI：感测信息
T1～T5：晶体管
VDD：工作电压
VR1、VR2：参考电压
VSS：接地电压
具体实施方式
图1为本发明一种显示面板封装***1的方块示意图。显示面板封装***1包括控制器10、接合设备(bonder)11、测试设备(tester)12及显示面板13。整体来说，显示面板13包括多个像素电路PX及用来乘载该些像素电路PX的基板(未绘示于图1)。基板上设置有配合像素电路PX而形成的图形化导线，以提供像素电路PX的电连接。接合设备11可施加压力以将于像素电路PX接合至基板上，并于该基板上形成显示阵列130。测试设备12电性耦接于显示阵列130，测试设备12可用以对显示阵列130进行测试并由显示阵列130接收对应的感测信息SI。控制器10，耦接于接合设备11及测试设备12，在显示面板13的接合过程中，控制器10可依据感测信息SI控制接合设备12，以调整施加至显示面板13的压力。
具体来说，由于显示面板13的基板上设置有配合像素电路PX而形成的图形化导线，各像素电路PX需通过接合设备11来被接合至各像素电路PX的对应位置上，各像素电路PX才能在显示阵列130中过图形化导线而被驱动来进行显示。在接合各像素电路PX的过程中，接合设备11是通过施加压力于各像素电路PX上来进行接合的，过大或过小的压力会造成像素电路PX与基板之间的电连接差异，因而于显示面板13上产生划痕缺陷(mura)并影响显示面板13的显示品质。
在一些实施例中，显示面板封装***1可通过设置的接合设备11及测试设备12协同显示面板13的接合，来改善显示面板13的显示品质。具体来说，显示面板封装***1可在接合设备11一面将像素电路PX接合至基板上时，通过测试设备12来针对接合中的像素电路PX进行测试，以获得对应的感测信息SI。因而，显示面板封装***1的控制器10可依据感测信息SI来控制接合设备11，使接合设备11以适当的下压力来进行显示面板13的接合。
图2为本发明实施例一测试设备12对像素电路PX进行测试以获得感测信息SI的示意图。详细来说，测试设备12包含有探针120或是探针卡(probe card)。测试设备12可通过探针120直接接触于显示面板13的接垫(pad)上，以与显示阵列130中的各像素电路PX进行信号传输，并实现显示阵列130的测试。
在一些实施例中，像素电路PX包含有晶体管T1～T5、电容C1及二极管D1。晶体管T1、T2及二极管D1依序串联于工作电压VDD与接地电压VSS之间。晶体管T1可接受激光信号EM的控制而为导通(conduct)或截止(cutoff)，以选择性提供电流来驱动二极管D1。
另外，像素电路PX的晶体管T3～T5及电容C1还可形成控制路径P1～P3，与晶体管T1、T2来共同控制二极管D1的驱动。主要来说，像素电路PX的影像显示是通过控制路径P2来控制的。控制路径P2中包含有耦接于晶体管T2栅极的晶体管T4，晶体管T4可于一端接收显示数据Din，并依据扫描信号SC的控制来将显示数据Din提供至晶体管T2的栅极。进一步，像素电路PX中的电容C1耦接于晶体管T2的栅极及源极之间，其可用来存储通过控制路径P2所提供的显示数据Din。如此一来，像素电路PX可通过控制路径P2将显示数据存储在电容C1，并据此控制流过晶体管T2的驱动电流，使二极管D1产生对应于显示数据Din的显示亮度。
而为了维持显示品质，分别耦接于电容C1两端的控制路径P1、P3可用来对电容C1两端的电压进行重置。详细来说，控制路径P1中包含晶体管T3，其耦接于电容C1的上板及晶体管T2的栅极。晶体管T3可接受扫描重置信号SC_R的控制，选择性地将参考电压VR1提供至电容C1的上板及晶体管T2的栅极。另外，控制路径P3中包含晶体管T5，其耦接于电容C1的下板、晶体管T2的源极及二极管D1的阳极。晶体管T5可接受重置信号RST的控制，选择性地将参考电压VR1提供至电容C1的上板及晶体管T2与二极管D1之间的节点。
因此，若欲像素电路PX依据控制进行理想的显示操作，则需仰赖于所有控制路径P1～P3都理想地接合。当在接合过程中施加过大或过轻的压力，都会导致控制路径P1～P3无法正常工作，因而产生缺陷的像素电路PX。
在一些实施方式中，测试设备12可通过针对传入参考信号VR1、显示数据Din及参考信号VR2至像素电路PX的接垫进行测试，来分别检测像素电路PX中的控制路径P1～P3。但这样的实施方式耗费时间，需针对单一个像素电路PX进行多次的判断才能确认控制路径P1～P3的接合是否理想，甚至更无法排除晶体管T1、T2及二极管D1之间的耦接异常。
在一些实施方式中，测试设备12可仅针对传入接地电压VSS至像素电路PX的接垫进行测试。详细而言，控制路径P1～P3三者中任何一者的异常状态，都会影响二极管D1所接收到的驱动电流而导致显示像素PX的显示异常。因此，与其针对控制路径P1～P3进行分别且多次的检测，测试设备12也可针对传入接地电压VSS至像素电路PX的接垫进行单一次的测试，即可有效地判断出像素电路PX中的连接结构是否异常，包含控制路径P1～P3，甚至是串联的晶体管T1、T2及二极管D1整体的连接。因此，通过针对显示面板13接收接地电压VSS的接垫来进行测试并接收该感测信息SI，可针对像素电路PX整体是否为缺陷进行快速且有效的评估。
当然，图2所绘示的像素电路PX仅为多种实施方式的其中一种示例，用来解说像素电路PX中的缺陷原因与有效的检测方式，不应解读成对像素电路PX的实施方式做出限制。本领域具通常知识者依据不同的设计需求而对像素电路PX做出的调整或变更，其亦应属于本发明像素电路PX的不同实施方式。
图3绘示本发明实施例一封装方法的流程图。该封装方法可应用于例如是图1的显示面板封装***1。
在步骤S30中，接合设备11可施加压力于像素电路PX上，以将像素电路PX接合至基板的相对应位置上。如此一来，基板上的图形化导线可连接至各像素电路PX中对应的节点，以提供像素电路PX在显示操作时进行数据传输。
在步骤S31中，在接合设备11在提供压力将像素电路PX下压并接合在基板上的同时，测试设备12可显示阵列130进行测试并由显示阵列130来接收感测信息SI。具体来说，测试设备12可通过显示阵列130接收接地电压VSS的接垫来对显示像素PX进行感测，并接收感测信息SI。
在步骤S32中，显示面板封装***1的控制器10可依据感测信息SI来控制接合设备11，以调整接合设备11所施加的压力。详细来说，接合设备11可在接合过程中随着时间逐渐加大其施加的压力。而测试设备12可在压力渐增的接合过程中，持续且实时地针对显示阵列130中的显示像素PX进行监控，并将感测到的感测信息提供至控制器10，使控制器10可依据感测信息SI的强度来调整接合设备11施加的压力。
在一些实施例中，在接合设备11所施加压力的渐增过程中，控制器10可判断感测信息SI的强度是否落入预设强度范围中，由此来判断接合设备11所施加的压力大小是否适当地将像素电路PX接合于显示面板13的基板上，使像素电路PX与基板上的图形化导线之间具有良好的电连接来进行显示阵列130的显示操作。详细来说，由于测试设备12是在提供接地电压VSS至显示阵列130的接垫来对像素电路PX进行测试，测试设备12可接收到流经像素电路PX的二极管D1的电流大小，并将其作为感测信息SI提供至控制器10。如此一来，控制器10即可判断流经像素电路PX中二极管D1的电流大小是否落入预设电流范围内。当控制器判断出感测信息SI的强度(也就是流经像素电路PX中二极管D1的电流大小)落入预设强度范围时，控制器10即可控制接合设备10记录该压力的大小并暂停压力的增加。进一步，控制器10更以记录的压力进行来进行其他像素电路PX的接合。如此一来，显示面板封装***1即可通过监控显示像素PX的接合过程来获得适当的压力值，以进行整体显示阵列130的接合。
在一些实施例中，控制器10可例如是监控一或多个像素电路PX的接合过程来获得一或多个记录的压力值，并以该些一或多个记录的压力值的平均来控制整体显示阵列130的接合。
然而，在显示面板封装***1中，监控接合过程来调整压力值的过程，其改善的是像素电路PX与基板之间的垂直偏移，使像素电路PX与基板之间的垂直距离可固定。但在一些情况下，像素电路PX与基板之间还可能具有水平偏移。
图4为本发明实施例一具有水平偏移的像素电路PX的立体图。在本实施例中，像素电路PX被安置于基板131，且与其预设的设置位置产生了距离DX的水平偏移，使的像素电路PX与基板131上设置的连接结构接触面积变小，导致像素电路PX的阻值改变，进而影响显示操作。
在一些实施例中，图3所绘示的封装方法，可进一步在步骤S32之后，也就是以记录的压力完成整体显示阵列130的接合操作之后，针对每一像素电路PX再进行检测。
详细来说，在像素电路PX接合至基板之后，控制器10可对显示阵列的每个像素电路PX进行测试，以获得对应于各个像素电路的感测信息SI。进一步，控制器10可将感测信息SI的强度与预设强度范围进行比较，并将未落入预设强度范围的感测信息所对应的像素电路PX标记。
图5为本发明实施例一缺陷的像素电路PX的表50的示意图。表50中列示出了不同的缺陷种类，以及相对应检出时所提供的显示数据及测量到的感测信息SI强度。由表50可知，控制器10可例如是将测量到的电流值与预设电流范围进行比对，并将未落入预设电流范围的像素电路PX标记为具有缺陷的像素电路PX。这些缺陷可能是源自于像素电路PX与基板之间的水平或垂直偏移所导致像素电路PX内部电流接结构的阻值变异，因而导致这些缺陷的像素电路PX中，流经其内部二极管D1的驱动电流过大或过小。因此，控制器10通过将感测信息SI的强度与预设强度范围进行比较，并将感测信息SI的强度过大或过小的感测信息SI判断为异常，并将该些感测信息SI对应的像素电路PX标记，以利于后续的置换修补。
由于显示面板封装***1及封装方法是在显示阵列130的接合操作完成之后再进行各个像素电路PX的测试，这样的操作顺序可以将接合操作可能会对各个像素电路PX所造成的偏移也一并纳入测试考虑。相较于先进行各个像素电路PX的测试再进行接合操作，将像素电路PX的测试安排在接合操作之后，可通过仅一次的测试操作即可将显示面板13中由于各种成因所导致的缺陷像素电路PX检出，避免重复多次检测。
综上所述，本发明的显示面板封装***及封装方法可在像素电路进行接合的同时进行感测，来调整接合的压力。进一步，在显示阵列的接合操作完成之后，还可进一步针对每个显示像素进行测试，来标记具有缺陷的像素电路，以利于后续排除。

Claims (10)

1.一种显示面板封装***，包括：
显示面板，包括：
多个像素电路；以及
基板，设置有配合该些像素电路所形成的多条导线，用以提供该些像素电路的电连接；
接合设备(bonder)，用以施加压力将该些像素电路接合至该基板上，以于该基板上形成显示阵列；
测试设备，电性耦接于该显示阵列，用以对该显示阵列进行测试并由该显示阵列接收感测信息；以及
控制器，耦接于该接合设备及该测试设备，在该显示面板的接合过程中，该控制器依据该感测信息控制该接合设备，以调整施加至该显示面板的该压力。
2.如权利要求1所述的显示面板封装***，其中在该显示面板接合的过程中，该接合设备施加至该显示面板的该压力渐增。
3.如权利要求2所述的显示面板封装***，其中在该压力的渐增过程中，该控制器判断该感测信息的强度是否落入预设强度范围，
于该控制器判断出该感测信息的强度落入该预设强度范围时，该控制器控制该接合设备记录并暂停该压力的渐增，并以记录的该压力将该些像素电路接合至该基板。
4.如权利要求1所述的显示面板封装***，其中在该些像素电路接合至该基板之后，该控制器对该显示阵列进行测试，以获得对应于各该像素电路的该感测信息，并于该感测信息的强度未落入预设强度范围时，标记该感测信息对应的该像素电路。
5.如权利要求1所述的显示面板封装***，其中该测试设备是由该显示阵列接收接地电压的接垫，来接收该感测信息。
6.一种封装方法，用于显示面板，该显示面板包括基板及多个像素电路，该基板设置有配合该些像素电路所形成的多条导线，用以提供该些像素电路的电连接，该封装方法包括：
施加压力将该些像素电路接合至该基板上，以于该基板上形成显示阵列；
对该显示阵列进行测试并由该显示阵列接收感测信息；以及
在该显示面板的接合过程中，依据该感测信息调整施加至该显示面板的该压力。
7.如权利要求6所述的封装方法，包括：
在该显示面板接合的过程中，控制使施加至该显示面板的该压力渐增。
8.如权利要求6所述的封装方法，包括：
在该压力的渐增过程中，判断该感测信息的强度是否落入预设强度范围，
于判断出该感测信息的强度落入该预设强度范围时，记录并暂停该压力的渐增，并以记录的该压力将该些像素电路接合至该基板。
9.如权利要求7所述的封装方法，还包括：
在该些像素电路接合至该基板之后，对该显示阵列进行测试，以获得对应于各该像素电路的该感测信息，并于该感测信息的强度未落入预设强度范围时，标记该感测信息对应的该像素电路。
10.如权利要求6所述的封装方法，还包括由该显示阵列接收接地电压的接垫，由该显示面板接收该感测信息。
CN202310311604.7A 2022-11-16 2023-03-28 显示面板封装***及封装方法 Pending CN116169214A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111143747 2022-11-16
TW111143747A TW202423272A (zh) 2022-11-16 顯示面板封裝系統及封裝方法

Publications (1)

Publication Number Publication Date
CN116169214A true CN116169214A (zh) 2023-05-26

Family

ID=86422112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310311604.7A Pending CN116169214A (zh) 2022-11-16 2023-03-28 显示面板封装***及封装方法

Country Status (1)

Country Link
CN (1) CN116169214A (zh)

Similar Documents

Publication Publication Date Title
KR100818563B1 (ko) 디스플레이 패널 검사방법 및 장치
JPH0472552A (ja) 薄膜トランジスタ基板の検査方法および薄膜トランジスタ基板の配線修正方法
CN101958093A (zh) 显示面板测试装置及测试方法
JP2005043783A (ja) 液晶表示パネルの検査装置及び液晶パネルの検査方法
KR102103840B1 (ko) 프로브 자동접촉검사가 가능한 유기전계발광 표시소자의 검사장치시스템 및 방법
CN116169214A (zh) 显示面板封装***及封装方法
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
CN115938255A (zh) 显示检测装置、检测方法及检测***
US7518601B2 (en) Array substrate and display apparatus and method for manufacturing display apparatus
CN100354918C (zh) 平面显示装置及平面显示装置的检验方法
WO2017168530A1 (ja) 基板の配線経路の検査方法及び検査システム
TW202423272A (zh) 顯示面板封裝系統及封裝方法
US20020180467A1 (en) Inspection method and inspection apparatus for semiconductor circuit
KR102303929B1 (ko) 마이크로 led를 검사하기 위한 검사 장비
KR102070056B1 (ko) 유기전계발광 표시소자의 검사시스템 및 방법
JP2002310933A (ja) 回路基板の検査装置および検査方法ならびに電気光学素子
CN221406750U (zh) 显示面板和显示测试装置
KR101904550B1 (ko) 전기 회로 검사 시스템 및 그 방법
KR101385631B1 (ko) 기판 연결 장치, 이를 포함하는 기판 검사 장치, 그리고 검사 방법
KR100671342B1 (ko) 전기구동소자 검사 장치 및 방법
JPH087349B2 (ja) 液晶表示パネルの検査装置およびその検査方法
KR20090068602A (ko) Ｅｄｓ 장치 및 니들 평탄도 측정 방법
KR20170009212A (ko) 영상표시패널 검사용 프로브 유닛
KR20040061673A (ko) 액정표시장치의 검사 장치
JP3177330B2 (ja) アクティブマトリクス表示装置の検査装置及び検査方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination